JPH0377326A - バンプ電極形半導体装置 - Google Patents

バンプ電極形半導体装置

Info

Publication number
JPH0377326A
JPH0377326A JP1213264A JP21326489A JPH0377326A JP H0377326 A JPH0377326 A JP H0377326A JP 1213264 A JP1213264 A JP 1213264A JP 21326489 A JP21326489 A JP 21326489A JP H0377326 A JPH0377326 A JP H0377326A
Authority
JP
Japan
Prior art keywords
film
bump electrode
metal film
insulating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1213264A
Other languages
English (en)
Inventor
Masayoshi Omura
昌良 大村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1213264A priority Critical patent/JPH0377326A/ja
Publication of JPH0377326A publication Critical patent/JPH0377326A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05567Disposition the external layer being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13005Structure
    • H01L2224/13006Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13018Shape in side view comprising protrusions or indentations

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 バンプ電極の構造に関し、 バンプ電極形半導体装置を高信頼化することを目的とし
、 平坦な金属膜上に絶縁膜を被覆し、該絶縁膜の開口部を
通して前記金属膜と接続するバンプ電極を設けた半導体
装置において、 前記金属膜および該金属膜上の絶縁膜に接する1f1記
バンプ電極の接触部の寸法が前記金属膜のバタン寸法よ
りも大きく、且つ、前記金属膜および該金属膜上の絶縁
膜が011記バンプ電極下に包含されていることを特徴
とすゐ。
(産業上の利用分野〕 本発明はバンプ電極形半導体装置の構造に関する。
バンプ(buB)電極形半導体装置は、ワイヤをボンデ
ィングする必要がなく、’T” A B (Tape 
Auton+ated Bondirig)によって実
装できるために、半導体容器の厚みを薄くでき、また、
多ビンICを高集積化できる利点をもった構造である。
比つ、複数の半導体チップを回路基板に配置して複合デ
バイスに作成できるため、電子回路を高密度実装できる
利点がある。
このようなバンプ電極形半導体装置は、最近、その高密
度化の点から見直されて再検討されつつあり、その高信
頼化が望まれている。
〔従来の技術と発明が解決しようとする課題]第5図(
a)、 (b)は従来のバンプ電極とその問題点を示す
図で、図中の記号1は半導体基板、2はアルミニウム膜
(パッド部)、3は燐シリケートガラス(PSG)膜(
カバー絶縁膜)、5はマツシュルーム型のバンプ電極(
例えば、金(Au)からなるバンプ電極)で、バンプ電
極5はバリヤメタル膜を含んだ構成である。なお、aX
はアルミニウム膜2のX方向の寸法+CXはアルミニウ
ム膜2上のPSG膜3の開口部のX方向の寸法、bXは
バンプ電極と金属膜およびPSG膜との接触部AのX方
向の寸法で、且つ、通常、接続電極は正方形や矩形など
の方形が多く、従って、X方向の寸法もほぼ同一になる
。従って、以下の説明にはX方向の寸法のみでおこなう
こととする。
さて、このようなバンプ電極の形成方法は、まず、半導
体基板1上にアルミニウム膜2のパターンくバッド部)
を形成し、その上にPSG膜3を成長して、それに開口
部を形成する。次いで、その開口部を含むPSG膜3上
にバリヤメタル膜を被着し、その上にレジスト膜マスク
を設け、前記のバリヤメタル膜をメツキ電極としてレジ
スト膜マスクの開口部に金(Au)などのバンプ電極5
を鍍金法でメツキする。その時、レジスト膜マスクで被
覆された部分はメツキされず、開口部ではマツシュルー
ム型にバンプ電極5が大きく膨張して成長する。最後に
、余分のバリヤメタル膜をエツチング除去して完成させ
る。なお、バリヤメタル膜は例えば、TiとPdの複合
膜からなるバリヤメタル膜で、第5図にはこのバリヤメ
タル膜を含んだバンプ電極5を図示しているものである
ところで、バンプ電極はTAB工程でバンプを配線に押
し付けて圧着する方式であるから、第5図中に矢印で示
しているように、大きな押圧力が加わって、固いPSG
膜3にクラックが入り易いという問題がある。特に、第
5図(b)に第5図(alの破線部分を拡大図示してい
るが、図のように、バンプ電極5の接触部の外周部と内
周部では矢印で示すように、応力が逆に加わって剪断応
ツノが働き、そのためにPSG膜3にクランクが入る。
図中の横方向への破線矢印は柔らかいアルミニウム膜2
が変形して移動する方向を示すものである。
そのようにPSG膜にクランクが人って破壊すると、ア
ル砧ニウム膜2が水分等に侵され、配線が酸化して高抵
抗になり、やがては断線することになる。
本発明はこのような問題点を軽減させて、バンプ電極形
半導体装置を高信頼化させることを目的とした金属バン
プ電極形半導体装置の構造を提案するものである。
[課題を解決するための手段] その課題は、第1図の実施例に示すように、平坦な金属
膜2上に絶縁膜3を被覆し、該絶縁膜の開口部を通して
前記金属膜と接続するバンプ電極5を設けた半導体装置
において、 前記金属膜2および該金属膜上の絶縁膜3に接する前記
バンプ電極5の接触部Aの寸法bつが前記金属膜のパタ
ーン寸法aXよりも大きく、且つ、前記金属膜および該
金属膜上の絶縁膜が前記バンプ重積下に包含されている
バンプ電極形半導体装置によって解決される。
[作用] 即ち、本発明は、金属膜(アルミニウム膜)のX方向の
寸法aXよりバンプ電極と金属膜およびPSG膜との接
触部のX方向の寸法bXを大きくする。且つ、X方向も
同様にする。
そのように構成すれば、柔らかいアルミニウム膜が接触
部A周囲に存在せず、剪断応力が発生しない。そのため
、絶縁膜のクラックが減少して半導体装置の信頼性を向
上させることができる。
[実施例] 以下、図面を参照して実施例によって詳細に説明する。
第1図は本発明にかかるバンプ電極(1)の断面図を示
しており、アルミニウム膜2のパターンおよびその上の
絶縁膜が完全に接触部Aの内部↓こ含まれている。記号
1ば半導体基板、2はアルくニウム膜(バッド部〉、3
はPSG膜(カバー絶縁膜)、5はバンプ電極で、バン
プ電極5はバリヤメタル膜を含んだ構成ごある。なお、
aXはアルミニウム膜2のX方向の寸法(金属膜のX方
向のパターン寸法)、CXはアルミニウム膜2上のP 
S G膜3の開口部のX方向の・手法、b8はバンプ電
極5とアルミニウム膜2およびPSG膜3との接触部A
のX方向の寸法(金属膜および金属膜上の絶縁膜に接す
るバンプ電極の接触部AのX方向の寸法)で、X方向の
寸法もほぼ同シ′、であり、a、<b、となっているた
めにLからの圧縮j心力のみ加わって、水平方向に応力
が働かず、そのためにPSG膜のクラックが減少する。
次に、第2図は本発明にかかるバンプ電極(■)の断面
図を示しており、本例は)’ S G膜がアルミニウム
膜から離れている構成のバンプ電極を設けた例である。
記号は第1図と間一部位に同・・記号が付けてあり、且
つ、寸法記号も同しである。
4土つ、aX<bXであり、)) S G膜力くアルξ
二つム1漠を波頂し−こいないため段差がなく、水平方
向にPSG膜のクラックが拡がりにくい構造である。
次に、第3図は本発明にかかるバンプ電極(In)の断
面図を示しており、本例は接触部への下にPSG膜が存
在せず、従って、押圧によってPSG膜(絶縁膜)のク
ラックが発生しない構造である。図中の記号は第1図と
同一部位に同一記号が付けであり、且つ、寸法記号も同
一である。
次に、第4図は本発明にかかるバンプ電極(■)の断面
図を示しており、本例は2層のアルミニウム膜(パッド
部)を介してバンプ電極を設けた例である。記号は第1
図と同一部位に同一記号が付けであるが、その他の21
はIMIJのアルミニウム膜、22は2層[Iのアルミ
ニウム膜、31はSiO2膜(絶縁11’り 、 32
はPSG膜を示L/でいる。11つ、1層目のアルミニ
ウム膜21のX力゛向の・十ン去はalX、2層目のア
ルミニウム膜22のX方向の手法はa2X、その七のP
SG膜3膜中2口部のX方向の寸法はCX+ バンプ電
極5どアルミニウム膜22およびPSG膜3膜中2接触
部AのX方+iiiの寸法はb8であって、X方向の・
4゛法もほぼ同様である。
1土つ、bX>cX、bX >a、X、l)X>a2x
に構成してあり、アルミニウム膜21.22およびその
Lに段差となるPSG膜3膜中2iOz膜31が完全に
接触部への内部に包含されているためにPSG膜のクラ
ックが残少する。
に記は本発明にかかる4つの実施例を図示しているが、
いずれも絶縁膜のクラックを大幅に減少させて、バンプ
電極形半導体装置を高信頼化させるものである。
1発明の効果] 以上の説明から明らかなように、本発明にかかるバンプ
電極形半導体装置は’I’ A B工程でバンプ電極の
押圧時に発生1゛る絶縁膜のクラックが大幅に減少して
、バンプ電極形半導体装置の信頼性向上に大きく寄与す
るものである。
【図面の簡単な説明】
第1図は本発明にかかるバンプ電極(【)の断面図、 第2図は本発明にかかるバンプ電極(II )の断面[
メ1、 第3図は本発明にかかるバンプ電極(In)の断面図、 第4図は本発明にかかるバンプ電極(IV)の断面図、 第5図(al、 tb)は従来のバンプ電極とその問題
点を示す図である。 図において、 1は半導体基板、 2はアルミニウム膜(金属膜)、 3.32はPSG膜(絶縁Hり)、 5はバンプ電極、 Aは接触部、 31はSiO2膜0色縁膜)、 21は1層目のアルミニウム膜、 22は2R目のアルミニウム膜 aXはアルごニウム膜2のX方向の寸法(金属膜のX方
向のパターン寸法)、 bxはバンプ電極5とアル瑞ニウム膜2およびPSC膜
3.32との接触部AのX方向の寸法(金属膜および金
属膜上の絶縁膜に接するバンプ電極の接触部AのX方向
の寸法)、clはアルミニウム膜2.22の開口部のX
方向の寸法 を示している。 K−m−りメーーーー嘴 不iとg万l;か9番へ゛〉70電り麩(π)硝新ポH
酊第2図 )1%4 t= l・i3 If >7’ ta (T
)n 跡jaJ a第3rlJ /T′梠’It:かびシl(・〉7σ電鮨(χ)の折面
□jI 4 図

Claims (1)

  1. 【特許請求の範囲】 平坦な金属膜上に絶縁膜を被覆し、該絶縁膜の開口部を
    通して前記金属膜と接続するバンプ電極を設けた半導体
    装置において、 前記金属膜および該金属膜上の絶縁膜に接する前記バン
    プ電極の接触部の寸法が前記金属膜のパターン寸法より
    も大きく、且つ、前記金属膜および該金属膜上の絶縁膜
    が前記バンプ電極下に包含されていることを特徴とする
    バンプ電極形半導体装置。
JP1213264A 1989-08-19 1989-08-19 バンプ電極形半導体装置 Pending JPH0377326A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1213264A JPH0377326A (ja) 1989-08-19 1989-08-19 バンプ電極形半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1213264A JPH0377326A (ja) 1989-08-19 1989-08-19 バンプ電極形半導体装置

Publications (1)

Publication Number Publication Date
JPH0377326A true JPH0377326A (ja) 1991-04-02

Family

ID=16636220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1213264A Pending JPH0377326A (ja) 1989-08-19 1989-08-19 バンプ電極形半導体装置

Country Status (1)

Country Link
JP (1) JPH0377326A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188304A (ja) * 1998-10-12 2000-07-04 Seiko Epson Corp 半導体装置
JP2008060142A (ja) * 2006-08-29 2008-03-13 Seiko Instruments Inc 半導体装置
JP2015097244A (ja) * 2013-11-15 2015-05-21 日立オートモティブシステムズ株式会社 半導体集積回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188304A (ja) * 1998-10-12 2000-07-04 Seiko Epson Corp 半導体装置
JP2008060142A (ja) * 2006-08-29 2008-03-13 Seiko Instruments Inc 半導体装置
JP2015097244A (ja) * 2013-11-15 2015-05-21 日立オートモティブシステムズ株式会社 半導体集積回路

Similar Documents

Publication Publication Date Title
US5059553A (en) Metal bump for a thermal compression bond and method for making same
US5707894A (en) Bonding pad structure and method thereof
KR100329407B1 (ko) 반도체 소자의 전극 구조
JP2916326B2 (ja) 半導体装置のパッド構造
TW536780B (en) Semiconductor device bonding pad resist to stress and method of fabricating the same
JP3533284B2 (ja) 半導体装置用基板及びその製造方法並びに半導体装置
EP0541405A1 (en) Bond pad for semiconductor device
US4394678A (en) Elevated edge-protected bonding pedestals for semiconductor devices
US4680610A (en) Semiconductor component comprising bump-like, metallic lead contacts and multilayer wiring
JP2772606B2 (ja) 集積半導体デバイス上にバンプ構造を形成する方法
JP4342892B2 (ja) 半導体装置およびその製造方法
JPH0377326A (ja) バンプ電極形半導体装置
JPH031538A (ja) 半導体装置
JP2674567B2 (ja) 半導体装置
EP0540519B1 (en) Method for making a thermal compression bond
JPH0786340A (ja) 半導体素子の接続方法
JPS6359535B2 (ja)
US6982493B2 (en) Wedgebond pads having a nonplanar surface structure
US20240006353A1 (en) Bond pad topology to mitigate crack formation
US7800237B2 (en) Electronic device including a component stack and connecting elements, and connecting elements, and method for producing the electronic device
JPH03268385A (ja) はんだバンプとその製造方法
JP2773762B2 (ja) 半導体装置の製造方法
JPS60140737A (ja) 半導体装置の製造方法
JP3565872B2 (ja) 薄膜多層配線基板
JPH03242938A (ja) 半導体装置