JP3565872B2 - 薄膜多層配線基板 - Google Patents

薄膜多層配線基板 Download PDF

Info

Publication number
JP3565872B2
JP3565872B2 JP19079392A JP19079392A JP3565872B2 JP 3565872 B2 JP3565872 B2 JP 3565872B2 JP 19079392 A JP19079392 A JP 19079392A JP 19079392 A JP19079392 A JP 19079392A JP 3565872 B2 JP3565872 B2 JP 3565872B2
Authority
JP
Japan
Prior art keywords
layer
wiring
forming
composite
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19079392A
Other languages
English (en)
Other versions
JPH0637450A (ja
Inventor
修 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP19079392A priority Critical patent/JP3565872B2/ja
Publication of JPH0637450A publication Critical patent/JPH0637450A/ja
Application granted granted Critical
Publication of JP3565872B2 publication Critical patent/JP3565872B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【産業上の利用分野】
この発明は薄膜多層配線基板に係り、さらに詳しくは、マルチチップモジュールやハイブリッドICの構成に適する薄膜多層配線基板に関する。
【0002】
【従来の技術】
近年、電子部品もしくは電子回路の小形化,高密度化(大容量化)などが図られており、たとえばパッケージ化した半導体装置を、いわゆるプリント基板に搭載・実装することが広く知られている。しかし、前記従来の実装手段では、その高密度化(大容量化)などに限界あるため、薄膜技術によって製造し得る薄膜多層配線基板を、実装用の配線基板としたマルチチップモジュールなどの開発が進められている。そして、こうした動向に対応して、薄膜多層配線基板の開発も活発に推進されているのが現状である。
【0003】
図3および図4はこのような薄膜多層配線基板のそれぞれ異なる構成例の要部を断面的に示したもので、図3の場合は、表面に絶縁層が設けられている支持基板1の所定領域面上に、多層配線部2を形成・配置し、その多層配線部2の最上層の配線層2cを I/O端子形成領域面間で延ばし I/O端子部3としている。一方、図4の場合は、同じく表面に絶縁層が設けられている支持基板1の所定領域面上に、多層配線部2の第1の配線層(下地層ないし最下層)2aおよび複数個の I/O端子部3の下地層を同じプロセスで形成・配置し、その後の多層配線部2の形成段階で、つまり第2層以降の配線層2b,2c…、たとえば配線層2cを前記第1の配線層2aと異なる金属材料で形成するとき、前記 I/O端子部3の下地層面にビアホールによって電気的に接続させており、下地層が即 I/O端子部3の役割を成す構成を採っている。なお、図3,図4において、2dは配線層2a,2b,2c…間の層間絶縁層を、2d' は表面保護層をそれぞれ示す。
【0004】
【発明が解決しようとする課題】
しかし、前記図3および図4に要部を図示した構成の薄膜多層配線基板の場合は、次のような不都合な問題が認められる。先ず、図3に図示した構成では、支持基板1面上の第1の配線層2aを成す下地層および I/O端子部3、特に I/O端子部3の形成予定領域は何等保護されないまま、多層配線部2が形成されることになる。つまり、所要の配線層2a,2b,2c…などを順次形成するプロセスにおいて、金属層(膜)や層間絶縁層2dの選択的なエッチングによるパターンニング時に、前記 I/O端子部3形成予定領域面の絶縁層が除去ないし損傷され、絶縁機能が損なわれるという問題がある。特に、表面酸化層を有するシリコン板を支持基板1とした場合、前記表面酸化層の損傷などにより、各 I/O端子部3間で電気的な短絡を起こし易いという不都合がある。
【0005】
また、図4に図示した構成でも、前記図3の構成の場合と同様の問題がある。たとえば多層配線部2の形成段階で、 I/O端子部3を成す下地層3aの表面が損傷され、外部との電気的な接続を行うため、ワイヤボンデングなど行ったときに、十分な接続強度を採り得ないという問題がある。
【0006】
一方、図5に要部の構成を図示したごとく、多層配線部2の層間絶縁層2dの一部を延設し、この延設された絶縁層面上に I/O端子部3ないしコンタクト部を形成・配置することも知られている。しかし、この構成の場合は、下地層を成す絶縁層が、一般に緩衝剤として作用し、 I/O端子部3の機械的な固定性が劣るため、外部との信頼性のある電気的な接続を達成し得ないという問題がある。特に、下地層を成す絶縁層が、ポリイミド樹脂など有機物系の場合は、機械的な接続に要する力が分散し易いので接続の確実性が損なわれる。
【0007】
本発明は上記した点に鑑みなされたもので、信頼性の高い外部との電気的な接続が可能で、たとえばマルチチップモジュールなどの構成に適する薄膜多層配線基板の提供を目的とする。
【0008】
【課題を解決するための手段】
本発明に係るI/O 端子部とワイヤボンディングによる接続がなされる薄膜多層配線基板は、
シリコン製の支持基板の主面上に多層配線部および外部との電気的接続をなすI/O端子部が形成されて成る薄膜多層配線基板において、
前記I/O端子部が
多層配線部の支持基板面に接する第1の配線層を構成する金属と同種の金属から成る複数に分離されている下地層前記各下地層の周縁部並びに外周辺部の配線パターンが存在しない領域面を被覆する第1の配線層と第2の配線層との層間絶縁層と同種の絶縁体からなる端子保護層および前記多層配線部の第2配線層以降のいずれかの配線層を構成する金属と同種の金属から成りその配線層に接続し、他端が対応する下地層の露出面に接続するコンタクト層を具備した構成を成していることを特徴とする。
【0009】
【作用】
本発明によれば、先ず、 I/O端子部が第1の配線層と同種の金属から成る下地層は、第1の配線層と同プロセスで同時に形成し得るので、支持基板面に対し確実に絶縁性を保持するばかりでなく、その下地層周縁部並びに外周辺部の配線パターンが存在しない領域面が絶縁層で被覆されている。そして、前記のような構造ないし形態をなす下地層の露出面に第2の配線層以降のいずれかの配線層から延ばされてコンタクト層を構成している。つまり、各 I/O端子部は支持基板面に対して所要の電気的な絶縁性を確保しながら、異種の金属で複層にかつ緩衝作用受けない形に構成されるとともに、良好な表面状態を呈しているため、外部電源などに対し信頼性の高い接続機能を保持・発揮する。
【0010】
【実施例】
以下、図1および図2を参照して本発明の一実施例を説明する。
【0011】
図1は本発明に係る薄膜多層配線基板の要部構成例を断面的に示したもので、1は支持基板、たとえば酸化膜付き(図示せず)のシリコン基板、2は前記酸化膜付きのシリコン基板1面上に酸化膜(絶縁層)を介して一体的に形成・配置された多層配線部、3は同じく前記酸化膜付きのシリコン基板1の他の領域面上に酸化膜(絶縁層)を介して一体的に形成・配置された外部との電気的接続をなす I/O端子部である。そして、前記 I/O端子部3は、多層配線部2の支持基板1面に隣接する第1の配線層2aを構成する金属、たとえばTiやCrと同種の金属から成る複数に分離されている下地層3a、前記各下地層3aの少なくとも周縁部の一部並びに外周辺部の配線パターンが存在しない領域の支持基板1面を被覆する第1の配線層2aと第2の配線層2bとの層間絶縁層2dと同種の絶縁体から成る端子部保護層3b、および前記多層配線部2の第2の配線層2b以降のいずれかの配線層2b,2c…を構成する金属、たとえばTi−Cu−Ti複合系もしくはCr−Cu−Cr複合系と同種の金属から成りその配線層2b,2c…に接続し、他端が対応する下地層3aの露出面に接続するコンタクト層3cで構成されている。
【0012】
本発明に係る薄膜多層配線基板は、次のような手段で容易に製造し得る。図2 (a) (e)は製造実施態様例を模式的に示す断面図であり、先ず絶縁性支持基板(ベース基板)1として、たとえば酸化膜付きのシリコン基板を用意する。次いで前記絶縁性支持基板1の主面上に、第1の金属層(下地層)として、たとえば蒸着もしくはスパッタリングにより、Ti層やCr層などおよびAl層を順次被着・形成した後、たとえば酸素ガスおよびCFによるドライエッチングなどでパターンニングして、第1の配線層2aおよび所要数の I/O端子部3の下地層3aを形成する(図2(a))。つまり、第1の配線層2aおよび I/O端子部3の下地層3aは、高融点の金属層とAl層(表面層)との複合層で構成されている。その後、前記第1の配線層2aおよび I/O端子部3の下地層3aを形成した面に、層間絶縁層2dとして、たとえばポリイミド樹脂層を被着・形成する(図2(b))。この層間絶縁層2dの形成において、各下地層3aの主面の一部を露出させるように周縁部、並びに外周辺部の配線パターンが存在しない領域も合わせて保護のため被覆する。 前記層間絶縁層2dおよび下地層3a周辺の保護層を形成してから、第2の配線層2b,2c…、およびそれら配線層2b,2c…層間の層間絶縁層2dをいわゆる薄膜技術により順次形成して、所要の薄膜多層配線部2を形成する(図2(c) 〜(e))。ここで、配線層2b,2c…は、たとえばCu層をTi層で挾んだ構成の複合体、もしくはCu層をCr層で挾んだ構成の複合体であり、前記の下地層3aまで、いずれかの配線層形成段階で延設され、下地層3aの露出面に電気的に接続してコンタクト層3cを設け I/O端子部3を形成する一方、最上層の配線層(図では2c)の保護用絶縁層2d′を被着・形成することにより、前記図1に示す構成の薄膜多層配線基板が得られる。そして、この構成においては、前記保護用絶縁層2d′面を、電子部品の搭載・実装に利用することも可能である。
【0013】
本発明は上記例示に限定されるものでなく、発明の主旨、換言すると I/O端子部を第1の配線層の構成と同種の金属の下地層を設け、この下地層の周縁部並びに外周辺部の配線パターンが存在しない領域面を層間絶縁層と同種の絶縁体で被覆して端子部保護層を設けること、および第2の配線層以降のいずれかの配線層を構成する金属配線層に延長し対応する下地層の露出面に接続してコンタクト層とすることを具備する範囲で、たとえば I/O端子部も周辺部および中心部に散在させて設置してもよい。
【0014】
【発明の効果】
以上説明したように、本発明に係る薄膜多層配線基板においては、先ず、 I/O端子部の一部を成す第1の配線層と同種の金属から成る下地層が、第1の配線層と同じプロセスで同時に形成されるので、支持基板面に対し確実に絶縁性を保持するばかりでなく、その下地層周縁部並びに外周辺部の配線パターンが存在しない領域面が絶縁層で被覆されている。そして、前記のような構造ないし形態を採っている形で、前記下地層の露出面に第2の配線層以降のいずれかの配線層が延ばされてコンタクト層を構成している。つまり、各 I/O端子部は支持基板面に対して所要の電気的な絶縁性を確保しながら、異種の金属で複層にかつ緩衝作用受けない形に構成されるとともに、良好な表面状態を呈しているため、外部電源などに対し信頼性の高い接続機能を保持・発揮する。
【図面の簡単な説明】
【図1】本発明に係る薄膜多層配線基板の要部構成例を示す断面図。
【図2】本発明に係る薄膜多層配線基板を製造する工程例を模式的に示したもので、 (a) は第1層目の配線層および I/O端子部の下地層を形成した状態を示す断面図、18b) は第1層目の層間絶縁層を形成した状態を示す断面図、(c) は第2層目の配線層を形成した状態を示す断面図、(d) は第2層目の層間絶縁層を形成した状態を示す断面図、(e) はコンタクト層を兼ねる最上層配線層を形成し、さらに表面保護層を設けた状態を示す断面図。
【図3】従来の薄膜多層配線基板の要部構成例を示す断面図。
【図4】従来の薄膜多層配線基板の他の要部構成例を示す断面図。
【図5】従来の薄膜多層配線基板のさらに他の要部構成例を示す断面図。
【符号の説明】
1…絶縁性支持基板 2…多層配線部 2a…最下層配線層 2b…第2層
目の配線層 2c…最上層配線層 2d…層間絶縁層 2d′…表面保護層
3… I/O端子部 3a…下地層 3b…端子保護層 3c…コンタクト層

Claims (8)

  1. シリコン製の支持基板の主面上に多層配線部および外部との電気的接続をなすI/O端子部が形成されて成る薄膜多層配線基板において、
    前記I/O端子部が
    多層配線部の支持基板面に接する第1の配線層を構成する金属と同種の金属から成る複数に分離されている下地層前記各下地層の周縁部並びに外周辺部の配線パターンが存在しない領域面を被覆する第1の配線層と第2の配線層との層間絶縁層と同種の絶縁体からなる端子保護層および前記多層配線部の第2配線層以降のいずれかの配線層を構成する金属と同種の金属から成り、その配線層に接続し、他端が対応する下地層の露出面に接続するコンタクト層を具備した構成を成している
    ことを特徴とするI/O端子部とワイヤボンディングによる接続がなされる薄膜多層配線基板。
  2. 請求項1に記載の薄膜多層配線基板であって、前記下地層が、金属の複合層からなることを特徴とする薄膜多層配線基板。
  3. シリコン製の支持基板の主面上に多層配線部および外部との電気的接続をなすI/O端子部が形成されて成る薄膜多層配線基板において、
    前記I/O端子部が
    多層配線部の支持基板面に酸化膜を介して接する第1の配線層を構成する金属と同種の金属から成る複数に分離されている下地層前記各下地層の周縁部並びに外周辺部の配線パターンが存在しない領域面を被覆する第1の配線層と第2の配線層との層間絶縁層と同種の絶縁体からなる端子保護層および前記多層配線部の第2配線層以降のいずれかの配線層を構成する金属と同種の金属から成りその配線層に接続し、他端が対応する下地層の露出面に接続するコンタクト層を具備した構成を成している
    ことを特徴とするI/O端子部とワイヤボンディングによる接続がなされる薄膜多層配線基板。
  4. 前記支持基板は表面に絶縁層を有するシリコン基板であることを特徴とする請求項3に記載の薄膜多層配線基板。
  5. 前記下地層が、Ti層又はCr層の上にAl層が積層された複合層であることを特徴とする請求項2乃至請求項の何れか1項に記載の薄膜多層配線基板。
  6. 前記配線層が、Ti−Cu−Ti複合体又はCr−Cu−Cr複合体であることを特徴とする請求項2乃至請求項の何れか1項に記載の薄膜多層配線基板。
  7. 主面に酸化膜を有するシリコン支持基板の表面上に高融点金属層を形成する工程と、
    前記高融点金属層上にAl層を形成する工程と、
    前記高融点金属層と前記Al層からなる複合層をパターニングして下地層及び第1の配線層を形成する工程と、
    前記配線層上に層間絶縁層を形成する工程と、
    前記層間絶縁層上にTi−Cu−Ti複合体又はCr−Cu−Cr複合体からなる第2の配線層を形成する工程と、
    前記配線層上に層間絶縁層を形成する工程と、
    前記層間絶縁層上にTi−Cu−Ti複合体又はCr−Cu−Cr複合体からなる最上層の配線層、及び、前記下地層表面を覆うコンタクト層を形成する工程と、
    前記配線層上に保護用絶縁層を形成する工程と
    を具備する方法により形成されるI/O端子部とワイヤボンディングによる接続がなされる薄膜多層配線基板。
  8. 主面に酸化膜を有するシリコン支持基板の表面上に高融点金属層を形成する工程と、
    前記高融点金属層上にAl層を形成する工程と、
    前記高融点金属層と前記Al層からなる複合層をパターニングして下地層及び第1の配線層を形成する工程と、
    前記配線層上に層間絶縁層を形成する工程と、
    前記層間絶縁層上にTi−Cu−Ti複合体又はCr−Cu−Cr複合体からなる第2の配線層を形成する工程と、
    前記配線層上に層間絶縁層を形成する工程と、
    前記層間絶縁層上にTi−Cu−Ti複合体又はCr−Cu−Cr複合体からなる最上層の配線層、及び、前記下地層表面を覆うコンタクト層を形成する工程と、
    前記配線層上に保護用絶縁層を形成する工程と
    を具備するI/O端子部とワイヤボンディングによる接続がなされる薄膜多層配線基板の製造方法。
JP19079392A 1992-07-17 1992-07-17 薄膜多層配線基板 Expired - Fee Related JP3565872B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19079392A JP3565872B2 (ja) 1992-07-17 1992-07-17 薄膜多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19079392A JP3565872B2 (ja) 1992-07-17 1992-07-17 薄膜多層配線基板

Publications (2)

Publication Number Publication Date
JPH0637450A JPH0637450A (ja) 1994-02-10
JP3565872B2 true JP3565872B2 (ja) 2004-09-15

Family

ID=16263837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19079392A Expired - Fee Related JP3565872B2 (ja) 1992-07-17 1992-07-17 薄膜多層配線基板

Country Status (1)

Country Link
JP (1) JP3565872B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100254873B1 (ko) * 1997-07-09 2000-05-01 구본준 액정표시장치

Also Published As

Publication number Publication date
JPH0637450A (ja) 1994-02-10

Similar Documents

Publication Publication Date Title
US20020001937A1 (en) Semiconductor package board using a metal base
JPH02272737A (ja) 半導体の突起電極構造及び突起電極形成方法
WO2005114728A1 (ja) 半導体装置並びに配線基板及びその製造方法
US20030086248A1 (en) Interposer for semiconductor, method for manufacturing same, and semiconductor device using same
JP4034477B2 (ja) インターポーザ及びその製造方法とそれを用いた回路モジュール
WO2005114729A1 (ja) 半導体装置及び配線基板
JP2002217354A (ja) 半導体装置
JP2007005357A (ja) 半導体装置の製造方法
JPH0799265A (ja) 多層配線基板および多層配線基板の製造方法
JP3565872B2 (ja) 薄膜多層配線基板
JPH1056101A (ja) スルーホールおよびバイアの相互接続をもたないボール・グリッド・アレイ・パッケージ
JPS6359535B2 (ja)
JP4424298B2 (ja) 電子部品
JPH06326471A (ja) 多層配線基板
JP2966918B2 (ja) 半導体装置
JPH0462176B2 (ja)
JPH03268385A (ja) はんだバンプとその製造方法
JPH0365034B2 (ja)
JP3039163B2 (ja) 半導体装置の製造方法
JPH08125060A (ja) 多層配線基板及びそれを用いた半導体装置
JP2001326301A (ja) セラミック電子部品および電子装置
JPS5929430A (ja) 半導体装置
JP3859045B2 (ja) 半導体チップの実装構造
JPS5885550A (ja) 積層集積回路素子の製造方法
JPH06188568A (ja) 薄膜多層配線基板

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040609

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees