JPH08125060A

JPH08125060A - 多層配線基板及びそれを用いた半導体装置

Info

Publication number: JPH08125060A
Application number: JP6262264A
Authority: JP
Inventors: Kazuhisa Ishida; 和久石田; Shigeru Nakao; 滋中尾; Kazunori Kuki; 一徳九鬼; Koji Matsubara; 浩二松原; Kenichi Eguchi; 健一江口; Takashi Mishima; 隆志三島; 宏明 ▲高▼木; Hiroaki Takagi
Original assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Current assignee: Fujitsu VLSI Ltd; Fujitsu Ltd
Priority date: 1994-10-26
Filing date: 1994-10-26
Publication date: 1996-05-17

Abstract

(57)【要約】【目的】本発明は多層配線基板及びそれを用いた半導
体装置に係り、特にハイブリッドＩＣに用いる多層配線
基板及び半導体装置に関する。電子部品を実装するの係
る配線の占める面積を小さくする。また、多層配線基板
及びそれを用いた半導体装置の製造の歩留りを向上させ
る。【構成】配線１３を有する絶縁層１２ａ乃至１２ｄが
複数積層し、絶縁層１２ａ乃至１２ｄの上下の配線１３
がビアホール６によって電気的に接続されて多層配線基
板１２となる。絶縁層１２ｂの周縁部に設けられた切欠
部１２０と、切欠部１２０を有する絶縁層１２ｂの下面
に配設された絶縁層１２ｃ上の配線１３ｃの一部が切欠
部１２０より露出してなる接続予定部１００ｂは、リー
ド端子４と接続する。多層配線基板の最上面及び最下面
には複数の電子部品が実装されてハイブリッドＩＣを構
成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は多層配線基板及びそれを
用いた半配線装置及に関し、特に複数の電子部品を搭載
したハイブリイドＩＣの多層配線基板及びそれを用いた
半導体装置の製造方法に係る。ハイブリッドＩＣは高度
なＬＳＩ製造技術と比較して、簡易な技術で製造が行え
ること、セラミックやプリント板を媒介とする配線は、
モノリシックな半配線装置のＳｉを媒介とする配線より
も高速で電子部品を駆動させることが可能であること等
の特長を有する半導体装置である。

【０００２】しかし、電子機器の小型化及び高機能化の
要請によって、ハイブリッドＩＣにも小型化及び電子部
品の高密度実装の要請が高まっている。また、ハイブリ
ッドＩＣに実装される電子部品も高機能化することによ
って多ピン化しており、電子部品と配線を接続する方法
も複雑になる。よって、ハイブリッドＩＣの小型化及び
ハイブリッドＩＣに実装する電子部品の高実装密度化
は、電子機器の高速化及び小型化に大いに寄与するもの
である。

【０００３】

【従来の技術】図９は従来のハイブリッドＩＣ１を側面
から見た断面図である。また、図１０は図９のハイブリ
ッドＩＣ１の斜視図であるが、説明の便宜上図９に示し
た封止体５を除去した状態で示している。以下に図９及
び図１０を用いて従来の半導体装置であるハイブリッド
ＩＣ１の構成を説明する。

【０００４】多層配線基板２は、配線８ａ、８ｂ、８
ｃ、８ｄを設けた絶縁膜２ａ、２ｂ、２ｃ、２ｄが積層
されて、更に配線８ａ及び８ｄ上にコート絶縁層１４が
設けられて構成されている。（絶縁膜に覆われて図示さ
れない配線については符号に括弧を付けて位置のみ示
す。）多層配線基板２の上面及び下面にＩＣ、コンデンサー、
抵抗といった電子部品３ａ、３ｂが配設されている。電
子部品３ａ、３ｂは絶縁層２ａ乃至２ｃの上面或いは下
面に印刷等の方法によって設けられた配線８ａ及び８ｄ
に接続されて、配線８ａ、８ｂ、８ｃ、８ｄは各絶縁層
２ａ、２ｂ、２ｃの周縁部まで延出されている。上面及
び下面に設けられた配線８ａ及び８ｄはコート絶縁膜１
４で覆われて保護されているが、最上下面に配した絶縁
層の周縁部分のコート絶縁膜１４のみ除去されており、
配線８ａ、８ｄの端部が露出することによってリード端
子４と電気的に接続している。この除去部分を図中１４
ａ乃至１４ｄで示し、露出した配線８ａ端部を接続予定
部１００ａとする。

【０００５】図９及び図１０に示した構成では配線とリ
ード端子４との接続はボンディングによって行われてお
り、ワイヤー７が接続予定部１００ａとリード端子４間
をつなぐ構成となっている。また、上面に配設された電
子部品３ａと下面に配設された電子部品３ｂは多層配線
基板２に開口されたビアホール６によって接続されてい
る。

【０００６】次に、多層配線基板２に実装された個々の
電子部品個々を実装する従来技術について以下に述べ
る。図１１は図９の破線で囲んだ部分Ａを拡大して、か
つ上面から見た概略図である。従来技術によって電子部
品３ａに（３ｂでも同様）設けられた電極１３と配線で
あるパッド１８ａ、１８ｂがワイヤー７によってボンデ
ィングされている。電子部品３ａにより近い位置に設け
られるパッド１８ａと、より遠い位置に設けられるパッ
ド１８ｂは図示するように互い違いに配設されている。
この配置方法を本明細書では以降、千鳥状と記すものと
する。

【０００７】

【発明が解決しようとする課題】先ず、図９及び図１０
に示した接続予定部１００ａとリード端子４との接続に
おける課題は、第１にリード端子４との電気的な接続を
図る接続予定部１００ａが、絶縁層２ａの上面にのみ並
列に配されることによってスペースをとり、ハイブリッ
ドＩＣ１の小型化を妨げる点である。

【０００８】一般的にハイブリッドＩＣを搭載する絶縁
層に設ける配線は厚膜法によって形成される場合が多
く、薄膜法で形成するよりも配線幅が広いために狭ピッ
チ化が困難である。よって並列に配置した配線が占める
スペースも大きく、ハイブリッドＩＣにおいて特に小型
化を制限する原因となっている。第２に、最上面の絶縁
層２ａに設けられた配線８ａを覆うコート絶縁層１４の
周縁部のみを除去して、リード端子４との接続に使用し
ているために、上面の電子部品３ａと下面の電子部品３
ｂとをビアホール６によって接続した後に、再び別のビ
アホール６によって電子部品３ｂと配線８ａとを接続し
なければ下面に配置された電子部品３ｂ及び絶縁層２ａ
より下の面に設けられた絶縁層１２ｂ乃至１２ｃに設け
られた配線８ｂ乃至８ｄをリード端子４に接続すること
ができない点である。

【０００９】この点を図１２（ａ）及び（ｂ）を用いて
説明する。図１２（ａ）はリード端子４と絶縁層２の上
面に設けられた配線８ａのうち、絶縁層２の周縁部に設
けられた接続予定部１００ａとリード端子４ａが接続さ
れている状態を示す上面図である。破線で示すコート絶
縁層１４は配線８ａ保護の目的で形成されるものであ
る。

【００１０】また、図１１（ｂ）は図１１（ａ）におい
てＡ−Ａ’で示す線分に添う断面図る。配線８ａ−１は
ビアホール６−１によって一端下面に設けられた配線８
ｂと接続するが、リード端子４と接続させるために再び
スルーホール６−２によって配線８ａ−２に接続されて
おり、この接続には２個のビアホール６−１、６−２が
必要となる。

【００１１】ビアホール６は多層配線基板２の製造工程
において、不良の発生の原因となりやすい箇所であるた
めに、この数が多いと絶縁層２の製造の歩留りが低下す
る。また、電子部品３ａと配線の一部であるパッド１８
ａ、１８ｂとの接続においては、先に述べたように配線
の狭ピッチ化が難しいことからパッド１８ａ、１８ｂを
千鳥状に配置している。しかし、この構成ではパッド１
８ａの配設に支障が無いようにパッド１８ｂを電子部品
３ａより放して配置する必要が生じる。このためにパッ
ド１８ｂと接続するワイヤー７ｂの長さが長くなる。長
いワイヤー７ｂがたわんで、隣のワイヤー７ａに接触し
てショートした場合にはハイブリッドＩＣに誤動作を起
こさせることになる。

【００１２】更にパッド１８ｂが電子部品３ａ近くに配
設できないことによって、一個の電子部品を絶縁層２上
に実装するのに係るスペースが大きくなり、高密度実装
の妨げとなる。本発明は上記の点を鑑みて、小型であっ
て、かつ歩留りの良いハイブリッド型の半導体装置に使
用する多層配線絶縁層及びそれを用いた半導体装置を提
供することを目的とするものである。

【００１３】

【課題を解決するための手段】請求項１の多層配線基板
では、配線を有する絶縁層が複数積層され、絶縁層の上
下の配線が接続孔によって電気的に接続される多層配線
基板において、上記絶縁層が、切欠部を有し、切欠部を
有する絶縁層の下面に配設された絶縁層上の配線の一部
が切欠部より露出し、露出した配線の一部を電気的接続
予定部としてなる構成とすることを特徴とするものであ
る。

【００１４】請求項２の多層配線基板では、切欠部を、
絶縁層の周縁部に設けた構成としたことを特徴とするも
のである。請求項３の多層配線基板では、切欠部を、上
記多層配線基板に電子部品を実装する実装予定部に設け
てなる構成としたことを特徴とするものである。

【００１５】請求項４の半導体装置では、配線を有する
絶縁層が複数積層され、上記絶縁層の上下の配線が接続
孔によって電気的に接続され、かつ上記絶縁層の周縁部
に切欠部を有し、切欠部を有する絶縁層の下面に配設さ
れた絶縁層上の配線の一部が切欠部より露出して接続予
定部を構成する多層配線基板と、接続予定部に接続され
たリード端子と、多層配線基板の最上面及び最下面に実
装される複数の電子部品と、多層配線基板及び実装され
た該電子部品を封止する封止体とより構成したことを特
徴とするものである。

【００１６】請求項５の半導体装置では、配線を有する
絶縁層が複数積層され、上記絶縁層の上下の配線が接続
孔によって電気的に接続され、かつ上記絶縁層のうち電
子部品を実装する実装予定部に切欠部を有し、切欠部を
有する絶縁層の下面に配設された絶縁層上の配線の一部
が切欠部より露出して接続予定部を構成する多層配線基
板と、多層配線基板の最上面及び最下面に実装される複
数の電子部品と、接続予定部を有する配線と接続された
リード端子と、多層配線基板及び実装された該電子部品
を封止する封止体とより構成したことを特徴とするもの
である。

【００１７】

【作用】請求項１記載の発明では、絶縁層に切欠部を設
けて、絶縁層より該配線の一部が露出する構成としたこ
とによって、所望の配線から直接コンタクトをとること
が可能となる。従って各絶縁層に配した配線間を接続す
る配線の引回しの自由度が大きくなり、より高密度な電
子部品の実装が実現できる。請求項２記載の発明では、
絶縁層のうち絶縁層の周縁部に段部を設け、絶縁膜より
配線の一部が露出する構成としたことによって任意の絶
縁層上に配設された配線から、ビアホールを介すること
なくコンタクトをとることが可能になる。

【００１８】請求項３記載の発明では、絶縁層のうち電
子部品を実装する電子部品実装予定部に切欠部を設け、
絶縁膜より配線の一部が露出する構成としたことによっ
て、電子部品の近くに配設された配線が絶縁層を介した
多層配線となる。よって配線をより高い密度で配設する
ことが可能となり、半導体装置において電子部品を高実
装密度化及び半導体装置の小型化に有利となる。

【００１９】更に短いワイヤー長で接続が可能となるた
めにワイヤーがたわんで互いにショートを起こすことを
防止する。請求項４記載の発明では、絶縁層の周縁部に
段部を設け、絶縁膜より配線の一が露出する構成とした
ことによって任意の絶縁層上に配設された配線から、ビ
アホールを介することなくコンタクトをとることが可能
になる。ビアホールは、その製造上の不具合によって半
導体装置の歩留りを低下させる。従って少ないビアホー
ルの数で各絶縁層上の配線間を接続することは半導体装
置の製造の歩留りを上げ、信頼性を高めることができ
る。

【００２０】請求項５記載の発明では、絶縁層に切欠部
を設けて、絶縁層より下面に配設される配線の一部が露
出する構成としたことにより、リード端子と電子部品の
電極の接続を仲介する配線を電子部品近傍に配設するこ
とが可能となる。このために電子部品を高密度に絶縁層
上に実装することが可能となる。よって、高密度実装の
ハイブリッドＩＣタイプの半導体装置が実現できる。

【００２１】更に短いワイヤー長で接続が可能となるた
めにワイヤーがたわんで互いにショートを起こすことを
防止して半導体装置の信頼性を高めることができる。

【００２２】

【実施例】本発明の第１実施例の多層配線基板１２の概
略構成を図１に示す。図１は多層配線基板１２全体の斜
視図である。多層配線基板１２は、絶縁層１２ａ乃至１
２ｃの絶縁層上に厚膜印刷によって構成されて、各絶縁
層１２ａ乃至１２ｃには配線１３ａ乃至１３ｄが設けら
れている。配線１３ａは多層配線基板１２の最上面に設
けられ、配線１３ｂ及び１３ｃはそれぞれ絶縁層１２ａ
及び１２ｂの間、絶縁層１２ｂ及び１２ｃの間に挟み込
まれる構成となっている。また、配線１３ｄは多層配線
基板１２の最下面に設けられている。

【００２３】各絶縁層１２ａ乃至１２ｄは積層された後
にプレス及び焼成処理を施され一体される。図２におい
て最下面に配された絶縁層１２ｃの下面には図１で示す
電子部品３が実装されて、配線１３ｄと接続している。
１４は保護膜として機能するコート絶縁膜であり、最上
面に配された配線１３ａ及び最下面に配される配線１３
ｄ上に塗布されて配線１３ａ、１３ｄを保護している。
コート絶縁層１４塗布後にも焼成処理が行われる。

【００２４】コート絶縁層はその下面に配された配線１
３ａ及び１３ｄとの電気的接続を得るために周辺部を除
去してあり、この部分を除去部分１４ａ乃至１４ｄとす
る。除去部分１４ａ乃至１４ｄから露出した配線１３ａ
端部は後でリード端子と接続されることから接続予定部
１００ａと記す。以上の構成は従来のハイブリッドＩＣ
１で用いた多層配線基板２と同様であるが、本実施例の
特徴は絶縁層１２ｂの周縁部の全周に亘って切欠部１２
０ａ乃至１２０ｄが設けられている点である。この切欠
部１２０ａ乃至１２０ｄのために絶縁層１２ｂと絶縁層
１２ｃの間に段差が生じて、配線１３ｂの端部が露出し
ている。この配線１３ｂ端部の部分は後に説明するハイ
ブリッドＩＣタイプの半導体装置１１に用いる際に、リ
ード端子とワイヤーによって接続される接続予定部１０
０ｂとなる。

【００２５】接続予定部１００ａと１００ｂは、上下面
で完全に重なると後でリードと接続する際にボンディン
グが出来なくなるために半ピッチ程度ずれて配置されて
いる。よって配線１３ａ、１３ｂ間に絶縁層１２ｂが介
在していることによって配線ピッチを配線幅以下にする
ことができるために接続予定部１００ａ及び１００ｂが
平面状に占めるスペースは従来と比較してほぼ半分にな
る。

【００２６】次に以上述べた多層配線基板１２を用いた
ハイブリドＩＣの半導体装置１１について以下述べる。
図２及び図３は半導体装置１１の概略構成図である。図
２は半導体装置１１全体を側面から見た断面図である。
また、図３は図２の斜視図であるが、内部の構成が分か
るように封止体５を除いた状態を示してある。

【００２７】ハイブリッドＩＣである半導体装置１１に
用いた配線１３ａ及び配線１３ｂの接続予定部１００
ａ、１００ｂにはＡｕメッキが施されて、それぞれワイ
ヤー７を介してリード端子４と接続されている。続いて
図４（ａ）及び（ｂ）に図３のＢの部分を拡大して示
す。図４（ａ）はＢの拡大部の斜視図であり、（ｂ）は
（ａ）を矢印Ａから見た側面図である。

【００２８】多層基板１２に周設するリード端子４は、
ワイヤー４によって接続予定部１００ａと接続予定部１
００ｂとに交互に接続されている。前述したように接続
予定部１００ａと接続予定部１００ｂを一平面上に配設
する設計とした場合よりも平面上ほぼ半分の面積で配設
することが可能であるから、半導体装置の小型化に有利
である。

【００２９】また、本実施例の上記構成によって得られ
る効果のうち、多層配線基板１２に必要なビアホール６
の数が低減される点を図５（ａ）及び（ｂ）を用いて以
下に説明する。図５（ａ）は半導体装置１１の上面図で
あり、リード端子４と接続予定部１００ａ及び１００ｂ
とが接続する状態を示したものである。また、図５
（ｂ）は図５（ａ）中に示した線分Ａ−Ａ’に沿う断面
図である。絶縁層１２ａ上の配線１３ａは、ビアホール
６によって一端絶縁層１２ｂ上の配線１３ｂに落とされ
る。絶縁層１２ａには図示する形状の切欠部１２０ａが
設けてあるから、配線１３ｂの一部が露出して接続予定
部１００ｂとなる。よってワイヤー７を配線１３ｂに直
接接続することが可能となって、配線１３ｂを再び配線
１３ａに接続するためのビアホール６を設ける必要が無
くなる。

【００３０】つまり、図１２に示した従来例と比較し
て、少ないビアホール６で各配線間を接続することがで
きる。ビアホール６を絶縁層１２ａ乃至ｃに開口する工
程は、多層基板１２を製造する工程においては比較的歩
留りの悪い工程であって、ビアホール６を設ける数とビ
アホール６開口時に不良が発生する頻度には相関があ
る。従って設計上少ないビアホール６で各配線１３ａ乃
至１３ｄを接続することは、製造する半導体装置１２の
歩留りも向上させることになる。

【００３１】次に第１実施例の多層配線基板１２の製造
方法について簡単に述べる。図６（ａ）乃至（ｅ）は、
半導体装置１１を製造する各工程における状態を図示す
ものである。図６中、（ａ）及び（ｃ）は図３中に１２
ａとして示した絶縁層に対して施す処理である。また、
（ｂ）及び（ｄ）は絶縁層１２ａの下面に配設される絶
縁層１２ｂに対して施す処理である。

【００３２】図６（ａ）における絶縁層１２ａ及び
（ｂ）における絶縁層１２ｂは未焼成のセラミック材で
ある。絶縁層１２ａにはビアホール６及び切欠部１２０
ａを設ける。絶縁層１２ｂには絶縁層１２ａに対応する
ようにビアホール６のみを設ける。更に（ｃ）及び
（ｄ）において絶縁層１２ａ及び１２ｂ上に厚膜印刷法
によって配線１３ａ及び１３ｂを設けて図（ｅ）のよう
に重ねると切欠部１２０ａより絶縁層１２ｂ上の配線１
３ｂが露出して接続予定部となる。

【００３３】更に所望の絶縁層及び配線を重ねてセラミ
ックを焼成した後に多層配線基板１２の最上面と最下面
に設けられた配線には保護膜を設け、再び焼成して各セ
ラミックの層を一体化して多層配線基板１２が完成す
る。次に本発明の第２実施例の構成を図７に示す。第２
実施例は、例えば図２及び図３に示した部分Ｃに適用す
るもので、つまり第１実施例において絶縁層の周縁部に
設けた切欠部を、電子部品３ａの周辺部分に設けた構成
である。

【００３４】図７では、絶縁層１５ｂ上に配線１６ｂが
設けられて、更にその上に絶縁層１５ａを積層し、後の
工程で電子部品３ａを実装するように予定された絶縁層
１５ａ上の実装予定部２００の周辺部に電子部品３ａに
直接接する絶縁層１５ａを残して、切欠部１５０ａを設
けることによって配線１６ｂを露出させて接続予定部１
００ｃとする。

【００３５】絶縁層１５ａ上に配線１６ａを形成する。
配線１６ａはコート絶縁層１４によって覆われており、
ワイヤー７によってボンディングされる部分だけがコー
ト絶縁層１４を除去して接続予定部１００ｄとなる。コ
ート絶縁膜１４塗布後の焼成終了後に電子部品３ａを実
装し、電子部品３ａの電極３０と接続予定部１００ｃ及
び１００ｄとを接続する。

【００３６】上記構成によって、配線１６ａが設けられ
る面と、１６ｂが設けられる面に段差が生じることによ
り、ワイヤー７と接続予定部１００ｃ、１００ｄを接続
する際に隣り合って配設されるワイヤー７を交互に接続
予定部１００ｃ及び１００ｄとを接続することによって
ワイヤー７どうしが接触してショートすることを防ぐこ
とができる。

【００３７】また、電極３０と配線１６ｂを接続する際
には電子部品３ａを載置した絶縁層１５ａの段状となっ
ている端部がワイヤー７を支持する。このためにワイヤ
ー７のたわみ及びショートは一層低減される。更に第１
実施例同様に、配線が占める平面上の面積の低減と、そ
れに伴う高密度配線の効果も得られる。

【００３８】また、配線の占める面積を従来と同様に確
保して、配線の幅を大きくとることによって低抵抗かつ
ノイズに強い半導体装置を実現することも可能である。
特に第２実施例においては図８のように電子部品３ａ−
１及び３ａ−２の下に線１６ｂを形成することが可能と
なることから、実装する電子部品３ａ−１、３ａ−２間
の距離を短くすることができるため、一層高密度実装に
有利である。尚、第１実施例では、切欠部１２０ａ乃至
１２０ｄを絶縁層１２ｂの全周に沿って設け、第２実施
例では切欠部１５０ａを電子部品３ａの全周にわたって
設けるものとして説明したが、上記切欠部はいずれも実
施例に示した形状に限定されるものでは無く、絶縁層の
周縁部の一部に設けても良いし、電子部品の周辺のうち
一部に設けても本発明の効果が得られる。

【００３９】更に第１実施例で述べた構成と、第２実施
例で述べた構成の多層配線基板とそれを用いた半導体装
置とを併用して半導体装置を製造することも可能であ
る。また、本実施例において配線１３、１６は厚膜法に
よって作成したが、他にもプリント印刷による方法等が
考えられる。

【００４０】

【発明の効果】請求項１記載の発明によって、各絶縁層
に配した配線間を接続する配線の引回しの自由度が大き
くなると共に、配線の占める平面上の面積が小さくなる
ことによって高密度実装、或いは小型化に有利な配線多
層基板とすることができる。

【００４１】また、個々の配線幅を大きくとることによ
って、低抵抗であって耐ノイズ性の高い多層配線基板と
することもできる。請求項２記載の発明によって、ビア
ホールを介することが必要なコンタクトをとる箇所が少
なくなり、多層配線基板を製造する歩留りが向上する。

【００４２】請求項３記載の発明によって、ビアホール
を介することが必要なコンタクトをとる箇所が少なくな
り、半導体装置を製造する歩留りが向上する。また、配
線の占める平面上の面積が少なくなるから半導体装置の
小型化及び高実装密度化が可能となる。請求項４記載の
発明では、各絶縁層に配した配線間を接続する配線の引
回しの自由度が大きくなると共に、配線の占める平面上
の面積が小さくなることによって高密度実装、或いは小
型のハイブリッドＩＣを提供することができる。

【００４３】また、個々の配線幅を大きくとることによ
って、低抵抗であって耐ノイズ性の高い配線とすること
もできる。請求項５記載の発明によって、電子部品を高
密度に絶縁層上に実装することが可能となり、高密度実
装或いは小型の半導体装置が実現できる。

【００４４】更に個々の配線幅を広げることによって低
抵抗でかつ耐ノイズ性の高い半導体装置とすることがで
きる。

【図面の簡単な説明】

【図１】第１実施例の多層配線基板の概略構成図であ
る。

【図２】第１実施例の半導体装置の概略構成を示す断面
図である。

【図３】図２の斜視図である。

【図４】（ａ）は図２中の部分Ｂを拡大して示す斜視図
である。（ｂ）は（ａ）の側面図である。

【図５】（ａ）は第１実施例の効果を説明する図であ
る。（ｂ）は図（ａ）中、Ａ−Ａ’で示した線分に沿う
断面図である。

【図６】第１実施例の多層配線基板の製造方法を説明す
る図である。

【図７】第２実施例の概略構成を示す図である。

【図８】第２実施例の変形例の概略構成を示す図であ
る。

【図９】従来のハイブリッドＩＣの概略構成を示す図で
ある。

【図１０】図９の斜視図である。

【図１１】従来の半導体装置の問題点を説明する図であ
る。

【図１２】（ａ）は従来の半導体装置の別の問題点を説
明する図である。（ｂ）は（ａ）中Ａ−Ａ’で示す線分
に沿う断面図である。

【符号の説明】

３ａ、３ｂ電子部品４リード端子５封止体６ビアホール７ワイヤー１１第１実施例の半導体装置。１２第１実施例の配線多層基板。１２ａ乃至１２ｃ絶縁層１３配線１３ａ乃至１３ｄ配線１４コート絶縁層１４ａ、１４ｂ、１４ｃ、１４ｄ切除部１５ａ乃至１５ｃ絶縁層１６ａ、１６ｂ配線１００ａ、１００ｂ、１００ｃ、１００ｄ接続予定部１２０ａ、１２０ｂ、１２０ｃ、１２０ｄ切欠部２００実装予定部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 23/12 Ｗ (72)発明者九鬼一徳愛知県春日井市高蔵寺町二丁目1844番２富士通ヴィエルエスアイ株式会社内 (72)発明者松原浩二愛知県春日井市高蔵寺町二丁目1844番２富士通ヴィエルエスアイ株式会社内 (72)発明者江口健一愛知県春日井市高蔵寺町二丁目1844番２富士通ヴィエルエスアイ株式会社内 (72)発明者三島隆志愛知県春日井市高蔵寺町二丁目1844番２富士通ヴィエルエスアイ株式会社内 (72)発明者 ▲高▼木宏明愛知県春日井市高蔵寺町二丁目1844番２富士通ヴィエルエスアイ株式会社内

Claims

【特許請求の範囲】

【請求項１】配線を有する絶縁層が複数積層され、上
記絶縁層の上下の配線が接続孔によって電気的に接続さ
れる多層配線基板において、上記絶縁層が、切欠部を有し、該切欠部を有する絶縁層の下面に配設された絶縁層上の
配線の一部が該切欠部より露出し、露出した該配線の一部を電気的接続予定部としてなる構
成としたことを特徴とする多層配線基板。
【請求項２】該切欠部を、該絶縁層の周縁部に設けた
構成としたことを特徴とする請求項１記載の多層配線基
板。
【請求項３】該切欠部を、上記多層配線基板に電子部
品を実装する実装予定部に設けてなる構成としたことを
特徴とする請求項１記載の多層配線基板。
【請求項４】配線を有する絶縁層が複数積層され、上
記絶縁層の上下の配線が接続孔によって電気的に接続さ
れ、かつ上記絶縁層の周縁部に切欠部を有し、該切欠
部を有する絶縁層の下面に配設された絶縁層上の配線の
一部が該切欠部より露出して接続予定部を構成する多層
配線基板と、該接続予定部に接続されたリード端子と、該多層配線基板の最上面及び最下面に実装される複数の
電子部品と、該多層配線基板及び実装された該電子部品を封止する封
止体とより構成したことを特徴とする半導体装置。
【請求項５】配線を有する絶縁層が複数積層され、上
記絶縁層の上下の配線が接続孔によって電気的に接続さ
れ、かつ上記絶縁層のうち電子部品を実装する実装予定
部に切欠部を有し、該切欠部を有する絶縁層の下面に配
設された絶縁層上の配線の一部が該切欠部より露出して
接続予定部を構成する多層配線基板と、該多層配線基板の最上面及び最下面に実装される複数の
電子部品と、該接続予定部を含む該配線と接続されたリード端子と、該多層配線基板及び実装された該電子部品を封止する封
止体とより構成したこを特徴とする半導体装置。