JP2847319B2 - 電子部品搭載用多層ボンディング基板 - Google Patents

電子部品搭載用多層ボンディング基板

Info

Publication number
JP2847319B2
JP2847319B2 JP12988790A JP12988790A JP2847319B2 JP 2847319 B2 JP2847319 B2 JP 2847319B2 JP 12988790 A JP12988790 A JP 12988790A JP 12988790 A JP12988790 A JP 12988790A JP 2847319 B2 JP2847319 B2 JP 2847319B2
Authority
JP
Japan
Prior art keywords
substrate
layer
conductor pattern
auxiliary
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12988790A
Other languages
English (en)
Other versions
JPH0425193A (ja
Inventor
森　　茂樹
洋二 柳川
保宏 堀場
修一 矢部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP12988790A priority Critical patent/JP2847319B2/ja
Publication of JPH0425193A publication Critical patent/JPH0425193A/ja
Application granted granted Critical
Publication of JP2847319B2 publication Critical patent/JP2847319B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、導体パターンが複数層に形成された所謂多
層基板に関し、特に搭載されるべき電子部品と各導体パ
ターンとをボンディングワイヤによって接続するように
した多層ボンディング基板に関するものである。
（従来の技術） 半導体素子等の電子部品の高密度化に伴って、これを
実装するためのプリント配線板もその高密度化が要求さ
れてきており、そのためにこのプリント配線板、つまり
所謂基板においても種々な工夫がなされてきているもの
である。特に、電子部品の外部接続端子と基板側導体パ
ターンとをボンディングワイヤによって接続するタイプ
の基板は、ボンディングワイヤが接続される箇所、ボン
ディングワイヤを打つための治具のための空間等を十分
確保しなければならないものであり、このような条件を
満たしながら基板自体の高密度化を達成しなければなら
ないものである。
そのために、従来は、例えば英国特許第2136205号の
公報にて提案されているように、導体パターンの存在す
る層を複数にするとともに、電子部品を最下層の基材上
に搭載して段階状に露出された各導体パターンにボンデ
ィングワイヤによる接続を行うような技術が開発され
た。すなわち、第７図に示すように、複数層に分けて形
成した導体パターンを、その電子部品に近い部分で下か
ら順に露出させて、ボンディングワイヤによる電子部品
と導体パターンとの接続を行うようにしているのであ
る。
この第７図に示した従来技術においては、導体パター
ンを複数層に形成することによって基板自体の高密度化
を達成し、かつ基材の中心部を各導体パターンの端部が
露出し得るように階段状に形成することによってボンデ
ィングワイヤを打つための治具の作動範囲を確保してい
て、これはこれで初期の目的を達成しているものであ
る。
しかしながら、本発明者等の検討によると、この第７
図に示したものを代表例とする従来の技術においては、
更に改良しなければならない次の点があることが知見さ
れた。すなわち、 基材の中央部に開口を形成して、導体パターンを露出
させる階段状のものとするためには、その分横方向のス
ペースが必要となるのであり、基板全体の大きさがその
階段状部分だけ余分に大きくなってしまう。
基材を階段状のものとするため、その基材の境界部分
が大きく露出することになり、電子部品を実装して封止
するまでの間、この境界部分から空気中の水分が基材間
に浸入しやすくなる。
基材に開口を形成して段階状とするため、基材の開口
分だけ材料が無駄になるだけでなく、上層になる程基材
の面積が小さくなって、その基材上に導体パターンを形
成するのが困難となる。
そこで、本発明者等は、ボンディングワイヤを使用し
て電子部品を実装する基板について、よりコンパクト
に、しかも導体パターンの配線自由度を高めるためには
どうしたらよいかについて種々検討を重ねてきた結果、
本発明を完成したのである。
（発明が解決しようとする課題） 本発明は、以上のような経緯に基づいてなされたもの
で、その解決しようとする課題は、導体パターンが多層
に形成されて階段状の開口を有する従来の基板における
コンパクト化の不十分さ及び配線自由度の不足である。
そして、本発明の目的とするところは、導体パターン
を複数層に形成できることは当然として、全体をより一
層コンパクトにすることができて、各層の導体パターン
の配線の自由度を向上させることができ、しかも各基材
の境界部分を大きく露出させることのない多層ボンディ
ング基板を簡単な構成によって提供することにある。
（課題を解決するための手段） 以上の課題を解決するために、本発明の採った手段
は、実施例において使用する符号を付して説明すると、 「絶縁層（11）上に所定の導体パターン（12）を形成
した複数の補助基板を積層して、最外層上の搭載部（1
3）に搭載される電子部品（20）と各補助基板上の導体
パターン（12）とをボンディングワイヤ（30）によって
電気的に接続するようにした電子部品（20）を搭載する
ための多層ボンディング基板であって、 各導体パターン（12）の最大内端部（12a）を搭載部
（13）の近傍に一致させて配置するとともに、所定層の
導体パターン（12）を露出させないために、当該層より
上の層となる各補助基板に外方から挿通する開口（14）
をそれぞれ形成して、 搭載部（13）上の電子部品（20）と各補助基板上の導
体パターン（12）とを、最外層については直接に、内層
については各開口（14）を通してボンディングワイヤ
（30）によって接続し得るようにしたことを特徴とする
多層ボンディング基板（10）」 である。
すなわち、本発明に係る多層ボンディング基板（10）
は、絶縁層（11）上に所定の導体パターン（12）を形成
して成る第１補助基板（10A）〜第三補助基板（10C）を
積層して構成したものであり、その最外層となるべき第
三補助基板（10C）上に形成した搭載部（13）に電子部
品（20）を搭載して、この電子部品（20）と各導体パタ
ーン（12）とをボンディングワイヤ（30）によって電気
的に接続するようにしたものである。そして、内層とな
るべき第１補助基板（10A）及び第二補助基板（10B）の
各導体パターン（12）に対しては、その上層となる第二
補助基板（10B）及び第三補助基板（10C）の該当する部
分に互いに一致する開口（14）を形成して、内層の第一
補助基板（10A）及び第二補助基板（10B）の各導体パタ
ーンの（12）の最大内端部（12a）を各開口（14）から
外方に露出させるようにしたものである。
（発明の作用） 以上のように構成した本発明に係る多層ボンディング
基板（10）の作用について以下に詳細に説明する。
まず、第１図に示した本発明に係る多層ボンディング
基板（10）においては、第７図に示した従来の基板と比
較すると、階段状にする必要がない分だけその全体がコ
ンパクトになっている。すなわち、この多層ボンディン
グ基板（10）においては、確かに各絶縁層（11）の所定
箇所に開口（14）が必要に応じて形成してあるが、これ
ら各開口（14）はあくまでのポンディングワイヤ（30）
及びこれを接続するための治具を挿入し得る程度のもの
であるから、この開口（14）のためにそれ程大きなスペ
ースを必要とはしないのである。
このように、各絶縁体（11）においては、必要に応じ
て比較的小さな開口（14）が形成されるのみであり、か
つ一番上となる第三補助基板（10C）に電子部品（20）
のための搭載部（13）を形成すればよいのであるから、
実施例に示した多層ボンディング基板（10）の少なくと
も第一補助基板（10A）及び第二補助基板（10B）につい
てその各導体パターン（12）の配線の自由度が相当高い
ものとなっているのである。例えば、第１図に示したよ
うに、第一補助基板（10A）または第二補助基板（10B）
の各導体パターン（12）を搭載部（13）の下側を横切る
ような状態で配線することが可能であり、このようなこ
とは第６図に示したようなものにおいては不可能なこと
である。
また、各第一補助基板（10A）〜第三補助基板（10C）
を構成している各絶縁層（11）は、開口（14）が部分的
に形成されてはいても、この部分において各接合面は大
きく露出していないし、また外周面以外は全く接合面に
おいて露出する部分がないのであるから、この多層ボン
ディング基板（10）を長期間空気中においたとしても、
各絶縁層（11）間に水分が浸入することは第７図に示し
たものに比較すれば大きく減少しているのである。従っ
て、この多層ボンディング基板（10）に電子部品（20）
を実装して半導体装置を構成した場合に、その耐久性は
非常に高いものとなっているのである。
さらに、実施例において示すように、最下層となるべ
き第一補助基板（10A）の導体パターン（12）を所謂リ
ードフレームによって形成した場合には、このリードフ
レームを当該多層ボンディング基板（10）の外部接続端
子とすることができて、その全体がより一層コンパクト
化されるのである。
なお、第１図等において、各絶縁層（11）及び導体パ
ターン（12）が相当厚いものとして表現してあるが、こ
れは勿論実際上においてもっと薄く（例えば絶縁層（1
1）においては50〜200μｍ、薄体パターン（12）におい
てはリードフレーム以外は18〜70μｍのものである）形
成されるものであり、この多層ボンディング基板（10）
全体の厚さは視覚的に見た第１図程厚くなるものではな
い。例えば、多層ボンディング基板（10）全体の厚さは
約0.35〜1.0mmとなるものである。
（実施例） 次に、本発明に係る多層ボンディング基板（10）を図
面に示した実施例に従って詳細に説明する。
第１図には、本発明に係る多層ボンディング基板（1
0）を使用して、その最外層となる第三補助基板（10C）
の搭載部（13）に電子部品（20）を搭載して、この電子
部品（20）の各層の導体パターン（12）とをボンディン
グワイヤ（30）によって電気的に接続した状態のものが
示してある。そして、この多層ボンディング基板（10）
においては、第１図の図示下から、第一補助基板（10
A）、第二補助基板（10B）及び第三補助基板（10C）を
配置してこれらを接着剤等を介して一体的に接合するこ
とにより、一体的なものとして形成してあり、これらの
各補助基板は絶縁層（11）上に所定の導体パターン（1
2）をそれぞれ別個に形成したものである。なお、本実
施例においては、第一補助基板（10A）を構成する導体
パターン（12）のみ所謂リードフレームによって形成し
たものであり、その他の導体パターン（12）は、絶縁層
（11）に貼着した銅箔をエッチングする等して一般的な
方法によって形成したものである。この場合、第一補助
基板（10A）において、リードフレームからなる導体パ
ターン（12）を支持するために、その絶縁層（11）は他
のものより少し大きなものとして形成してある。
そして、各層の導体パターン（12）において、第２図
〜第５図に示すように、その最大内端部（12a）となる
部分が電子部品（20）のための搭載部（13）に近接した
状態で配置してある。このように、各導体パターン（1
2）の最大内端部（12a）となる部分を搭載部（13）に近
接させたのは、搭載部（13）に搭載される電子部品（2
0）の接続端子と各最大内端部（12a）とを、第２図に示
したようにボンディングワイヤ（30）によって均等に接
続できるようにするためである。勿論、各最大内端部
（12a）がどの層の導体パターン（12）に形成されるか
はそれぞれの部分に応じて異なるが、この最大内端部
（12a）は第三補助基板（10C）に形成される場合以外
は、その上方に位置する後述の各開口（14）を通して外
方に露出するものである。
開口（14）は、最大内端部（12a）となる部分の上方
に位置する絶縁層（11）に対して、第３図及び第４図に
示したように形成されるのである。これら各開口（14）
は、ボンデイングワイヤ（30）を最大内端部（12a）等
に接続する場合に使用される治具が挿入され得る程度の
大きさ（例えば一辺約1.0mmの正方形）を有しているも
のであり、本実施例においては、各導体パターン（12）
の最大内端部（12a）となる部分以外の上方に位置する
絶縁層（11）にも形成してある。これは、第２図の符号
（31）で示したようなボンディングワイヤによる接続を
行うために使用されるものである。
以上のことを、多層ボンディング基板（10）を構成し
ている各層毎に説明すると、第３図〜第５図に示したよ
うになる。すなわち、第３図は本実施例における最外層
を形成している第三補助基板（10C）が示してあるが、
この第三補助基板（10C）においてはその略中央部に電
子部品（20）のための搭載部（13）が形成してあり、こ
の搭載部（13）を囲むように導体パターン（12）の最大
内端部（12a）及び開口（14）を点在させてある。この
第３図において、細かい点を付して影を付けたのが導体
パターン（12）であり、その他は絶縁層（11）に形成し
た開口（14）である。中間層となる第二補助基板（10
B）は第４図に示してあるが、この第４図においても第
３図と同様な手法で導体パターン（12）と開口（14）と
が示してある。この第二補助基板（10B）における開口
（14）の数は第三補助基板（10C）におけるそれよりも
当然少なくなっており、少くなった数分の導体パターン
（12）についてボンディングワイヤ（30）が接続される
べき最大内端部（12a）が形成してある。最下層となる
第一補助基板（10A）には各開口（14）は全く不要とな
るから、第５図に示したような形状の導体パターン（1
2）が絶縁層（11）上に形成してある。
以上のように構成した第一補助基板（10A）等を互い
に接続して一体化することにより、第２図に示したよう
な多層ボンディング基板（10）が完成されるのである。
この第２図においては中間層の導体パターン（12）を点
線で、最下層の導体パターン（12）を仮想線で示してあ
る。そして、搭載部（13）に搭載した電子部品（20）の
接続端子と各導体パターン（12）とをボンディングワイ
ヤ（30）によってそれぞれ電気的に接続するのである。
この場合、第１図に示したように、第三補助基板（10
C）上の最大内端部（12a）に対しては直接に、また第二
補助基板（10B）または第一補助基板（10A）の最大内端
部（12a）に対してはその上方に位置する各開口部（1
4）を介して各ボンディングワイヤ（30）による接続が
行われるのである。
上記実施例は三層の多層ボンディング基板（10）を採
用しているが、本発明は二層以上のものであれば採用で
きることは当然である。また、第一補助基板（10A）の
導体パターン（12）として、所謂リードフレームを採用
して、これを多層ボンディング基板（10）の外部接続端
子とするようにした例について説明したが、この第一補
助基板（10A）の導体パターン（12）を通常のパターン
とし、これに第６図に示したような導体ピンを接続して
これを外部接続端子とするように実施してもよいもので
ある。
第６図には、本発明の他の実施例に係る多層ボンディ
ング基板（10）が示してあり、この多層ボンディング基
板（10）においては、電子部品（20）が挿入される部分
をも開口（14）によって形成したものである。すなわ
ち、第一補助基板（10A）〜第三補助基板（10C）には比
較的大きな電子部品（20）を挿入すべく各開口（14）が
それぞれ形成してあり、第一補助基板（10A）上の導体
パターン（12）をリードフレームによって構成したもの
であって、このリードフレームの中央部を各開口（14）
内に露出させたものである。そして、このリードフレー
ムの各開口（14）内にて露出する部分を電子部品（20）
のための搭載部（13）としてあるのである。このように
した場合は、リードフレームの中央部が露出した搭載部
（13）となるのであるから、このリードフレームによる
放熱特性を十分高くすることができるのである。しか
も、各開口（14）に形成された部分に電子部品（20）を
収納するのであるから、この電子部品（20）が厚いもの
であったとしても、図示したように多層ボンディング基
板（10）全体の厚さを厚くする必要がなくなるのであ
る。
なお、この第６図に示した多層ボンディング基板（1
0）の思想を応用すれば、例えば電子部品（20）を第一
補助基板（10A）上は勿論、第二補助基板（10B）上にも
搭載することが可能であり、電子部品（20）を実装した
多層ボンディング基板（10）全体を薄型化することがで
きるのである。
（発明の効果） 以上詳述した通り、本発明においては、上記実施例に
て例示した如く、 「絶縁層（11）上に所定の導体パターン（12）を形成
した複数の補助基板を積層して、最外層上の搭載部（1
3）に搭載される電子部品（20）と各補助基板上の導体
パターン（12）とをボンディングワイヤ（30）によって
電気的に接続するようにした電子部品（20）を搭載する
ための多層ボンディング基板であって、 各導体パターン（12）の最大内端部（12a）を搭載部
（13）の近傍に一致させて配置するとともに、所定層の
導体パターン（12）を露出させないために、当該層より
上の層となる各補助基板に外方から挿通する開口（14）
をそれぞれ形成して、 搭載部（13）上の電子部品（20）と各補助基板上の導
体パターン（12）とを、最外層については直接に、内層
については各開口（14）を通してボンディングワイヤ
（30）によって接続し得るようにしたこと」にその構成
上の特徴があり、これにより、導体パターンを複数層に
形成できることは当然として、全体をより一層コンパク
トにすることができて、各層の導体パターンの配線の自
由度を向上させることができ、しかも各基材の境界部分
を大きく露出させることのない多層ボンディング基板を
簡単な構成によって提供することができるのである。
また、第６図に示した多層ボンディング基板（10）の
ように、各補助基板に、電子部品（20）を収納するため
の開口（14）を形成してここに電子部品（20）を実装す
るようにすることも可能である。このような場合には、
電子部品（20）を実装した多層ボンディング基板（10）
全体の厚さを薄くできるとともに、放熱特性に優れたも
のとすることができるのである。
【図面の簡単な説明】
第１図は本発明に係る多層ボンディング基板の縦断面
図、第２図は同平面図、第３図は多層ボンディング基板
を構成している第三補助基板の平面図、第４図は同第二
補助基板の平面図、第５図は同第一補助基板の平面図、
第６図は本発明の他の実施例を示す縦断面図、第７図は
従来の多層ボンディング基板を示す一部破断斜視図であ
る。 符号の説明 10……多層ボンディング基板、10A……第一補助基板、1
0B……第二補助基板、10C……第三補助基板、11……絶
縁層、12……導体パターン、12a……最大内端部、13…
…搭載部、14……開口、20……電子部品、30……ボンデ
ィングワイヤ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 矢部 修一 岐阜県大垣市青柳町300番地 イビデン 株式会社青柳工場内 (56)参考文献 特開 昭63−263736（ＪＰ，Ａ) 特開 昭60−110128（ＪＰ，Ａ) 特開 平４−286148（ＪＰ，Ａ) 特開 平４−37057（ＪＰ，Ａ) 実開 平２−17839（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 301 H01L 21/60 321

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】絶縁層上に所定の導体パターンを形成した
    複数の補助基板を積層して、最外層上の搭載部に搭載さ
    れる電子部品と各補助基板上の導体パターンとをボンデ
    ィングワイヤによって電気的に接続するようにした電子
    部品を搭載するための多層ボンディング基板であって、 前記各導体パターンの最大内端部を前記搭載部の近傍に
    一致させて配置するとともに、所定層の導体パターンを
    露出させないために、当該層より上の層となる各補助基
    板に外方から挿通する開口をそれぞれ形成して、 前記搭載部上の電子部品と各補助基板上の導体パターン
    とを、最外層については直接に、内層については前記各
    開口を通して前記ボンディングワイヤによって接続し得
    るようにしたことを特徴とする多層ボンディング基板。
JP12988790A 1990-05-18 1990-05-18 電子部品搭載用多層ボンディング基板 Expired - Lifetime JP2847319B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12988790A JP2847319B2 (ja) 1990-05-18 1990-05-18 電子部品搭載用多層ボンディング基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12988790A JP2847319B2 (ja) 1990-05-18 1990-05-18 電子部品搭載用多層ボンディング基板

Publications (2)

Publication Number Publication Date
JPH0425193A JPH0425193A (ja) 1992-01-28
JP2847319B2 true JP2847319B2 (ja) 1999-01-20

Family

ID=15020801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12988790A Expired - Lifetime JP2847319B2 (ja) 1990-05-18 1990-05-18 電子部品搭載用多層ボンディング基板

Country Status (1)

Country Link
JP (1) JP2847319B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5681824A (en) 1995-06-05 1997-10-28 Eisai Co., Ltd. Substituted liposaccharides useful in the treatment and prevention of endotoxemia

Also Published As

Publication number Publication date
JPH0425193A (ja) 1992-01-28

Similar Documents

Publication Publication Date Title
US6437449B1 (en) Making semiconductor devices having stacked dies with biased back surfaces
JP4703980B2 (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
JP2778539B2 (ja) 射出成形されたボールグリッドが配列されたケース
US20040135243A1 (en) Semiconductor device, its manufacturing method and electronic device
JP2002514014A (ja) チップ積層体およびそれの製造方法
JP3031323B2 (ja) 半導体装置とその製造方法
JPH06163794A (ja) メタルコアタイプの多層リードフレーム
JP3370498B2 (ja) 半導体装置用基板
JP3138539B2 (ja) 半導体装置及びｃｏｂ基板
JP2003273280A (ja) チップパッケージ及びその製造方法
US6369331B1 (en) Printed circuit board for semiconductor package and method of making same
US5880529A (en) Silicon metal-pillar conductors under stagger bond pads
JPH06140738A (ja) リードレスチップキャリア
JP2847319B2 (ja) 電子部品搭載用多層ボンディング基板
JP3508905B2 (ja) 配線基板とその製造方法
KR100498470B1 (ko) 적층형 반도체 패키지 및 그 제조방법
JP2722451B2 (ja) 半導体装置
JPH0517709B2 (ja)
JP2766361B2 (ja) 半導体装置
JPH0476210B2 (ja)
JP3251810B2 (ja) 集積回路装置の実装方法
JP2747260B2 (ja) セラミック複合リードフレーム及びそれを用いた半導体 装置
JPH07122701A (ja) 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム
JP2006186053A (ja) 積層型半導体装置
JP3337368B2 (ja) 中継基板

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081106

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081106

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091106

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091106

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101106

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101106

Year of fee payment: 12