JP3337368B2 - 中継基板 - Google Patents

中継基板

Info

Publication number
JP3337368B2
JP3337368B2 JP10360996A JP10360996A JP3337368B2 JP 3337368 B2 JP3337368 B2 JP 3337368B2 JP 10360996 A JP10360996 A JP 10360996A JP 10360996 A JP10360996 A JP 10360996A JP 3337368 B2 JP3337368 B2 JP 3337368B2
Authority
JP
Japan
Prior art keywords
board
integrated circuit
relay board
relay
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10360996A
Other languages
English (en)
Other versions
JPH09270478A (ja
Inventor
年治 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP10360996A priority Critical patent/JP3337368B2/ja
Publication of JPH09270478A publication Critical patent/JPH09270478A/ja
Application granted granted Critical
Publication of JP3337368B2 publication Critical patent/JP3337368B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板と該基板を載
置する取付用基板との間に介在させる中継基板に関し、
特に、集積回路チップを載置した基板と取付用基板との
間に好適に介在させ得る中継基板に関するものである。
【０００２】
【従来の技術】図１０に従来技術に係る集積回路用パッ
ケージ及びマザーボードを示す。集積回路用パッケージ
１１０に設けられたキャビティ１１０Ａには、集積回路
１２０が載置されて、該集積回路チップ１２０の入出力
端子１２０ａは、ボンディングワイヤ１２２を介して集
積回路用パッケージ１１０のボンディングパッド１１０
ａへ接続されている。また、該集積回路用パッケージ１
１０の入出力端子であるピン１１４は、マザーボード１
３０の入出力端子（ランド）１３２へ接続され、パッケ
ージ１１０がマザーボード１３０に取り付けられてい
る。
【０００３】ここで、図１１に示すように集積回路１２
０Ｃの入力段には、バッファ１２４若しくはインバータ
１２６が設けられ、誤動作の防止が図られており、ま
た、マザーボード１３０から集積回路１２０Ｃまで入力
ライン１３４は、一定の特性インピーダンス（例えば６
０Ω）となるように設定されている。ここで、現在、集
積回路１２０Ｃの入力段の手前に、終端抵抗１４０を設
けることにより、該入力ライン１３４上での反射を少な
くして、集積回路１２０Ｃに誤動作が生じないようにし
ている。
【０００４】
【発明が解決しようとする課題】ここで、上記終端抵抗
１４０は、入力ライン１３４上での反射を少なくして、
集積回路１２０Ｃの誤動作を防止する上では、集積回路
１２０Ｃに近い程効果が高い。即ち、最も効果の高いの
は、該集積回路チップ１２０内に形成することで、次
に、高いのは、集積回路用パッケージ１１０に載置する
ことで、最も効果が低いのはマザーボード１３０に配置
することである。ここで、最も効果の高い集積回路１２
０Ｃ内に配置する方法は、集積回路の高密度化から現在
非常に困難であると共にコスト的に最も高いものとな
る。
【０００５】また、次に効果の高い集積回路用パッケー
ジ１１０に配置する方法としては、図１０に示すように
集積回路用パッケージ１１０内部に抵抗層１１６を設け
る方法と、該集積回路用パッケージ１１０の上面にチッ
プ抵抗１４２を設ける方法とがある。集積回路の高集積
化に伴って集積回路用パッケージ１１０も高密度化し、
内部に抵抗層１１６を設けることが困難となっており、
また、トリミングを行い難いため、抵抗層１１６を入力
ラインの特性インピーダンスと整合する抵抗値に形成す
ることは非常に難しい。他方、集積回路用パッケージ１
１０の上面にチップ抵抗１４２を設ける方法も、集積回
路用パッケージ１１０の高密度化に伴い、多数のチップ
抵抗１４２を設けることが困難になっており、また、該
高密度化に伴って内部配線の取り回しが図中に示すよう
に複雑となり、該集積回路用パッケージ１１０のボンデ
ィングパッド１１０ａとチップ抵抗１４２との配線距離
が長くなるため、チップ抵抗１４２が集積回路１２０か
ら離れ、誤動作防止の効果が相対的に下がってしまう。
【０００６】更に、マザーボード１３０にチップ抵抗１
４２を配置する方法は、廉価に行い得る反面、チップ抵
抗１４２が集積回路１２０から離れ、誤動作防止の効果
が低くなる。
【０００７】また、現在、集積回路用パッケージ１１０
内部に、コンデンサを形成し、マザーボード１３０から
集積回路１２０への電源ライン上のノイズを除去するこ
とが行われている。ここで、コンデンサを形成するに
は、導電層と導電層との間に非常に薄い誘電体層を設け
る必要があるため、歩留りが低くなる。このため、高密
度化により非常に高価となっている集積回路用パッケー
ジに、コンデンサを設けると、このコンデンサに起因し
て歩留りが下がるという問題点が発生する。更に、該集
積回路用パッケージ１１０の中央部には、集積回路１２
０を載置するためのキャビティ１１０Ａが設けられるた
め、大きなコンデンサを形成し難いという課題もあっ
た。
【０００８】本発明は、上述した課題を解決するために
なされたものであり、その目的とするところは、基板、
特に集積回路チップを載置した基板の機能を高め得る中
継基板を廉価に提供することにある。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
め、請求項１の中継基板では、基板と該基板が取付けら
れる取付用基板との間に介在させる中継基板であって、
前記基板の入出力端子と接続するための第１接続部と、
アースラインを形成する第１接続部へ接続配線で縦横に
接続される格子状の導電パターンと、前記取付用基板の
入出力端子と接続するための第２接続部と、対応する該
第１接続部と該第２接続部とを電気的に導通する導電部
とを有する複数の接続端子と、該接続端子同士を接続す
る少なくとも１つ以上の受動素子とを有することを技術
的特徴とする。
【００１０】また、請求項２の中継基板では、基板と該
基板が取付けられる取付用基板との間に介在させる中継
基板であって、前記基板の入出力端子が貫通する複数の
貫通孔と、該基板の入出力端子と接続するために該貫通
孔の端部近傍または貫通孔内に形成された複数の接続端
子と、アースラインを形成する接続端子へ接続配線で縦
横に接続される格子状の導電パターンと、該接続端子同
士を接続する少なくとも１つ以上の受動素子とを有する
ことを技術的特徴とする。
【００１１】また、請求項３の中継基板では、請求項１
又は２において、前記基板が集積回路チップを載置した
基板であることを技術的特徴とする。
【００１２】また、請求項３の中継基板では、請求項１
〜３において、前記受動素子のうち少なくとも１つ以上
が集積回路用の終端抵抗であることを技術的特徴とす
る。
【００１３】また、請求項５の中継基板では、請求項１
〜４において、前記受動素子のうち少なくとも１つが高
誘電率のセラミック層を介して第１電極層と第２電極層
とが対向配置されてなるコンデンサであることを技術的
特徴とする。
【００１４】
【作用】請求項１の構成では、基板と取付用基板との間
に中継基板を介在させ、該中継基板に受動素子を搭載さ
せているため、取付用基板よりも基板側に近い位置に受
動素子を接続することができる。
【００１５】請求項２の構成では、基板の入出力端子が
貫通するため、基板と取付用基板とが直接取付れられ
る。一方、受動素子を有する中継基板が基板と取付用基
板との間に介在しているので、取付用基板よりも基板側
に近い位置に受動素子を接続することができる。
【００１６】請求項３の構成では、集積回路チップを載
置した基板と取付用基板との間に中継基板を介在させ、
該中継基板に受動素子を載置させているため、取付用基
板よりも集積回路側に近い位置に受動素子を接続するこ
とができる。また、集積回路用チップを載置した基板に
おいて、複雑な配線をとりまわす必要がなく、安価なも
のとすることができる。
【００１７】請求項４の構成では、集積回路チップを載
置した基板と取付用基板との間に中継基板を介在させ、
該中継基板に終端抵抗を搭載させているため、取付用基
板よりも集積回路側に近い位置に終端抵抗を接続するこ
とができる。このため、集積回路の入力ラインに重畳す
る反射波を高い効率で抑圧でき、誤動作を防止すること
が可能となる。また、集積回路チップを載置した基板に
終端抵抗を配置するのと比較して、廉価に構成できる。
【００１８】請求項５の構成では、基板と取付用基板と
の間に中継基板を介在させ、該中継基板にコンデンサを
搭載させているため、取付用基板よりも集積回路チップ
（基板）側に近い位置にコンデンサを接続することがで
きる。このため、電源ライン等のノイズを高い効率で抑
圧でき、誤動作を防止することが可能となる。また、基
板にコンデンサを配置するのと比較して、廉価に構成で
きる。
【００１９】
【発明の実施の形態】以下、本発明を具体化した実施態
様について図を参照して説明する。図１は、本発明の第
１実施態様に係る中継基板５０の斜視図であり、図２
（Ａ）は断面図を示している。この中継基板５０は、図
２（Ａ）に示すようにＬＧＡ（land Gried Array) タイ
プの集積回路用パッケージ１０とマザーボード３０との
間に介在し、集積回路用パッケージ１０の機能を補助す
る役割を果たす。該集積回路用パッケージ１０には、図
示しない集積回路チップが載置されている。
【００２０】図１に示す中継基板５０上面には第１の接
続部を構成し、図２（Ａ）に示す集積回路用パッケージ
１０の下端に格子状に配設されたランド１２ａ、１２ｂ
と接続されるランド５２ａ、５２ｂ、５２ｃ等が同じく
格子状に設けられている。他方、図２（Ａ）に示すよう
に、該中継基板５０下面にも、第２の接続部を構成しマ
ザーボード３０の上端に格子状に配設されたランド３２
ａ、３２ｂと接続されるランド５２ａ’、５２ｂ’等が
対応する格子状に設けられ、ランド５２ａと５２ａ’、
５２ｂと５２ｂ’はそれぞれ両者を導通する導電部を構
成するビア５７で接続されている。従って、ランド５２
ａ、ビア５７及びランド５２ａ’やランド５２ｂ、ビア
５７及びランド５２ｂ’で基板と取付用基板の間を接続
する接続端子をそれぞれ構成している。従って、マザー
ボード３０側から集積回路への信号入力は、例えば、マ
ザーボード３０のランド３２ａ、中継基板５０のランド
５２ａ’及びビア５７及びランド５２ａを介して、集積
回路用パッケージ１０のランド１２ａに伝達される。即
ち、該ランド３２ａ、ランド５２ａ’、ビア５７、ラン
ド５２ａがそれぞれ集積回路への入力ラインの一部を構
成している。
【００２１】他方、集積回路側からのマザーボード３０
へのアースラインが、集積回路用パッケージ１０のラン
ド１２ｂ、中継基板５０のランド５２ｂ及びビア５７及
びランド５２ｂ’を介して、マザーボード３０のランド
３２ｂに接続される。即ち、該ランド１２ｂ、ランド５
２ｂ、ビア５７、ランド５２ｂがそれぞれアースライン
の一部を成している。
【００２２】該中継基板５０の上面に配設されたランド
５２ａとランド５２ｂとの間には、６０Ωの終端抵抗を
構成する抵抗配線５４が設けられている。即ち、上述し
た入力ラインは、特性インピーダンスが６０Ωに設定さ
れているため、入力ラインの一部を形成するランド５２
ａと、アースラインの一部を形成するランド５２ｂとの
間に終端抵抗５４を配設することで、集積回路の入力端
子への反射を抑え、集積回路の誤動作を防止している。
なお、終端抵抗５４をアースラインへ接続した場合を示
したが、電源ラインへ接続する場合であっても同様に出
来ることは明らかである。
【００２３】続いて、本発明にかかる中継基板を、ＰＧ
Ａ（Pin Gried Array)タイプ集積回路用パッケージ１０
に適用した例について、図２（Ｂ）を参照して説明す
る。中継基板１５０には、集積回路用パッケージ１０に
格子状に設けられたピン１４ａ、１４ｂ等を貫通するた
めのスルーホール１５６ａ、１５６ｂ等が格子状に設け
られており、該スルーホール１５６ａ、１５６ｂには、
入力ラインの一部を形成する端子１５２ａと、アースラ
インの一部を形成する端子１５２ｂとが配設されてい
る。この端子１５２ａと端子１５２ｂとの間には、６０
Ωの終端抵抗を形成する抵抗配線５４が設けられてい
る。
【００２４】上記集積回路用パッケージ１０のピン１４
ａ、１４ｂ等の図中下端は、マザーボード３０側のラン
ド３４ａ、３４ｂ等と当接しており、図示しない半田に
より接続が取られる。また、端子１５２ａ、１５２ｂ等
と、集積回路用パッケージ１０のピン１４ａ、１４ｂ等
とは、図示しない半田により接続が取られる。なお、端
子１５２ａ、１５２ｂは、図２（Ｂ）ではスルーホール
１５６ａ等の内周及び上下端部周縁に設けられている。
しかし、一方は、ピン１４ａと半田付けにより接続で
き、他方は、抵抗配線５４に接続できるようにすれば良
く、スルーホールの端部近傍やスルーホール内に端子を
形成すればよい。
【００２５】更に、本発明に係る中継基板を、デュアル
インライン型、又は、クワッド型のリード付き集積回路
用パッケージ１０に適用した例について、図２（Ｃ）を
参照して説明する。中継基板２５０には、端子２５２ａ
と、端子２５２ｂとが配設されている。この端子２５２
ａと端子２５２ｂとの間には、６０Ωの終端抵抗を形成
する抵抗配線５４が設けられている。この端子２５２ａ
は、集積回路用パッケージ１０のリード１６に対応した
位置に配列されており、中継基板２５０の上面でリード
１６と接続するようになっている。また、それぞれの端
子２５２ａは、該中継基板５０の側面に沿って下方まで
延在し、側面下端部でマザーボード３０に設けられたラ
ンド３６へそれぞれ接続するように構成されている。図
示しないが、アースラインの一部を形成する端子２５２
ｂも、図の奥手側において、中継基板５０の側面に沿っ
て下方まで延在し、マザーボード３０に設けられたアー
スラインを形成するランドと接続するように構成されて
いる。
【００２６】引き続き、図１及び図２（Ａ）に示す中継
基板５０の形成方法について、図３及び図４を参照して
説明する。図３は、薄膜プロセスにより中継基板５０を
形成する際の工程を示している。まず、図３（Ａ）に示
すように、セラミック中９２％のアルミナ含有率である
グリーンシートに入出力用のビアホール６２を穿設し、
メタライズインク６４を充填した後に同時焼成してセラ
ミック板６０を形成する。そして、実装上基板の平面度
が必要となる場合には研磨処理を施し、必要な平面度を
得る。その後、Ｔａを窒素雰囲気中でスパッタリングし
て、図３（Ｂ）に示すように抵抗配線を形成するための
抵抗体となるＴａ2 Ｎ層６６（厚さ０．０５〜０．１５
μｍ）を形成する。
【００２７】次に、該Ｔａ2 Ｎ層６６の上に、Ｐｄをス
パッタリングして後述するＡｕ層との密着層となるＰｄ
層６８（厚さ０．１〜０．３μｍ）を形成する（図３
（Ｃ））。その後、所定位置に開口部７０Ａを設けるよ
うにレジスト７０を塗布・乾燥、露光・現像する（図３
（Ｄ））。そして、該Ｔａ2 Ｎ層６６及びＰｄ層６８を
通じて電流を流し、レジスト７０の開口部７０ＡにＡｕ
を電解メッキしてＡｕ層７２（厚さ０．２〜６μｍ）を
形成する（図３（Ｅ））。引き続き、レジスト７０を除
去してから、Ｐｄ層６８をエッチングにより除去する。
その後、レジストを塗布・露光現像しＴａ2 Ｎ層６６を
所定パターンとなるようにエッチングし、その後レジス
トを除去する（図３（Ｆ））。最後に、ランドとなるＡ
ｕ層７２間に配設されているＴａ2 Ｎ層６６の抵抗値を
測定し、設定された抵抗値よりも所定値以上低い場合に
は、レーザトリミングにより、抵抗値の調整を行う。
【００２８】なお、図３に示した例では、抵抗配線を形
成するＴａ2 Ｎ層６６とＡｕ層７２との密着層としてＰ
ｄ層６８を形成したが、このＰｄ層６８の代わりに、Ｔ
ａ2Ｎ層６６の上に、密着層としてＴｉ層を、更にＣｕ
層をスパッタリングにより形成し、更にその上にメッキ
によってＮｉ層及びＡｕ層を形成しても良い。この場合
には、Ｎｉ層によって耐半田付け性の高い層構成となり
好ましい。また、他の層構成を用いても良く、抵抗層と
してＴａ2 Ｎ層の他、Ｎｉ−Ｃｒ層等を用いてもよい。
【００２９】引き続き、厚膜プロセスによる中継基板５
０の製造方法について、図４を参照して説明する。ま
ず、ビアホール８２を穿設したアルミナ基板（焼成済）
８０の該ビアホール８２に導体配線となる金、銀、銅、
銀−パラジウム等の低抵抗メタライズインク８４を充填
する（図４（Ａ））。そして、該アルミナ基板８０上
に、抵抗体となる酸化ルテニウム（ＲｕＯ2 ）を主成分
とする高抵抗メタライズインク８６を所定パターンに塗
布する（図４（Ｂ））。その後、ランドとなる電極用低
抵抗インク８８をスクリーン印刷により塗布した後、酸
化雰囲気中で焼成する（図４（Ｃ））。なお、導体配線
となる低抵抗メタライズインク８４、抵抗体となる高抵
抗メタライズインク８６、電極用低抵抗インク８８は、
別々に焼成することも勿論可能である。
【００３０】この第１実施態様では、終端抵抗５４を配
設した中継基板５０を集積回路用パッケージ１０とマザ
ーボード３０との間に介在させている。ここで、終端抵
抗を配設する際に、図１０を参照して上述したように、
集積回路用パッケージ１１０にチップ抵抗１４２を載置
した際には、複雑に取り回され相対的に長い配線を介し
て集積回路チップ１２０の入力端子１２０ａと該チップ
抵抗１４２とが接続されることになるため、入力ライン
上の反射を効率的に抑えることができなかった。これに
対して、上述した第１実施態様では、集積回路用パッケ
ージにチップ抵抗を載置するのと同等以下の配線長で、
終端抵抗を形成する抵抗配線５４と集積回路チップの入
力端子とを接続することができるため、入力ライン上の
反射を効率的に抑えることが可能となる。また、図１０
に示す従来技術のマザーボード１３０上にチップ抵抗１
４２を配置するのと比較し、終端抵抗を形成する抵抗配
線５４と集積回路チップの入力端子とを短い配線長で接
続できる。
【００３１】更に、図１０を参照して上述したように、
多層のグリーンシートを積層・焼成して成る集積回路用
パッケージ１１０内に終端抵抗用の抵抗層１１６を設け
ることは、非常に困難であるのに加えて、抵抗値をレー
ザトリミングにて調整することが難しかった。これに対
して、図３及び図４に参照して上述したように、セラミ
ック板６０、８０の表面に抵抗層（Ｔａ2 Ｎ層６６、抵
抗インク８６）を設けることにより、終端抵抗５４を形
成し得るため、非常に廉価に構成できる利点がある。更
に、集積回路用パッケージ１０と平面視して同じ形状に
中継基板５０を形成することにより、マザーボード３０
への実装スペースが集積回路用パッケージ１０を直接取
り付けたときと比較して拡大しないため、スペース効率
が高い。なお、トリミングが不要な場合には、セラミッ
ク板６０や８０の内部に抵抗配線を設けても良い。
【００３２】引き続き、本発明の第２実施態様について
図５〜図７を参照して説明する。図１を参照して上述し
たように第１実施態様では、抵抗配線５４によって入力
ラインを形成するランド５２ａとアースラインを形成す
るランド５２ｂとを接続した。ここで、図９に示すよう
に、アースラインを形成するランド５２ｂを複数の入力
ラインを形成するランド５２ａ、５２ｃ、５２ｄ、５２
ｆ、５２ｇで共用する場合には、抵抗配線５４の取り回
しが困難となる。このため、第２実施態様では、図５に
示すように、中継基板３５０の上面に格子状の導電パタ
ーン（以下格子状配線４２と称する）を設け、アースラ
インを形成するランド５２ｂと接続配線４４で縦横４箇
所接続することにより、該格子状配線４２を接地、即
ち、アースラインにする。なお、格子状配線４２とラン
ド５２ｂとの接続抵抗を下げるため、ランド５２ｂの回
り全体に配線（いわゆるベタ配線）を設けることも可能
である。そして、入力ラインを形成するランド５２ａ、
５２ｃ、５２ｄ、５２ｆ、５２ｇと、それぞれ面状抵抗
４６にて該格子状配線４２（アースライン）へ接続す
る。この面状抵抗４６の抵抗値は、入力ラインの特性イ
ンピーダンスと等しい６０Ωに設定されている。なお、
図５において面状抵抗４６は、格子状配線で囲まれた１
つのマス目において略半分だけ形成され、他は基板３５
０の表面が露出している。これは、所望の抵抗値を得る
ためである。
【００３３】図６は、図５に示す中継基板３５０のＡ−
Ａ断面を示している。中継基板３５０の入力ラインを形
成するランド５２ａは、アースラインを構成しランド５
２ａを取り囲む格子状配線４２に対して、終端抵抗を構
成する面状抵抗４６を介して接続されている。同様に、
ランド５２ｃ等も、外周を取り囲む格子状配線４２に対
して面状抵抗４６を介して接続されている。中継基板３
５０の表面に設けられたランド５２ａ、５２ｃは、ビア
ホール６２内に設けられたビア５７を介して裏面に設け
られたランド５２ａ’、５２ｃ’へ各々接続されてい
る。
【００３４】図７（Ａ）は、ＬＧＡタイプ集積回路用パ
ッケージ１０とマザーボード３０とが第２実施態様の中
継基板３５０を介して接続された状態を示している。集
積回路用パッケージ１０の下面に配置されたランド１２
ａ、１２ｃと、中継基板３５０上面のランド５２ａ、５
２ｃとは半田４８にて接続されている。同様に、中継基
板３５０下面のランド５２ａ’、５２ｃ’とマザーボー
ド３０のランド３２ａ、３２ｃとは半田４８にて接続さ
れている。
【００３５】マザーボード３０側から集積回路への信号
は、マザーボード３０のランド３２ａ、中継基板３５０
のランド５２ａ’及びビア５７及びランド５２ａを介し
て集積回路用パッケージ１０のランド１２ａに送られ
る。同様に、マザーボード３０のランド３２ｃは、中継
基板３５０のランド５２ｃ’及びビア５７及びランド５
２ｃを介して集積回路用パッケージ１０のランド１２ｃ
に接続される。これらの接続は、集積回路への入力ライ
ンを形成しており、図６を参照して上述したように、ラ
ンド５２ａ、５２ｃは、面状抵抗４６を介してアースラ
インを構成する格子状配線４２に接続されており、それ
ぞれの面状抵抗４６は、終端抵抗として入力ライン上の
反射波を抑圧する。
【００３６】続いて、表面に面状抵抗を形成した中継基
板を、ＰＧＡタイプ集積回路用パッケージ１０に適用し
た例について、図７（Ｂ）を参照して説明する。中継基
板４５０には、集積回路用パッケージ１０のピン１４
ａ、１４ｃを貫通するためのスルーホール４５６ａ、４
５６ｃが設けられており、該スルーホール４５６ａ、４
５６ｃには、入力ラインの一部を形成する端子１５２
ａ、１５２ｃが配設されている。この端子１５２ａ、１
５２ｃは、６０Ωの終端抵抗を形成する面状抵抗４６を
介してアースラインを形成する格子状配線４２と接続さ
れている。
【００３７】上記集積回路用パッケージ１０のピン１４
ａ、１４ｃの下端は、マザーボード３０側のランド３４
ａ、３４ｃと当接しており、半田４８により接続されて
いる。また、端子１５２ａ及び端子１５２ｃと、集積回
路用パッケージ１０のピン１４ａ、１４ｃとの間には、
半田４８が充填され、これにより両者は接続されてい
る。
【００３８】この第２実施態様の中継基板３５０、４５
０の製造方法は、図３及び図４を参照して上述した第１
実施態様と同様であるため説明を省略する。この第２実
施態様の中継基板３５０、４５０は、第１実施態様の中
継基板５０のように、抵抗配線を取り回す必要がないた
め設計が容易で、抵抗体の長さが変わらないので抵抗値
が均一になり、また、トリミングも容易である。したが
って、製造が容易で廉価に構成できる利点がある。
【００３９】引き続き、本発明の第３実施態様について
図８を参照して説明する。上述した第１、第２実施態様
においては、中継基板の表面に受動素子として終端抵抗
が配置されていたが、この第３実施態様では、中継基板
の表面に終端抵抗が配設されると共にコンデンサが内部
に形成されている。
【００４０】この第３実施態様の中継基板５５０は、集
積回路の入力ラインを形成するランド５５２ａと、アー
スラインを形成するランド５５２ｂとの間に第１実施態
様と同様に抵抗配線５４が形成されている。また、中継
基板５５０の内部には、高誘電率のセラミック層５５０
ｂを介して、第１電極層５５８ｂと第２電極層５５８ｅ
とが対向配置されており、これらがコンデンサを構成し
ている。この第１電極層５５８ｂは、ビア５７を介して
アースラインを形成するランド５５２ｂに接続されてお
り、一方、第２電極層５５８ｅは、ビア５７を介して電
源ラインを形成するランド５５２ｅに接続されている。
この中継基板５５０にコンデンサを設け、このコンデン
サに電源ラインを接続することにより、該中継基板５５
０を介してマザーボードに接続される集積回路用パッケ
ージの集積回路（図示せず）に対して、該電源ラインを
介して電力を供給する際に、電源ライン上のノイズを除
去し、該集積回路の誤動作を防ぐ。
【００４１】次に、第３実施態様の中継基板５５０の形
成方法について簡単に述べる。中継基板５５０は、焼成
後に下層のセラミック層５５０ａとなるセラミックグリ
ーンシートの上に、第２電極層５５８ｅとなるメタライ
ズインクを塗布し、該メタライズインクの上に高誘電率
のセラミック層５５０ｂとなるＰＺＴやＢａＴｉＯ3等
を主成分とする厚さ２０乃至５０μｍのグリーンシート
を載置する。その後、該グリーンシート上に、第１電極
層５５８ｂを形成するメタライズインクを塗布し、更
に、その上に、上層のセラミック層５５０ｃを形成する
セラミックグリーンシートを被せ、これら積層体を熱圧
着した後、同時焼成する。その後、図３を参照して上述
した薄膜プロセスにより抵抗配線５４を形成する。或い
は、焼成する前に、図４を参照して上述した厚膜プロセ
スにより抵抗配線を形成するメタライズインクを塗布し
た後、同時焼成して抵抗配線５４を形成する。
【００４２】上述したように、基板内部にコンデンサを
形成する際には、高誘電率のセラミック層を形成する厚
さ２０乃至５０μｍのグリーンシートを用い、この上下
に第１、第２電極層を形成するメタライズインク層を設
ける必要があるため、歩留りが悪くなる。しかし、第３
実施態様の中継基板は、３層のグリーンシートを積層す
るのみなので、比較的廉価に構成でき、不良品が発生し
ても製造コストを押し上げる大きな要因とは成りえな
い。
【００４３】これに対して、図１０を参照して上述した
ように、多層のグリーンシートを積層して、非常に高価
な集積回路用パッケージ内部にコンデンサを形成する
と、このコンデンサに起因して歩留りが下がり、集積回
路用パッケージの製造コストを直接押し上げることにな
る。これに対して、本実施態様では、廉価に構成できる
中継基板側にコンデンサを形成するため、集積回路用パ
ッケージの歩留りを高めて、製造コストを下げることが
可能となる。
【００４４】なお、基板表面に終端抵抗を設ける上述し
た第１、第２実施態様において、中継基板をアルミナ等
のセラミックにより形成したが、セラミックの代わり
に、ガラス或いはプラスチック等を用いることも可能で
ある。また、終端抵抗、ランド、端子等を形成する導電
材料としては種々の材質を用いることができる。更に、
第１〜第３実施態様において、受動素子として中継基板
に抵抗、コンデンサを搭載する例を挙げたが、受動素子
としてインダクタンスを載置することも可能である。ま
た、取付用基板としてマザーボードを用いた場合を示し
たが、集積回路用パッケージ等の基板を取り付けるため
の基板であればよい。また、基板表面に抵抗等の受動素
子を設けた場合には、ソルダーレジストやカバーガラス
等の被覆を設けておくと、半田の付着が防止でき、ま
た、抵抗値が安定し、耐湿性が向上するなどの利点があ
る。
【００４５】
【効果】以上記述したように本発明の中継基板によれ
ば、基板、特に集積回路チップを載置した基板の機能を
高め得る中継基板を廉価に提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施態様に係る中継基板の一部切
り欠き斜視図である。
【図２】集積回路用パッケージ、中継基板、マザーボー
ドの断面図であって、図２（Ａ）はＬＧＡ集積回路パッ
ケージ用のものを、図２（Ｂ）はＰＧＡ集積回路パッケ
ージ用のものを、図２（Ｃ）はリード付き集積回路パッ
ケージ用のものを示している。
【図３】第１実施態様に係る中継基板の薄膜プロセスに
よる製造工程を示す断面図である。
【図４】第１実施態様に係る中継基板の厚膜プロセスに
よる製造工程を示す断面図である。
【図５】本発明の第２実施態様に係る中継基板の一部切
り欠き斜視図である。
【図６】図５に示す中継基板のＡ−Ａ断面図である。
【図７】集積回路用パッケージ、中継基板、マザーボー
ドの断面図であって、図７（Ａ）はＬＧＡ集積回路パッ
ケージ用のものを、図７（Ｂ）はＰＧＡ集積回路パッケ
ージ用のものを示している。
【図８】本発明の第３実施態様に係る中継基板の断面図
である。
【図９】本発明の第１実施態様に係る中継基板の一部切
り欠き正面図である。
【図１０】従来技術に係る集積回路用パッケージ及びマ
ザーボードの断面図である。
【図１１】集積回路の入力段の回路図である。
【符号の説明】
１０ 集積回路用パッケージ ２０ 集積回路 ３０ マザーボード ４２ 格子状配線 ５０ 中継基板 ５２ａ、５２ｂ ランド ５４ 抵抗配線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 23/32

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板と該基板が取付けられる取付用基板
    との間に介在させる中継基板であって、 前記基板の入出力端子と接続するための第１接続部と、アースラインを形成する第１接続部へ接続配線で縦横に
    接続される格子状の導電パターンと、 前記取付用基板の入出力端子と接続するための第２接続
    部と、 対応する該第１接続部と該第２接続部とを電気的に導通
    する導電部とを有する複数の接続端子と、 該接続端子同士を接続する少なくとも１つ以上の受動素
    子とを有することを特徴とする中継基板。
  2. 【請求項２】 基板と該基板が取付けられる取付用基板
    との間に介在させる中継基板であって、 前記基板の入出力端子が貫通する複数の貫通孔と、 該基板の入出力端子と接続するために該貫通孔の端部近
    傍または貫通孔内に形成された複数の接続端子と、アースラインを形成する接続端子へ接続配線で縦横に接
    続される格子状の導電パターンと、 該接続端子同士を接続する少なくとも１つ以上の受動素
    子とを有することを特徴とする中継基板。
  3. 【請求項３】 前記基板が集積回路チップを載置した基
    板であることを特徴とする請求項１または２に記載の中
    継基板。
  4. 【請求項４】 前記受動素子のうち少なくとも１つ以上
    が集積回路用の終端抵抗であることを特徴とする請求項
    １〜３に記載の中継基板。
  5. 【請求項５】 前記受動素子のうち少なくとも１つが高
    誘電率のセラミック層を介して第１電極層と第２電極層
    とが対向配置されてなるコンデンサであることを特徴と
    する請求項１〜４に記載の中継基板。
JP10360996A 1996-03-29 1996-03-29 中継基板 Expired - Fee Related JP3337368B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10360996A JP3337368B2 (ja) 1996-03-29 1996-03-29 中継基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10360996A JP3337368B2 (ja) 1996-03-29 1996-03-29 中継基板

Publications (2)

Publication Number Publication Date
JPH09270478A JPH09270478A (ja) 1997-10-14
JP3337368B2 true JP3337368B2 (ja) 2002-10-21

Family

ID=14358522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10360996A Expired - Fee Related JP3337368B2 (ja) 1996-03-29 1996-03-29 中継基板

Country Status (1)

Country Link
JP (1) JP3337368B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5126071B2 (ja) * 2009-01-06 2013-01-23 富士通株式会社 中継部材および電子部品装置

Also Published As

Publication number Publication date
JPH09270478A (ja) 1997-10-14

Similar Documents

Publication Publication Date Title
JP4606849B2 (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
JP4243117B2 (ja) 半導体パッケージとその製造方法および半導体装置
US6757178B2 (en) Electronic circuit equipment using multilayer circuit board
JP2960276B2 (ja) 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
JP3689696B2 (ja) チップパッケージの製造方法
US7358591B2 (en) Capacitor device and semiconductor device having the same, and capacitor device manufacturing method
JPH0697225A (ja) 半導体装置
JPS5826826B2 (ja) 集積回路用セラミック・パッケ−ジ
JP2000124015A (ja) 低クロスト―クのボ―ルグリッドアレイ抵抗器回路網
JP3899059B2 (ja) 低抵抗高密度信号線をする電子パッケージおよびその製造方法
JPH06163794A (ja) メタルコアタイプの多層リードフレーム
JP2001155953A (ja) 三次元搭載用多端子積層セラミックコンデンサ
JP3337368B2 (ja) 中継基板
JPH06181289A (ja) 半導体装置
JP4906990B2 (ja) 三次元搭載用貫通型積層セラミックコンデンサ
JP3308448B2 (ja) 終端抵抗アレー及びこれを備えた基板
JP2722451B2 (ja) 半導体装置
JP3792483B2 (ja) 多層配線基板
JP2593509B2 (ja) 半導体集積回路用パッケージ
JP3081335B2 (ja) 多層リードフレーム及びこれを用いた半導体装置
JPH02164096A (ja) 多層電子回路基板とその製造方法
JP3322665B2 (ja) 高周波モジュール
JPH05160334A (ja) 多層リードフレーム及びこれに用いるコンデンサー部品並びに半導体装置
JP3105362B2 (ja) 高密度ｉｃパッケージ及びその製造方法
JP3959697B2 (ja) 半導体装置及び半導体装置の製造方法並びに配線基板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees