JP2000124015A - 低クロスト―クのボ―ルグリッドアレイ抵抗器回路網 - Google Patents
低クロスト―クのボ―ルグリッドアレイ抵抗器回路網Info
- Publication number
- JP2000124015A JP2000124015A JP11222727A JP22272799A JP2000124015A JP 2000124015 A JP2000124015 A JP 2000124015A JP 11222727 A JP11222727 A JP 11222727A JP 22272799 A JP22272799 A JP 22272799A JP 2000124015 A JP2000124015 A JP 2000124015A
- Authority
- JP
- Japan
- Prior art keywords
- resistor network
- resistors
- common
- crosstalk
- low crosstalk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/006—Thin film resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
- H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
- H01C17/242—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Plasma & Fusion (AREA)
- Electromagnetism (AREA)
- Geometry (AREA)
- Optics & Photonics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Details Of Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Attenuators (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 低クロストークのボールグリッドアレイ抵抗
器回路網を提供する。 【解決手段】 基板１１は、上面１２と底面１３を有す
る。抵抗器１４は、上面１２に位置づける。導体１６も
上面１２に位置づけ、そして抵抗器１４の各端部１５に
電気的に接続する。ビア１８は、基板１１を貫通して延
在し、そして導体１９に電気的に接続する。ハンダ球２
８は、底面１３に配置し、そしてこれらはビア１８に電
気的に接続する。抵抗器１４の各々の１つの端部１７
は、１つの共通導体２０を通して共通に電気的に接続す
る。この共通にした抵抗器は、この共通導体２０を通し
て１つの共通ビア２２に電気的に接続する。本抵抗器回
路網は、抵抗器間のクロストーク・ノイズを最小限に
し、また高密度の中間接続を提供する。
器回路網を提供する。 【解決手段】 基板１１は、上面１２と底面１３を有す
る。抵抗器１４は、上面１２に位置づける。導体１６も
上面１２に位置づけ、そして抵抗器１４の各端部１５に
電気的に接続する。ビア１８は、基板１１を貫通して延
在し、そして導体１９に電気的に接続する。ハンダ球２
８は、底面１３に配置し、そしてこれらはビア１８に電
気的に接続する。抵抗器１４の各々の１つの端部１７
は、１つの共通導体２０を通して共通に電気的に接続す
る。この共通にした抵抗器は、この共通導体２０を通し
て１つの共通ビア２２に電気的に接続する。本抵抗器回
路網は、抵抗器間のクロストーク・ノイズを最小限に
し、また高密度の中間接続を提供する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的には電子機
器用の抵抗器に関するものである。詳細には、本発明
は、球状のハンダ接続を使用しかつ低ノイズ特性を有す
る高密度の回路網またはアレイ・パッケージに装着する
１群のインピーダンス・マッチングまたは終端する抵抗
器である。
器用の抵抗器に関するものである。詳細には、本発明
は、球状のハンダ接続を使用しかつ低ノイズ特性を有す
る高密度の回路網またはアレイ・パッケージに装着する
１群のインピーダンス・マッチングまたは終端する抵抗
器である。
【０００２】
【従来の技術】抵抗器回路網は、通常、高速デジタル信
号ラインを終端するのに使用されることにより、プリン
ト回路ボードを代表とする伝送構造を通しての望ましく
ない反射を最小限にする。ほとんどの応用においては、
この終端は、伝送ラインの終端部に、この伝送ラインの
インピーダンスとマッチングする抵抗をもつ抵抗器を置
くことにより行われる。この抵抗器の一端は、共通の終
端電圧に接続され、その他端は、信号ラインに接続され
る。これらの応用に対しては、バス接続された抵抗器回
路網（bussed resistor network）が便利な解決法であ
るが、その理由は、終端の一端が信号ライン全てに共通
しているからである。
号ラインを終端するのに使用されることにより、プリン
ト回路ボードを代表とする伝送構造を通しての望ましく
ない反射を最小限にする。ほとんどの応用においては、
この終端は、伝送ラインの終端部に、この伝送ラインの
インピーダンスとマッチングする抵抗をもつ抵抗器を置
くことにより行われる。この抵抗器の一端は、共通の終
端電圧に接続され、その他端は、信号ラインに接続され
る。これらの応用に対しては、バス接続された抵抗器回
路網（bussed resistor network）が便利な解決法であ
るが、その理由は、終端の一端が信号ライン全てに共通
しているからである。
【０００３】表面実装、ＳＩＰ、およびＤＩＰのバージ
ョンを含む以前の抵抗器回路網設計では、抵抗器群と導
体配列を有していて、その個々の導体ラインが共通ポイ
ントに結合されるまでに回路網上をある距離の長さだけ
延在している。これは必要とされるものであるが、それ
は、外部のオフ抵抗器回路網接続の全てがデバイスの周
辺において作られ、しかも導体がこのデバイスの周辺か
ら個々の抵抗器まで延在しなければならないからであ
る。この長たらしいライン長は、各々の抵抗器／導体対
が隣接する抵抗器／導体対との間でより高い相互インダ
クタンスをもたせ、またこの抵抗器回路網が電子デバイ
ス内のトランジスタを同時にスイッチングするための終
端またはインピーダンス・マッチングする抵抗器として
その代表的な用途で用いられるときには、それは、かな
りのクロストーク・ノイズを抵抗器／導体対間に結合さ
せてしまう。半導体デバイスのトランジスタ密度および
速度が上昇するにつれ、誤った信号を生じさせるクロス
トーク・ノイズの問題は、電子パッケージのあらゆる領
域における問題の多くを占めるようになり、したがって
これは、電子パッケージを設計するときは考慮に入れな
ければならない。さらに、高い周波数においては、共通
終端ラインの高いインダクタンスは、伝送ラインの終端
部に高いインピーダンスを出現させる。
ョンを含む以前の抵抗器回路網設計では、抵抗器群と導
体配列を有していて、その個々の導体ラインが共通ポイ
ントに結合されるまでに回路網上をある距離の長さだけ
延在している。これは必要とされるものであるが、それ
は、外部のオフ抵抗器回路網接続の全てがデバイスの周
辺において作られ、しかも導体がこのデバイスの周辺か
ら個々の抵抗器まで延在しなければならないからであ
る。この長たらしいライン長は、各々の抵抗器／導体対
が隣接する抵抗器／導体対との間でより高い相互インダ
クタンスをもたせ、またこの抵抗器回路網が電子デバイ
ス内のトランジスタを同時にスイッチングするための終
端またはインピーダンス・マッチングする抵抗器として
その代表的な用途で用いられるときには、それは、かな
りのクロストーク・ノイズを抵抗器／導体対間に結合さ
せてしまう。半導体デバイスのトランジスタ密度および
速度が上昇するにつれ、誤った信号を生じさせるクロス
トーク・ノイズの問題は、電子パッケージのあらゆる領
域における問題の多くを占めるようになり、したがって
これは、電子パッケージを設計するときは考慮に入れな
ければならない。さらに、高い周波数においては、共通
終端ラインの高いインダクタンスは、伝送ラインの終端
部に高いインピーダンスを出現させる。
【０００４】
【発明が解決しようとする課題】各タイプの従来の技術
の回路網の利点にも拘わらず、そのどれも、プリント回
路ボード上の単位面積当たりの高密度の相互接続でもっ
て容易にあるいは経済的に製造することはできていな
い。特に、抵抗器回路網の周辺上にのみ電気接続を設け
ることは、電気リードをデバイスの縁に密に配置させる
ことになる一方、デバイスの内側の領域は、電気相互接
続に対しては使用されていない。
の回路網の利点にも拘わらず、そのどれも、プリント回
路ボード上の単位面積当たりの高密度の相互接続でもっ
て容易にあるいは経済的に製造することはできていな
い。特に、抵抗器回路網の周辺上にのみ電気接続を設け
ることは、電気リードをデバイスの縁に密に配置させる
ことになる一方、デバイスの内側の領域は、電気相互接
続に対しては使用されていない。
【０００５】したがって、現在まだ満たされておらず、
したがって高密度で低クロストーク・ノイズのしかも信
号保全性を向上させた抵抗器回路網に対し、現在満たさ
れておらずしかも長い間意識されているニーズがある。
したがって高密度で低クロストーク・ノイズのしかも信
号保全性を向上させた抵抗器回路網に対し、現在満たさ
れておらずしかも長い間意識されているニーズがある。
【０００６】本発明に関連する特許の例は、以下の通り
であり、その各特許は、サポート技術として参照により
本文に含めることとする。米国特許4,945,399号は、集
積した分布デカップリング・キャパシタを備えた電子パ
ッケージである。米国特許5,557,502号は、ボールグリ
ッドアレイ・パッケージである。米国特許4,300,115号
は、多層ビア抵抗器である。米国特許4,658,234号は、
抵抗器回路網である。米国特許5,621,619号は、スペー
サおよびハンダ・バリアを有する全てセラミックの表面
実装のｓｉｐおよびｄｉｐ回路網である。米国特許5,37
9,190号は、チップ・タイプの複合電子パーツ並びにそ
の製造方法である。米国特許4,332,341号は、ソリッド
相のハンダ・ボンディングを使用する回路パッケージの
製作である。米国特許5,539,186号は、温度制御された
多層モジュールである。米国特許5,216,404号は、ＳＩ
Ｃ薄膜サーミスタである。米国特許4,654,628号は、回
路網抵抗器ユニットである。米国特許5,661,450号は、
低インダクタンスの終端抵抗器アレイである。
であり、その各特許は、サポート技術として参照により
本文に含めることとする。米国特許4,945,399号は、集
積した分布デカップリング・キャパシタを備えた電子パ
ッケージである。米国特許5,557,502号は、ボールグリ
ッドアレイ・パッケージである。米国特許4,300,115号
は、多層ビア抵抗器である。米国特許4,658,234号は、
抵抗器回路網である。米国特許5,621,619号は、スペー
サおよびハンダ・バリアを有する全てセラミックの表面
実装のｓｉｐおよびｄｉｐ回路網である。米国特許5,37
9,190号は、チップ・タイプの複合電子パーツ並びにそ
の製造方法である。米国特許4,332,341号は、ソリッド
相のハンダ・ボンディングを使用する回路パッケージの
製作である。米国特許5,539,186号は、温度制御された
多層モジュールである。米国特許5,216,404号は、ＳＩ
Ｃ薄膜サーミスタである。米国特許4,654,628号は、回
路網抵抗器ユニットである。米国特許5,661,450号は、
低インダクタンスの終端抵抗器アレイである。
【０００７】以上の特許は、本願出願人が認識している
現行技術水準を反映するものであり、そしてこれらは、
本願の審査に関連することのある情報の開示において出
願人の認知する誠実義務を履行するという点から提示す
る。しかし、これら特許のいずれも、単独であるいは組
み合わせて考慮しても、本願出願人の保護を請求する発
明を教示しもしくは自明のものとするものではない。
現行技術水準を反映するものであり、そしてこれらは、
本願の審査に関連することのある情報の開示において出
願人の認知する誠実義務を履行するという点から提示す
る。しかし、これら特許のいずれも、単独であるいは組
み合わせて考慮しても、本願出願人の保護を請求する発
明を教示しもしくは自明のものとするものではない。
【０００８】
【課題を解決するための手段】本発明の１つの特徴は、
アクティブな電子デバイスを終端する抵抗器回路網であ
って、隣接する抵抗器およびこれら抵抗器を他の電子パ
ッケージに接続する導体間のクロストーク・ノイズが低
い抵抗器回路網を提供することである。詳細には、基板
と、クロストーク・ノイズを最小限にするような構成で
配置したいくつかの抵抗器と導体とおよびビアがある。
ハンダ球は、抵抗器をプリント回路ボードのような他の
電子回路に接続するのに使用する。
アクティブな電子デバイスを終端する抵抗器回路網であ
って、隣接する抵抗器およびこれら抵抗器を他の電子パ
ッケージに接続する導体間のクロストーク・ノイズが低
い抵抗器回路網を提供することである。詳細には、基板
と、クロストーク・ノイズを最小限にするような構成で
配置したいくつかの抵抗器と導体とおよびビアがある。
ハンダ球は、抵抗器をプリント回路ボードのような他の
電子回路に接続するのに使用する。
【０００９】本発明の１つの特徴は、低クロストークの
抵抗器回路網を提供することである。抵抗器回路網は、
上面および底面を有する基板をもつ。その上面には、い
くつかの抵抗器を配置する。いくつかの導体は、その上
面に配置し、そして抵抗器の各端部に電気的に接続す
る。いくつかのビアは、基板を貫通して延在し、導体に
電気的に接続する。いくつかのハンダ球は、底面上に配
置し、そしてビアに電気的に接続する。抵抗器の各々の
１つの端部は、１つの共通導体を通して共通に電気的接
続する。共通にした抵抗器は、その共通導体を通して１
つの共通のビアに電気的に接続する。ビアは、１つのハ
ンダ球に電気的に接続する。
抵抗器回路網を提供することである。抵抗器回路網は、
上面および底面を有する基板をもつ。その上面には、い
くつかの抵抗器を配置する。いくつかの導体は、その上
面に配置し、そして抵抗器の各端部に電気的に接続す
る。いくつかのビアは、基板を貫通して延在し、導体に
電気的に接続する。いくつかのハンダ球は、底面上に配
置し、そしてビアに電気的に接続する。抵抗器の各々の
１つの端部は、１つの共通導体を通して共通に電気的接
続する。共通にした抵抗器は、その共通導体を通して１
つの共通のビアに電気的に接続する。ビアは、１つのハ
ンダ球に電気的に接続する。
【００１０】本発明の１つの特徴は、抵抗器間のクロス
トーク・ノイズを最小限にすることである。本発明の１
つの特徴は、導体および抵抗器の上に配置したカバー・
コートを提供することである。本発明の１つの特徴は、
共通導体のインダクタンスを最小限にする星形形状を備
えた共通導体を提供することである。本発明の１つの特
徴は、星形形状の中心近くに概して配置した共通ビアを
提供することである。
トーク・ノイズを最小限にすることである。本発明の１
つの特徴は、導体および抵抗器の上に配置したカバー・
コートを提供することである。本発明の１つの特徴は、
共通導体のインダクタンスを最小限にする星形形状を備
えた共通導体を提供することである。本発明の１つの特
徴は、星形形状の中心近くに概して配置した共通ビアを
提供することである。
【００１１】本発明は、これら特徴それ自体のいずれか
１つにあるのではなく、本文に開示し特許を請求するこ
れら特徴全ての特定の組合せにあり、したがって本発明
は、指定した機能のためのその構造全体のこの組合せに
おいて、従来の技術とは区別することができる。
１つにあるのではなく、本文に開示し特許を請求するこ
れら特徴全ての特定の組合せにあり、したがって本発明
は、指定した機能のためのその構造全体のこの組合せに
おいて、従来の技術とは区別することができる。
【００１２】このため、本発明のより重要な特徴につい
てかなり広くその概略を述べることにより、以下の本発
明の詳細な説明が理解し易くなるようにし、また当該分
野に対する本発明の貢献がより一層認識できるようにす
る。もちろん、本発明の更なる特徴についても以下に記
述し、これらは特許請求の範囲の主題を成すものであ
る。当業者には理解されるように、好ましい実施形態
は、本発明の種々の目的を実施するためのその他の構
造、方法およびシステムの設計の基礎として容易に使用
することができる。したがって、重要なことは、請求項
が、そのような等価な構成を、これらが本発明の要旨お
よび範囲から逸脱しないため、包含するものとみなされ
ることである。
てかなり広くその概略を述べることにより、以下の本発
明の詳細な説明が理解し易くなるようにし、また当該分
野に対する本発明の貢献がより一層認識できるようにす
る。もちろん、本発明の更なる特徴についても以下に記
述し、これらは特許請求の範囲の主題を成すものであ
る。当業者には理解されるように、好ましい実施形態
は、本発明の種々の目的を実施するためのその他の構
造、方法およびシステムの設計の基礎として容易に使用
することができる。したがって、重要なことは、請求項
が、そのような等価な構成を、これらが本発明の要旨お
よび範囲から逸脱しないため、包含するものとみなされ
ることである。
【００１３】
【実施の形態】本発明の図面は、同じ縮尺で示していな
いことに注意されたい。これら図面は、単なる例示に過
ぎず、本発明の特定のパラメータを描写することを意図
していない。これら図面は、本発明の代表的な実施形態
を描写することを意図しており、したがって本発明の範
囲を限定するものとみなされるべきではない。本発明
は、これら添付の図面を通してより具体的にかつ詳細に
説明する。本発明の記述は、例えば、上方、下方、上、
底、右、左のような記述用語を包含する。これら用語
は、本発明のパーツの一般的な方位を与えることを意味
しており、本発明の範囲について限定することを意味す
るものではない。
いことに注意されたい。これら図面は、単なる例示に過
ぎず、本発明の特定のパラメータを描写することを意図
していない。これら図面は、本発明の代表的な実施形態
を描写することを意図しており、したがって本発明の範
囲を限定するものとみなされるべきではない。本発明
は、これら添付の図面を通してより具体的にかつ詳細に
説明する。本発明の記述は、例えば、上方、下方、上、
底、右、左のような記述用語を包含する。これら用語
は、本発明のパーツの一般的な方位を与えることを意味
しており、本発明の範囲について限定することを意味す
るものではない。
【００１４】図１および図２を参照すると、これには、
低クロストーク・ノイズの抵抗器回路網アセンブリ１０
を示している。特に、抵抗器回路網アセンブリ１０は、
プレーナ基板１１を有し、これは、上面１２と底面１３
とを有している。基板１１は、好ましくは、アルミナ酸
化物（alumina oxide）のようなセラミック材料から作
る。抵抗器１４は、在来の厚膜抵抗器処理技術により、
上面１２上に配置しトリムする。抵抗器１４は、第１の
端部１５と第２の端部１７とを有している。在来の厚膜
導体処理技術により、上側導体１６は上面１２に配置
し、底側導体２１は底面１３に配置する。導体１６は、
抵抗器１４の第１端部１５に電気的に接続する。導体１
６と抵抗器１４は、僅かにオーバーラップしそして焼成
して処理中に機械的および電気的ボンドを形成する。
低クロストーク・ノイズの抵抗器回路網アセンブリ１０
を示している。特に、抵抗器回路網アセンブリ１０は、
プレーナ基板１１を有し、これは、上面１２と底面１３
とを有している。基板１１は、好ましくは、アルミナ酸
化物（alumina oxide）のようなセラミック材料から作
る。抵抗器１４は、在来の厚膜抵抗器処理技術により、
上面１２上に配置しトリムする。抵抗器１４は、第１の
端部１５と第２の端部１７とを有している。在来の厚膜
導体処理技術により、上側導体１６は上面１２に配置
し、底側導体２１は底面１３に配置する。導体１６は、
抵抗器１４の第１端部１５に電気的に接続する。導体１
６と抵抗器１４は、僅かにオーバーラップしそして焼成
して処理中に機械的および電気的ボンドを形成する。
【００１５】上側共通導体２０は、上面１２上に位置づ
けし、そして第２の抵抗器端部１７と電気的に接続す
る。底側導体２３は、底面１３上に位置づける。セラミ
ック基板１１は、この中に形成した円柱状のビア１８を
有し、これは、基板１１を貫通して延在しそして導電性
ビア充填剤１９で充填する。同様に、円柱状の共通ビア
２２は、基板１１を貫通し、そして共通の導電性ビア充
填剤２４で充填する。ビア充填材料は、在来の厚膜導体
であり、これは、ビア内へスクリーンして焼成する。ビ
ア充填剤１９は、上側および底側の導体１６および２１
と電気的に接続する。共通ビア充填剤２４は、上側およ
び底側の共通導体２０および２３と電気的に接続する。
ハンダ球２８は、底側導体２１および２３に機械的およ
び電気的に取り付ける。このハンダ球は、１０％がスズ
で９０％が鉛であり、これは、アルファ・メタルズ社
（alpha metals corporation）から市販されている。ハ
ンダ球２８は、リフローさせたハンダ・ペースト２９に
より導体２１および２３に取り付ける。このリフローさ
せるハンダ・ペーストは、６３％鉛で３７％スズであ
り、これは低い融点を有する。終端電圧は、共通ビア２
２に対し球２８を介して印加し、そして球２８は、プリ
ント回路ボード上のような外部の電気回路に接続する。
カバー・コート２６は、上記の抵抗器、導体、共通導体
上に配置して、本抵抗器回路網を腐食および摩耗から保
護する。
けし、そして第２の抵抗器端部１７と電気的に接続す
る。底側導体２３は、底面１３上に位置づける。セラミ
ック基板１１は、この中に形成した円柱状のビア１８を
有し、これは、基板１１を貫通して延在しそして導電性
ビア充填剤１９で充填する。同様に、円柱状の共通ビア
２２は、基板１１を貫通し、そして共通の導電性ビア充
填剤２４で充填する。ビア充填材料は、在来の厚膜導体
であり、これは、ビア内へスクリーンして焼成する。ビ
ア充填剤１９は、上側および底側の導体１６および２１
と電気的に接続する。共通ビア充填剤２４は、上側およ
び底側の共通導体２０および２３と電気的に接続する。
ハンダ球２８は、底側導体２１および２３に機械的およ
び電気的に取り付ける。このハンダ球は、１０％がスズ
で９０％が鉛であり、これは、アルファ・メタルズ社
（alpha metals corporation）から市販されている。ハ
ンダ球２８は、リフローさせたハンダ・ペースト２９に
より導体２１および２３に取り付ける。このリフローさ
せるハンダ・ペーストは、６３％鉛で３７％スズであ
り、これは低い融点を有する。終端電圧は、共通ビア２
２に対し球２８を介して印加し、そして球２８は、プリ
ント回路ボード上のような外部の電気回路に接続する。
カバー・コート２６は、上記の抵抗器、導体、共通導体
上に配置して、本抵抗器回路網を腐食および摩耗から保
護する。
【００１６】上側共通導体２０は、星形形状を有し、そ
して共通ビア２２は、この星形形状の中心付近に概して
位置づけている。上側共通導体２０の星形形状は、ビア
２２を介してハンダ球２８に接続した終端電圧に対する
短い共通接続を提供し、そして共通導体２３のインダク
タンスを最小限にし、これが抵抗器／導体対間のクロス
トーク・ノイズを最小限にする。
して共通ビア２２は、この星形形状の中心付近に概して
位置づけている。上側共通導体２０の星形形状は、ビア
２２を介してハンダ球２８に接続した終端電圧に対する
短い共通接続を提供し、そして共通導体２３のインダク
タンスを最小限にし、これが抵抗器／導体対間のクロス
トーク・ノイズを最小限にする。
【００１７】図３は、図１の線３−３に沿った透視横断
面を示しており、カバー・コート２６を除去してある。
図４は、抵抗器回路網アセンブリ１０の電気回路を示し
ている。抵抗器１４は、端子３０を介して、終端を希望
する個々の信号ラインに接続する。共通端子３２は、大
きさが＋Ｖの終端電圧に接続している。抵抗器１４の値
は、終端する信号ラインのインピーダンス値にマッチン
グするように選ぶ。
面を示しており、カバー・コート２６を除去してある。
図４は、抵抗器回路網アセンブリ１０の電気回路を示し
ている。抵抗器１４は、端子３０を介して、終端を希望
する個々の信号ラインに接続する。共通端子３２は、大
きさが＋Ｖの終端電圧に接続している。抵抗器１４の値
は、終端する信号ラインのインピーダンス値にマッチン
グするように選ぶ。
【００１８】抵抗器回路網アセンブリ１０は、以下のプ
ロセス・シーケンスにより組み立てる。 １．ビア充填剤１９および２４を、基板１１のビア１８
および２２にスクリーンする。 ２．オーブンで焼成する。 ３．導体１６および２０を上面１２にスクリーンする。 ４．オーブンで焼成する。 ５．導体２１および２３を底面１３にスクリーンする。 ６．オーブンで焼成する。 ７．抵抗器１４を上面１２上にスクリーンする。 ８．オーブンで焼成する。 ９．抵抗器１４を適当な抵抗値にレーザでトリミングす
る。 １０．カバー・コート２６をスクリーンして硬化させ
る。 １１．ハンダ・ペースト２９を導体２１および２３上に
スクリーンする。 １２．ハンダ球２８を導体２１および２３上に置く。 １３．ハンダ・ペースト２９をリフローさせて、球２８
を導体２１および２３にボンディングする。 １４．アセンブリ１０をテストする。
ロセス・シーケンスにより組み立てる。 １．ビア充填剤１９および２４を、基板１１のビア１８
および２２にスクリーンする。 ２．オーブンで焼成する。 ３．導体１６および２０を上面１２にスクリーンする。 ４．オーブンで焼成する。 ５．導体２１および２３を底面１３にスクリーンする。 ６．オーブンで焼成する。 ７．抵抗器１４を上面１２上にスクリーンする。 ８．オーブンで焼成する。 ９．抵抗器１４を適当な抵抗値にレーザでトリミングす
る。 １０．カバー・コート２６をスクリーンして硬化させ
る。 １１．ハンダ・ペースト２９を導体２１および２３上に
スクリーンする。 １２．ハンダ球２８を導体２１および２３上に置く。 １３．ハンダ・ペースト２９をリフローさせて、球２８
を導体２１および２３にボンディングする。 １４．アセンブリ１０をテストする。
【００１９】好ましい実施形態の変更例 抵抗器を製作する当業者には理解されるように、この好
ましい実施形態を実現する種々の異なった方法がある。
例えば、基板１４をセラミックから作るように考えてい
るが、ポリアミド（polyamide）あるいはＦＲ４のよう
なその他の適当な材料も機能する。これら材料は、異な
った抵抗器システムを必要とする。さらに、８個の抵抗
器１４の１つのグループのみを基板１１上に示したが、
これより多いあるいは少ない抵抗器１４を共通ビア２２
に結合することもできる。２以上のグループの抵抗器回
路網１０を１つの基板１１に配置することもできる。
ましい実施形態を実現する種々の異なった方法がある。
例えば、基板１４をセラミックから作るように考えてい
るが、ポリアミド（polyamide）あるいはＦＲ４のよう
なその他の適当な材料も機能する。これら材料は、異な
った抵抗器システムを必要とする。さらに、８個の抵抗
器１４の１つのグループのみを基板１１上に示したが、
これより多いあるいは少ない抵抗器１４を共通ビア２２
に結合することもできる。２以上のグループの抵抗器回
路網１０を１つの基板１１に配置することもできる。
【００２０】さらに、導体フィルド・ビア以外で基板を
貫通するその他の電気的接続を有するようにすることも
可能である。ビア充填剤１９および２４の代わりに、ス
タック形の銅または金属のピンを使用することも可能で
ある。
貫通するその他の電気的接続を有するようにすることも
可能である。ビア充填剤１９および２４の代わりに、ス
タック形の銅または金属のピンを使用することも可能で
ある。
【００２１】本明細書は、共通導体２０を星形形状を有
するものとして示したが、２から１００ポイントまでの
星形のようなその他の形状も考えられる。本明細書は、
星形形状の中心付近に位置づけた共通ビア２２を示して
いる。この共通ビア２２は、共通導体２０の縁の近くあ
るいは星形形状のそれらポイントの内の１つの近くのよ
うなその他の場所に置くことも考えられる。本明細書で
は、カバー・コート２６を備えた抵抗器回路網アセンブ
リ１０を示している。しかし、そのカバー・コートを省
略することも考えられる。
するものとして示したが、２から１００ポイントまでの
星形のようなその他の形状も考えられる。本明細書は、
星形形状の中心付近に位置づけた共通ビア２２を示して
いる。この共通ビア２２は、共通導体２０の縁の近くあ
るいは星形形状のそれらポイントの内の１つの近くのよ
うなその他の場所に置くことも考えられる。本明細書で
は、カバー・コート２６を備えた抵抗器回路網アセンブ
リ１０を示している。しかし、そのカバー・コートを省
略することも考えられる。
【００２２】好ましい実施形態の別の変更例は、ハンダ
球２８の代わりにその他のタイプのハンダ・プリフォー
ムを使用することである。例えば、ハンダのドーナツま
たはワイヤあるいは矩形も使用することができる。さら
に、ハンダは、１０／９０のスズと鉛（10/90 tin lea
d）以外の材料から作ることもできる。例えば、スズ／
インジウム（tin/indium）またはスズ／ビスマス（tin/
bismuth）の混合物も、より低い融点のハンダが希望な
らば使用することができる。スズ／銀（tin/silver）ま
たはスズ／アンチモン（tin/antimony）の混合物も、よ
り高い温度のハンダが希望ならば使用することができ
る。
球２８の代わりにその他のタイプのハンダ・プリフォー
ムを使用することである。例えば、ハンダのドーナツま
たはワイヤあるいは矩形も使用することができる。さら
に、ハンダは、１０／９０のスズと鉛（10/90 tin lea
d）以外の材料から作ることもできる。例えば、スズ／
インジウム（tin/indium）またはスズ／ビスマス（tin/
bismuth）の混合物も、より低い融点のハンダが希望な
らば使用することができる。スズ／銀（tin/silver）ま
たはスズ／アンチモン（tin/antimony）の混合物も、よ
り高い温度のハンダが希望ならば使用することができ
る。
【００２３】さらに、処理シーケンスの上記ステップ
は、本明細書に示したものから変更して、同じ最終結果
を得ることもできる。例えば、抵抗器１４は、導体１６
および２０よりも前に配置することもでき、あるいはま
た底側導体２１および２３のスクリーンは、省略するこ
ともでき、そしてハンダ球２８は、ビア充填剤１９およ
び２４にリフローで直接ハンダ付けする。
は、本明細書に示したものから変更して、同じ最終結果
を得ることもできる。例えば、抵抗器１４は、導体１６
および２０よりも前に配置することもでき、あるいはま
た底側導体２１および２３のスクリーンは、省略するこ
ともでき、そしてハンダ球２８は、ビア充填剤１９およ
び２４にリフローで直接ハンダ付けする。
【００２４】以上、本発明についてこれらの実施形態を
特に参照して教示したが、当業者には認識されるよう
に、本発明の要旨および範囲から逸脱せずに形態および
詳細において種々の変更を行うことができる。記述した
実施形態は、あらゆる面で例示であり限定するものでは
ないとみなされるべきである。したがって、本発明の範
囲は、以上の記述ではなく特許請求の範囲の記載により
示す。特許請求の範囲の意図および範囲に入るあらゆる
変更は、その範囲内に包含されるべきものである。
特に参照して教示したが、当業者には認識されるよう
に、本発明の要旨および範囲から逸脱せずに形態および
詳細において種々の変更を行うことができる。記述した
実施形態は、あらゆる面で例示であり限定するものでは
ないとみなされるべきである。したがって、本発明の範
囲は、以上の記述ではなく特許請求の範囲の記載により
示す。特許請求の範囲の意図および範囲に入るあらゆる
変更は、その範囲内に包含されるべきものである。
【図１】低クロストークのボールグリッドアレイ抵抗器
回路網の部分上面図であり、カバー・コートの一部を除
去して示す。
回路網の部分上面図であり、カバー・コートの一部を除
去して示す。
【図２】図１の線２−２に沿った横断面図である。
【図３】図１の線３−３に沿った透視横断面図である。
【図４】図１の抵抗器回路網の電気回路図である。
１０ 抵抗器回路網アセンブリ １１ プレーナ基板 １２ 上面 １３ 底面 １４ 抵抗器 １５ 第１の端部 １６ 上側導体 １７ 第２の端部 １８ ビア １９ ビア充填剤 ２０ 上側共通導体 ２１ 底側導体 ２２ 共通ビア ２３ 底側共通導体 ２４ 共通ビア充填剤 ２６ カバー・コート ２８ ハンダ球 ２９ ハンダ・ペースト ３０ 端子 ３２ 共通端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リチャード・オー・クーパー アメリカ合衆国インディアナ州46714，ブ ラフトン，ノースウッド・ドライブ 210 (72)発明者 デーヴィッド・エル・プール アメリカ合衆国インディアナ州47371，ポ ートランド，サウス・ブルックビュー・ド ライブ 2321
Claims (20)
- 【請求項１】低クロストーク抵抗器回路網であって、 ａ）第１の表面と第２の表面を有する基板と、 ｂ）前記第１表面上に配置した複数の抵抗器と、 ｃ）前記第１表面上に配置しており、前記複数の抵抗器
の各端部に電気的に接続した複数の導体と、 ｄ）前記基板を貫通して延在しており、前記複数の導体
に電気的に接続した複数のビアと、 ｅ）前記第２表面上に配置しており、前記ビアに電気的
に接続した複数のハンダ球と、から成る低クロストーク
抵抗器回路網。 - 【請求項２】請求項１記載の低クロストーク抵抗器回路
網において、前記抵抗器の各々の１つの端部は、１つの
共通導体を通して共通に電気的に接続したこと、を特徴
とする低クロストーク抵抗器回路網。 - 【請求項３】請求項２記載の低クロストーク抵抗器回路
網において、前記共通にした抵抗器は、前記共通導体を
通して１つの共通のビアに電気的に接続したこと、を特
徴とする低クロストーク抵抗器回路網。 - 【請求項４】請求項３記載の低クロストーク抵抗器回路
網において、前記ビアは、１つのハンダ球に電気的に接
続したこと、を特徴とする低クロストーク抵抗器回路
網。 - 【請求項５】請求項４記載の低クロストーク抵抗器回路
網において、抵抗器間のクロストーク・ノイズは、最小
限にしたこと、を特徴とする低クロストーク抵抗器回路
網。 - 【請求項６】請求項１記載の低クロストーク抵抗器回路
網において、カバー・コートは、前記導体および前記抵
抗器の上に配置したこと、を特徴とする低クロストーク
抵抗器回路網。 - 【請求項７】請求項３記載の低クロストーク抵抗器回路
網において、前記共通導体は、星形形状を有すること、
を特徴とする低クロストーク抵抗器回路網。 - 【請求項８】請求項７記載の低クロストーク抵抗器回路
網において、前記共通ビアは、前記星形形状の中心近く
に概して配置したこと、を特徴とする低クロストーク抵
抗器回路網。 - 【請求項９】請求項７記載の低クロストーク抵抗器回路
網において、前記共通導体の星形形状は、前記共通導体
のインダクタンスを最小限にすること、を特徴とする低
クロストーク抵抗器回路網。 - 【請求項１０】低クロストーク抵抗器回路網であって、 ａ）第１の表面と第２の表面を有する基板と、 ｂ）前記第１表面上に配置した複数の抵抗器と、 ｃ）前記第１表面上に配置しており、前記複数の抵抗器
の第１端部に電気的に接続した複数の導体と、 ｄ）前記第１表面上に配置しており、前記複数の抵抗器
の第２端部に電気的に接続した共通導体と、 ｅ）前記基板を貫通して延在しており、前記複数の導体
に電気的に接続した複数のビアと、 ｆ）前記基板を貫通して延在しており、前記共通導体に
電気的に接続した共通ビアと、 ｇ）前記第２表面上に配置しており、前記複数のビアお
よび前記共通ビアに電気的に接続した複数のハンダ球
と、から成る低クロストーク抵抗器回路網。 - 【請求項１１】請求項１０記載の低クロストーク抵抗器
回路網において、抵抗器間のクロストーク・ノイズは、
最小限にしたこと、を特徴とする低クロストーク抵抗器
回路網。 - 【請求項１２】請求項１０記載の低クロストーク抵抗器
回路網において、カバー・コートは、前記複数の抵抗
器、前記複数の導体および前記共通導体の上に配置した
こと、を特徴とする低クロストーク抵抗器回路網。 - 【請求項１３】請求項１０記載の低クロストーク抵抗器
回路網において、前記共通導体は、星形形状を有するこ
と、を特徴とする低クロストーク抵抗器回路網。 - 【請求項１４】請求項１３記載の低クロストーク抵抗器
回路網において、前記共通ビアは、前記星形形状の中心
近くに概して配置したこと、を特徴とする低クロストー
ク抵抗器回路網。 - 【請求項１５】請求項１４記載の低クロストーク抵抗器
回路網において、前記共通導体の星形形状は、前記共通
導体のインダクタンスを最小限にすること、を特徴とす
る低クロストーク抵抗器回路網。 - 【請求項１６】請求項１４記載の低クロストーク抵抗器
回路網において、前記共通導体の星形形状は、前記共通
導体のインダクタンスを最小限にすること、を特徴とす
る低クロストーク抵抗器回路網。 - 【請求項１７】ボールグリッドアレイ抵抗器回路網であ
って、 ａ）貫通して延在する複数のビアを有する基板と、 ｂ）前記基板上に配置しており、前記複数のビアの内の
１つに接続した共通の端子を有する少なくとも１つの抵
抗器回路網と、 ｃ）前記基板の下に配置しており、前記複数のビアの各
々に電気的に接続した複数のハンダ球と、から成るボー
ルグリッドアレイ抵抗器回路網。 - 【請求項１８】請求項１７記載のボールグリッドアレイ
抵抗器回路網において、前記抵抗器回路網は、 ａ）複数の抵抗器と、 ｂ）該複数の抵抗器の各端部に電気的に接続した複数の
導体であって、前記複数のビアが該複数の導体に電気的
に接続した、前記の複数の導体と、を含むこと、を特徴
とするボールグリッドアレイ抵抗器回路網。 - 【請求項１９】請求項１８記載のボールグリッドアレイ
抵抗器回路網において、前記複数の導体は、前記複数の
抵抗器の各々の１つの端部に接続した１つの共通導体を
含むこと、を特徴とするボールグリッドアレイ抵抗器回
路網。 - 【請求項２０】請求項１８記載のボールグリッドアレイ
抵抗器回路網において、前記複数の抵抗器間のクロスト
ーク・ノイズを最小限にしたこと、を特徴とするボール
グリッドアレイ抵抗器回路網。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/132081 | 1998-08-10 | ||
| US09/132,081 US5977863A (en) | 1998-08-10 | 1998-08-10 | Low cross talk ball grid array resistor network |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000124015A true JP2000124015A (ja) | 2000-04-28 |
| JP2000124015A5 JP2000124015A5 (ja) | 2006-09-14 |
Family
ID=22452375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11222727A Pending JP2000124015A (ja) | 1998-08-10 | 1999-08-05 | 低クロスト―クのボ―ルグリッドアレイ抵抗器回路網 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5977863A (ja) |
| EP (1) | EP0980079B1 (ja) |
| JP (1) | JP2000124015A (ja) |
| KR (1) | KR100612773B1 (ja) |
| DE (1) | DE69935051T2 (ja) |
| TW (1) | TW432398B (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6326677B1 (en) | 1998-09-04 | 2001-12-04 | Cts Corporation | Ball grid array resistor network |
| US6194979B1 (en) | 1999-03-18 | 2001-02-27 | Cts Corporation | Ball grid array R-C network with high density |
| US6246312B1 (en) | 2000-07-20 | 2001-06-12 | Cts Corporation | Ball grid array resistor terminator network |
| US6576489B2 (en) * | 2001-05-07 | 2003-06-10 | Applied Materials, Inc. | Methods of forming microstructure devices |
| US6577225B1 (en) | 2002-04-30 | 2003-06-10 | Cts Corporation | Array resistor network |
| AU2003291150A1 (en) * | 2002-11-21 | 2004-06-18 | Sanmina-Sci Corporation | Laser trimming of resistors |
| US6972391B2 (en) * | 2002-11-21 | 2005-12-06 | Hadco Santa Clara, Inc. | Laser trimming of annular passive components |
| US7297896B2 (en) * | 2002-11-21 | 2007-11-20 | Hadco Santa Clara, Inc. | Laser trimming of resistors |
| US6897761B2 (en) * | 2002-12-04 | 2005-05-24 | Cts Corporation | Ball grid array resistor network |
| US6882266B2 (en) * | 2003-01-07 | 2005-04-19 | Cts Corporation | Ball grid array resistor network having a ground plane |
| US7180186B2 (en) * | 2003-07-31 | 2007-02-20 | Cts Corporation | Ball grid array package |
| US6946733B2 (en) * | 2003-08-13 | 2005-09-20 | Cts Corporation | Ball grid array package having testing capability after mounting |
| US20050062587A1 (en) * | 2003-09-24 | 2005-03-24 | Wei-Chun Yang | Method and structure of a substrate with built-in via hole resistors |
| US7342804B2 (en) * | 2004-08-09 | 2008-03-11 | Cts Corporation | Ball grid array resistor capacitor network |
| US7724109B2 (en) * | 2005-11-17 | 2010-05-25 | Cts Corporation | Ball grid array filter |
| JP2007150201A (ja) * | 2005-11-30 | 2007-06-14 | Toshiba Corp | チップ抵抗器 |
| US7940148B2 (en) * | 2006-11-02 | 2011-05-10 | Cts Corporation | Ball grid array resonator |
| US7646255B2 (en) * | 2006-11-17 | 2010-01-12 | Cts Corporation | Voltage controlled oscillator module with ball grid array resonator |
| US20090236134A1 (en) * | 2008-03-20 | 2009-09-24 | Knecht Thomas A | Low frequency ball grid array resonator |
| KR20160052283A (ko) * | 2014-11-04 | 2016-05-12 | 삼성전기주식회사 | 저항 소자, 그 제조방법 및 저항 소자의 실장 기판 |
| KR101670140B1 (ko) * | 2014-12-15 | 2016-10-27 | 삼성전기주식회사 | 저항 소자, 그 제조방법 및 저항 소자의 실장 기판 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4332341A (en) * | 1979-12-26 | 1982-06-01 | Bell Telephone Laboratories, Incorporated | Fabrication of circuit packages using solid phase solder bonding |
| US4300115A (en) * | 1980-06-02 | 1981-11-10 | The United States Of America As Represented By The Secretary Of The Army | Multilayer via resistors |
| US4658234A (en) * | 1984-06-06 | 1987-04-14 | Alps Electric Co., Ltd. | Resistor network |
| JPH0331046Y2 (ja) * | 1985-03-01 | 1991-07-01 | ||
| US4945399A (en) * | 1986-09-30 | 1990-07-31 | International Business Machines Corporation | Electronic package with integrated distributed decoupling capacitors |
| CA2047639C (en) * | 1990-07-25 | 1997-09-30 | Takeshi Nagai | Sic thin-film thermistor |
| JP2637662B2 (ja) * | 1992-02-25 | 1997-08-06 | ローム株式会社 | チップ型複合電子部品の製造方法及びチップ型ネットワーク抵抗器の製造方法 |
| US5539186A (en) * | 1992-12-09 | 1996-07-23 | International Business Machines Corporation | Temperature controlled multi-layer module |
| KR0130030B1 (ko) * | 1994-08-25 | 1998-10-01 | 김광호 | 반도체 메모리 장치의 컬럼 리던던시 회로 및 그 방법 |
| US5557502A (en) * | 1995-03-02 | 1996-09-17 | Intel Corporation | Structure of a thermally and electrically enhanced plastic ball grid array package |
| US5661450A (en) * | 1995-11-21 | 1997-08-26 | Sun Microsystems, Inc. | Low inductance termination resistor arrays |
| WO1997030461A1 (en) * | 1996-02-15 | 1997-08-21 | Bourns, Inc. | Resistor network in ball grid array package |
| US5729438A (en) * | 1996-06-07 | 1998-03-17 | Motorola, Inc. | Discrete component pad array carrier |
-
1998
- 1998-08-10 US US09/132,081 patent/US5977863A/en not_active Expired - Lifetime
-
1999
- 1999-07-29 KR KR1019990031023A patent/KR100612773B1/ko not_active IP Right Cessation
- 1999-07-29 EP EP99306022A patent/EP0980079B1/en not_active Expired - Lifetime
- 1999-07-29 DE DE69935051T patent/DE69935051T2/de not_active Expired - Fee Related
- 1999-07-31 TW TW088113090A patent/TW432398B/zh not_active IP Right Cessation
- 1999-08-05 JP JP11222727A patent/JP2000124015A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000016980A (ko) | 2000-03-25 |
| US5977863A (en) | 1999-11-02 |
| EP0980079A2 (en) | 2000-02-16 |
| DE69935051D1 (de) | 2007-03-22 |
| KR100612773B1 (ko) | 2006-08-18 |
| DE69935051T2 (de) | 2007-11-15 |
| TW432398B (en) | 2001-05-01 |
| EP0980079B1 (en) | 2007-02-07 |
| EP0980079A3 (en) | 2002-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000124015A (ja) | 低クロスト―クのボ―ルグリッドアレイ抵抗器回路網 | |
| US6005777A (en) | Ball grid array capacitor | |
| US6326677B1 (en) | Ball grid array resistor network | |
| US8381394B2 (en) | Circuit board with embedded component and method of manufacturing same | |
| JP4606849B2 (ja) | デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法 | |
| US5224021A (en) | Surface-mount network device | |
| JPH0697225A (ja) | 半導体装置 | |
| JP2004534376A (ja) | 多段アレイキャパシター及びその製造方法 | |
| US6097277A (en) | Resistor network with solder sphere connector | |
| US6246312B1 (en) | Ball grid array resistor terminator network | |
| JPH0234184B2 (ja) | ||
| JP2000357874A (ja) | 封止層を有するセラミック基板 | |
| US8546186B2 (en) | Planar interconnect structure for hybrid circuits | |
| JP2003273280A (ja) | チップパッケージ及びその製造方法 | |
| US6577225B1 (en) | Array resistor network | |
| US8324727B2 (en) | Low profile discrete electronic components and applications of same | |
| US7084501B2 (en) | Interconnecting component | |
| JP6763438B2 (ja) | 電子モジュール | |
| US20060236533A1 (en) | Bonding arrangement and method for LTCC circuitry | |
| JP2009277940A (ja) | 半導体パッケージ、実装用回路基板および実装構造体 | |
| JP2780424B2 (ja) | 混成集積回路 | |
| JP2006339293A (ja) | 回路モジュール | |
| JP3337368B2 (ja) | 中継基板 | |
| JPH03136396A (ja) | 電子回路部品とその製造方法及び電子回路装置 | |
| JP2003318310A (ja) | 回路基板の配線構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060731 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080902 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080905 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090310 |