JPH0425193A - 電子部品搭載用多層ボンディング基板 - Google Patents

電子部品搭載用多層ボンディング基板

Info

Publication number
JPH0425193A
JPH0425193A JP2129887A JP12988790A JPH0425193A JP H0425193 A JPH0425193 A JP H0425193A JP 2129887 A JP2129887 A JP 2129887A JP 12988790 A JP12988790 A JP 12988790A JP H0425193 A JPH0425193 A JP H0425193A
Authority
JP
Japan
Prior art keywords
board
conductor pattern
layer
bonding
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2129887A
Other languages
English (en)
Other versions
JP2847319B2 (ja
Inventor
Shigeki Mori
茂樹 森
Yoji Yanagawa
柳川　洋二
Yasuhiro Horiba
堀場　保宏
Shuichi Yabe
修一 矢部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP12988790A priority Critical patent/JP2847319B2/ja
Publication of JPH0425193A publication Critical patent/JPH0425193A/ja
Application granted granted Critical
Publication of JP2847319B2 publication Critical patent/JP2847319B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、導体パターンが複数層に形成された所謂多層
基板に関し、特に搭載されるべき電子部品と各導体パタ
ーンとをボンディングワイヤによって接続するようにし
た多層ボンディング基板に関するものである。
（従来の技術） 半導体素子等の電子部品の高密度化に伴って、これを実
装するためのプリント配線板もその高密度化が要求され
てきており、そのためにこのプリント配線板、つまり所
謂基板においても種々な工夫かなされてきているもので
ある。特に、電子部品の外部接続端子と基板側導体パタ
ーンとをボンティングワイヤによって接続するタイプの
基板は、ボンディングワイヤか接続される箇所、ボンテ
ィングワイヤを打つための治具のための空間等を十分確
保しなければならないものであり、このような条件を満
たしながら基板自体の高密度化を達成しな番すればなら
ないものである。
そのために、従来は、例えば英国特許第２１３６２０５
号の公報にて提案されているように、導体パターンの存
在する層を複数にするとともに、電子部品を最下層の基
材上に搭載して階段状に露出された各導体パターンにボ
ンディングワイヤによる接続を行うような技術が開発さ
れた。すなわち、第７図に示すように、複数層に分けて
形成した導体パターンを、その電子部品に近い部分で下
から順に露出させて、ボンディングワイヤによる電子部
品と導体パターンとの接続を行うようにしているのであ
る。
この第７図に示した従来技術においては、導体パターン
を複数層に形成することによって基板自体の高密度化を
達成し、かつ基材の中心部を各導体パターンの端部か露
出し得るように階段状に形成することによってボンディ
ングワイヤを打つための治具の作動範囲を確保していて
、これはこれで所期の目的を達成しているものである。
しかしながら、本発明者等の検討によると、この第７図
に示したものを代表例とする従来の技術においては、更
に改良しなければならない次の点があることが知見され
た。すなわち、 ■基材の中央部に開口を形成して、導体パターンを露出
させる階段状のものとするためには、その分横方向のス
ペースか必要となるのであり、基板全体の大きさがその
階段状部分だけ余分に大きくなってしまう。
■基材を階段状のものとするため、その基材の境界部分
が大きく露出することになり、電子部品を実装して封止
するまでの間、この境界部分から空気中の水分が基材間
に浸入しやすくなる。
■基材に開口を形成して階段状とするため、基材の開口
分だけ材料が無駄になるだけでなく、上層になる程基材
の面積が小さくなって、その基材」二に導体パターンを
形成するのが困難となる。
そこで、本発明者等は、ボンディングワイヤを使用して
電子部品を実装する基板について、よりコンパクトに、
しかも導体パターンの配線自由度を高めるためにはどう
したらよいかについて種々検討を重ねてきた結果、本発
明を完成したのである。
（発明が解決しようとする課題） 本発明は、以上のような経緯に基づいてなされたもので
、その解決しようとする課題は、導体パターンが多層に
形成されて階段状の開口を有する従来の基板におけるコ
ンパクト化の不十分さ及び配線自由度の不足である。
そして、本発明の目的とするところは、導体パターンを
複数層に形成できることは当然として、全体をよりｍ−
コンパクトにすることができて、各層の導体パターンの
配線の自由度を向」ニさせることができ、しかも各基材
の境界部分を大きく露出させることのない多層ボンディ
ング基板を簡単な構成によって提供することにある。
（課題を解決するための手段） 以上の課題を解決するために、本発明の採った手段は、
実施例において使用する符号を付して説明すると、 「絶縁層（１１）ｌに所定の導体パターン（１２）を形
成した複数の補助基板を積層して、最外層上の搭載部（
１３）に搭載される電子部品（２０）と各補助基板」−
の導体パターン（１２）とをボンディングワイヤ（３０
）によって電気的に接続するようにした電子部品（２０
）を搭載するための多層ボンディング基板であって、 各導体パターン（１２）の最大内端部（１２ａ）を搭載
部（１３）の近傍に一致させて配置するとともに、所定
層の導体パターン（１２）を露出させないために、当該
層より」−の層となる各補助基板に外方から挿通する開
口（１４）をそれぞれ形成して、搭載部（１３）ｌの電
子部品（２０）と各補助基板上の導体パターン（１２）
とを、最外層については直接に、内層については各開口
（１４）を通してボンディングワイヤ（３０）によって
接続し得るようにしたことを特徴とする多層ボンディン
グ基板（１０）Ｊである。
すなわち、本発明に係る多層ボンディング基板（１０）
は、絶縁層（１１）上に所定の導体パターン（１２）を
形成して成る第一補助基板（ＩＯＡ）〜第三補助基板（
ＩＯＣ）を積層して構成したものであり、その最外層と
なるべき第三補助基板（ＩＯＣ）上に形成した搭載部（
１３）に電子部品（２０）を搭載して、この電子部品（
２０）と各導体パターン（１２）とをボンディングワイ
ヤ（３０）によって電気的に接続するようにしたもので
ある。そして、内層となるべき第一補助基板（］、　Ｏ
Ａ　）及び第二補助基板（ＩＯＢ）の各導体パターン（
１２）に対しては、その上層となる第二補助基板（ＩＯ
Ｂ）及び第三補助基板（ＩＯＣ）の該当する部分に互い
に一致する開口（１４）を形成して、内層の第一補助基
板（ＩＯＡ）及び第二補助基板（ＩＯＢ）の各導体パタ
ーン（１２）の最大内端部（１２ａ）を各開口（１４）
から外方に露出させるようにしたものである。
（発明の作用） 以上のように構成した本発明に係る多層ボンディング基
板（１０）の作用について以下に詳細に説明する。
まず、第１図に示した本発明に係る多層ボンディング基
板（１０）においては、第７図に示した従来の基板と比
較すると、階段状にする必要かない分だけその全体がコ
ンパクトになっている。すなわち、この多層ボンディン
グ基板（１０）においては、確かに各絶縁層（１１）の
所定箇所に開口（１４）が必要に応じて形成しであるが
、これら各開口（１４）はあくまでもボンディングワイ
ヤ（３０）及びこれを接続するための治具を挿入し得る
程度のものであるから、この開口（１４）のためにそれ
程大きなスペースを必要とはしないのである。
このように、各絶縁層（１１）においては、必要に応じ
て比較的小さな開口（１４）が形成されるのみであり、
かつ−容土となる第三補助基板（ＩＯＣ）に電子部品（
２０）のための搭載部（１３）を形成すればよいのであ
るから、実施例に示した多層ボンディング基板（１０）
の少なくとも第一補助基板（ＩＯＡ）及び第二補助基板
（ＩＯＢ）についてその各導体パターン（１２）の配線
の自由度が相当高いものとなっているのである。例えば
、第１図に示したように、第一補助基板（１，ＯＡ）ま
たは第二補助基板（ＩＯＢ）の各導体パターン（１２）
を搭載部（１３）の下側を横切るような状態で配線する
ことが可能であり、このようなことは第６図に示したよ
うなものにおいては不可能なことである。
また、各第一補助基板（ＩＯＡ）〜第三補助基板（ＩＯ
Ｃ）を構成している各絶縁層（１１）は、開口（１４）
が部分的に形成されてはいても、この部分において各接
合面は大きく露出していないし、また外周面以外は全く
接合面において露出する部分かないのであるから、この
多層ボンディング基板（１０）を長期間空気中においた
としても、へ絶縁層（１１）間に水分が浸入することは
第７図に示したものに比較すれば大きく減少しているの
である。従って、この多層ボンディング基板（１０）に
電子部品（２０）を実装して半導体装置を構成した場合
に、その耐久性は非常に高いものとなっているのである
。
さらに、実施例において示すように、最下層となるべき
第一補助基板（ＩＯＡ）の導体パターン（１２）を、所
謂リードフレームによって形成した場合には、このリー
ドフレームを当該多層ボンディング基板（１０）の外部
接続端子とすることかできて、その全体がより一層コン
パクト化されるのである。
なお、第１図等において、各絶縁層（１１）及び導体パ
ターン（１２）が相当厚いものとして表現し７であるが
、これは勿論実際」二においてもっと薄く　（例えば絶
縁層（１１）においては５０〜２００μｍ３導体パター
ン（１２）においてはリードフレーム以外は１８〜７０
μｍのものである）形成されるものであり、この多層ボ
ンディング基板（１０）全体の厚さは視覚的に見た第１
図程厚くなるものではない。
例えば、多層ボンディング基板（１０）全体の厚さは約
０．３５〜１．Ｏｍｍとなるものである。
（実施例） 次に、本発明に係る多層ボンディング基板（１０）を、
図面に示した実施例に従って詳細に説明する。
第１図には、本発明に係る多層ボンディング基板（１０
）を使用して、その最外層となる第三補助基板（ＩＯＣ
）の搭載部（１３）に電子部品（２０）を搭載して、こ
の電子部品（２０）と各層の導体パターン（１２）とを
ボンディングワイヤ（３０）によって電気的に接続した
状態のものが示しである。そして、この多層ボンディン
グ基板（１０）においては、第１図の図示下から、第一
補助基板（ＩＯＡ）　、第二補助基板（ＩＯＢ）及び第
三補助基板（ＩＯＣ）を配置してこれらを接着剤等を介
して一体的に接合することにより、一体向なものとして
形成してあり、これらの各補助基板は絶縁層（１１）Ｊ
：に所定の導体パターン（１２）をそれぞれ別個に形成
したものである。なお、本実施例においては、第一補助
基板（ＩＯＡ）を構成する導体パターン（１２）のみ所
謂リードフレームによって形成したものであり、その他
の導体パターン（１２）は、絶縁層（１１）に貼着した
銅箔をエツチングする等して一般的な方法によって形成
したものである。
この場合、第一補助基板（ＩＯＡ）において、リードフ
レームからなる導体パターン（１２）を支持するために
、その絶縁層（１１）は他のものより少し大きなものと
して形成しである。
そして、各層の導体パターン（１２）において、第２図
〜第５図に示すように、その最大内端部（１２ａ）とな
る部分が電子部品（２０）のための搭載部（１３）に近
接した状態で配置しである。このように、各導体パター
ン（１２）の最大内端部（１２ａ）となる部分を搭載部
（１３）に近接させた′のは、搭載部（１３）に搭載さ
れる電子部品（２０）の接続端子と各最大内端部（１２
ａ）とを、第２図に示したようにボンディングワイヤ（
３０）によって均等に接続できるようにするためである
。勿論、各最大内端部（１２ａ）がとの層の導体パター
ン（１２）に形成されるかはそれぞれの部分に応じて異
なるが、この最大内端部（１２ａ）は第三補助基板（Ｉ
ＯＣ）に形成される場合以外は、その上方に位置する後
述の各開口（１４）を通して外方に露出するものである
。
各開口（１４）は、最大内端部（１２ａ）となる部分の
」三方に位置する絶縁層（１１）に対して、第３図及び
第４図に示したように形成されるのである。これら各開
口（１４）は、ボンディングワイヤ（３０）を最大内端
部（１２ａ）等に接続する場合に使用される治具が挿入
され得る程度の大きさ（例えば−通約１０ｍｍの正方形
）を有しているものであり、本実施例においては、各導
体パターン（１２）の最大内端部（１２ａ）となる部分
以外の」三方に位置する絶縁層（１１）にも形成しであ
る。これは、第２図の符号（３１）で示したようなボン
ディングワイヤによる接続を行うために使用されるもの
である。
以上のことを、多層ボンディング基板（１０）を構成し
ている各層毎に説明すると、第３図〜第５図に示したよ
うになる。すなわち、第３図は本実施例における最外層
を形成している第三補助基板（ＩＯＣ）が示しであるが
、この第三補助基板（ＩＯＣ）においてはその略中央部
に電子部品（２０）のための搭載部（１３）が形成して
あり、この搭載部（１３）を囲むように導体パターン（
１２）の最大内端部（１２ａ）及び開口（１４）を点在
させである。この第３図において、細かい点を付して影
をイ」けたのが導体パターン（１２）であり、その他は
絶縁層（１１）に形成した開Ｌコ（１４）である。中間
層となる第二補助基板（ＩＩＩ）Ｂ）は第４図に示しで
あるが、この第４図においても第３図と同様な手法で導
体パターン（１２）と開口（１４）とが示しである。こ
の第二補助基板（ＩＯＢ）における開口（１４）の数は
第三補助基板（ＩＯＣ）におけるそれよりも当然少なく
なっており、少なくなった数分の導体パターン（１２）
についてボンディングワイヤ（３０）が接続されるべき
最大内端部（１２ａ）が形成しである。最下層となる第
一補助基板（ＩＯＡ）には各開口（１４）は全く不要と
なるから、第５図に示したような形状の導体パターン（
１２）が絶縁層（１１）上に形成しである。
以上のように構成した第一補助基板（ＩＯＡ）等を互い
に接合して一体化することにより、第２図に示したよう
な多層ボンディング基板（１０）が完成されるのである
。この第２図においては中間層の導体パターン（１２）
を点線で、最下層の導体パターン（１２）を仮想線で示
しである。そして、搭載部（１３）に搭載した電子部品
（２０）の接続端子と各導体パターン（１２）とをボン
ディングワイヤ（３０）によってそれぞれ電気的に接続
するのである。この場合、第１図に示したように、第三
補助基板（ＩＯＣ）　ｌの最大内端部（１２ａ）に対し
ては直接に、また第二補助基板（ＩＯＢ）または第一補
助基板（ＩＯＡ）の最大内端部（１２ａ）に対してはそ
の上方に位置する各開口（１４）を介して各ボンディン
グワイヤ（３０）による接続が行われるのである。
」三層実施例は三層の多層ボンディング基板（１０）を
採用しているが、本発明は二層量上のものであれば採用
できることは当然である。また、第一補助基板（ＩＯＡ
）の導体パターン（１２）として、所謂リードフレーム
を採用して、これを多層ボンディング基板（１０）の外
部接続端子とするようにした例について説明したが、こ
の第一補助基板（ＩＯＡ）の導体パターン（１２）を通
常のパターンとし、これに第６図に示したような導体ビ
ンを接続してこれを外部接続端子とするように実施して
もよいものである。
第６図には、本発明の他の実施例に係る多層ボンディン
グ基板（１０）が示してあり、この多層ボンディング基
板（１０）においては、電子部品（２０）が挿入される
部分をも開口（１４）によって形成したものである。す
なわち、第一補助基板（ＩＯＡ）〜第三補助基板（］、
　ＯＣ）　　には比較的大きな電子部品（２０）を挿入
すべく各開口（１４）がそれぞれ形成してあり、第一補
助基板（ＩＯＡ）上の導体パターン（１２）をリードフ
レームによって構成したものであって、このリードフレ
ームの中央部を各開口（１４）内に露出させたものであ
る。そして、このリードフレームの各開口（１４）内に
て露出する部分を電子部品（２０）のための搭載部（１
３）としであるのである。このようにした場合には、リ
ードフレームの中央部が露出した搭載部（１３）となる
のであるから、このリードフレームによる放熱特性を十
分高くすることができるのである。しかも、各開口（１
４）に形成された部分に電子部品（２０）を収納するの
であるから、この電子部品（２０）が厚いものであった
としても、図示したように多層ボンディング基板（１０
）全体の厚さを厚くする必要がなくなるのである。
なお、この第６図に示した多層ボンディング基板（１０
）の思想を応用すれば、例えば電子部品（２０）を第一
補助基板（ＩＯＡ）　ｌは勿論、第二補助基板（ＩＯＢ
）上にも搭載することが可能であり、電子部品（２０）
を実装した多層ボンディング基板（１０）全体を薄型化
することができるのである。
（発明の効果） 以」−詳述した通り、本発明においては、上記実施例に
て例示した如く、 「絶縁層（１１）ｌに所定の導体パターン（１２）を形
成した複数の補助基板を積層して、最外層上の搭載部（
１３）に搭載される電子部品（２０）と各補助人（板上
の導体パターン（１２）とをボンディングワイヤ（３０
）によって電気的に接続するようにした電子部品（２０
）を搭載するための多層ボンディング基板であって、 各導体パターン（１２）の最大内端部（１２ａ）を搭載
部（１３）の近傍に一致させて配置するとともに、所定
層の導体パターン（１２）を露出させないために、当該
層より上の層となる各補助基板に外方から挿通ずる開口
（１４）をそれぞれ形成して、搭載部（１３）ｌの電子
部品（２０）と各補助基板」−の導体パターン（１２）
とを、最外層については直接に、内層については各開口
（１４）を通してボンディングワイヤ（３０）によって
接続し得るようにしたこと」にその構成上の特徴があり
、これにより、導体パターンを複数層に形成できること
は当然として、全体をより一部コンパクトにすることが
できて、各層の導体パターンの配線の自由度を向上させ
ることができ、しかも各基材の境界部分を大きく露出さ
せることのない多層ボンディング基板を簡単な構成によ
って提供することかできるのである。
また、第６図に示した多層ボンディング基板（１０）の
ように、各補助基板に、電子部品（２０）を収納するた
めの開口（１４）を形成してここに電子部品（２０）を
実装するようにすることも可能である。このような場合
には、電子部品（２０）を実装した多層ボンディング基
板（１０）全体の厚さを薄くできるとともに、放熱特性
に優れたものともすることができるのである。
【図面の簡単な説明】
第１図は本発明に係る多層ボンディング基板の縦断面図
、第２図は同平面図、第３図は多層ボンディング基板を
構成している第三補助基板の平面図、第４図は同第二補
助基板の平面図、第５図は同第−補助基板の平面図、第
６図は本発明の他の実施例を示す縦断面図、第７図は従
来の多層ボンディング基板を示す一部破断斜視図である
。 符　　号　　の　　説　　明 １０・・・多層ボンディング基板、ＩＯＡ・・・第一補
助基板、ＩＯＢ・・・第二補助基板、ＩＯＣ・・・第三
補助基板、１１・・・絶縁層、１２・・・導体パターン
、１２ａ・・・最大内端部、１３・・・搭載部、１４・
・・開口、２０・・・電子部品、３０・・ボンディング
ワイヤ。 以　　　　」ニ

Claims (1)

  1. 【特許請求の範囲】 絶縁層上に所定の導体パターンを形成した複数の補助基
    板を積層して、最外層上の搭載部に搭載される電子部品
    と各補助基板上の導体パターンとをボンディングワイヤ
    によって電気的に接続するようにした電子部品を搭載す
    るための多層ボンディング基板であって、 前記各導体パターンの最大内端部を前記搭載部の近傍に
    一致させて配置するとともに、所定層の導体パターンを
    露出させないために、当該層より上の層となる各補助基
    板に外方から挿通する開口をそれぞれ形成して、 前記搭載部上の電子部品と各補助基板上の導体パターン
    とを、最外層については直接に、内層については前記各
    開口を通して前記ボンディングワイヤによって接続し得
    るようにしたことを特徴とする多層ボンディング基板。
JP12988790A 1990-05-18 1990-05-18 電子部品搭載用多層ボンディング基板 Expired - Lifetime JP2847319B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12988790A JP2847319B2 (ja) 1990-05-18 1990-05-18 電子部品搭載用多層ボンディング基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12988790A JP2847319B2 (ja) 1990-05-18 1990-05-18 電子部品搭載用多層ボンディング基板

Publications (2)

Publication Number Publication Date
JPH0425193A true JPH0425193A (ja) 1992-01-28
JP2847319B2 JP2847319B2 (ja) 1999-01-20

Family

ID=15020801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12988790A Expired - Lifetime JP2847319B2 (ja) 1990-05-18 1990-05-18 電子部品搭載用多層ボンディング基板

Country Status (1)

Country Link
JP (1) JP2847319B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184366B1 (en) 1995-06-05 2001-02-06 Eisai Co., Ltd Substituted liposaccharides useful in the treatment and prevention of endotoxemia

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184366B1 (en) 1995-06-05 2001-02-06 Eisai Co., Ltd Substituted liposaccharides useful in the treatment and prevention of endotoxemia

Also Published As

Publication number Publication date
JP2847319B2 (ja) 1999-01-20

Similar Documents

Publication Publication Date Title
JPH07169872A (ja) 半導体装置及びその製造方法
JP2799472B2 (ja) 電子部品搭載用基板
US6833512B2 (en) Substrate board structure
JP3832170B2 (ja) マルチベアチップ実装体
JPH0462866A (ja) 表面実装部品の実装方法
JPH0425193A (ja) 電子部品搭載用多層ボンディング基板
JP2003069163A (ja) フレキシブルプリント基板
JPS63114299A (ja) プリント配線板
JP3615672B2 (ja) 半導体装置とそれに用いる配線基板
JP2000261152A (ja) プリント配線組立体
JPH10162914A (ja) プリント基板間の回路接続装置及び接続方法
JPH05109922A (ja) 半導体装置
KR100498470B1 (ko) 적층형 반도체 패키지 및 그 제조방법
JPH0258356A (ja) 電子部品塔載装置
JP3568865B2 (ja) 半導体デバイス
JPS61166148A (ja) 多層混成集積回路装置
JPH11177245A (ja) ３次元実装方式
JPH06314885A (ja) プリント多層配線基板モジュール
JP2946361B2 (ja) 電子部品搭載用基板
JP3910937B2 (ja) 半導体装置
JPS62208691A (ja) 両面実装型混成集積回路
JPS618987A (ja) 複合プリント配線基板
JP2573207B2 (ja) 表面実装部品用パツケ−ジ
JPH09205162A (ja) プリント配線基板モジュール
JPH03293757A (ja) フィルムを使用した電子部品搭載用基板

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081106

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081106

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091106

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091106

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101106

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101106

Year of fee payment: 12