JPH03293757A - フィルムを使用した電子部品搭載用基板 - Google Patents

フィルムを使用した電子部品搭載用基板

Info

Publication number
JPH03293757A
JPH03293757A JP2097325A JP9732590A JPH03293757A JP H03293757 A JPH03293757 A JP H03293757A JP 2097325 A JP2097325 A JP 2097325A JP 9732590 A JP9732590 A JP 9732590A JP H03293757 A JPH03293757 A JP H03293757A
Authority
JP
Japan
Prior art keywords
lead
base material
leads
electronic component
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2097325A
Other languages
English (en)
Inventor
Yoji Yanagawa
柳川 洋二
Shigeki Mori
茂樹 森
Shuichi Yabe
修一 矢部
Yasuhiro Horiba
堀場 保宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2097325A priority Critical patent/JPH03293757A/ja
Publication of JPH03293757A publication Critical patent/JPH03293757A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、フィルム状の基板に対して多数のリートを設
けることにより、この基材上の搭載部に搭載された電子
部品と他の基板等との電気的接続を行うようにした電子
部品搭載用基板に関するものである。
(従来の技術) フィルム状の基材に多数のり−トを形成して、搭載した
電子部品の各接続端子を各リートによって外方に導出す
るようにした電子部品搭載用基板は、種々な電子機器を
構成するために近年非常に多く製造されているものであ
る。この種の電子部品搭載用基板は、一般には第6図及
び第7図に示すような構成のものであり、略均−な太さ
のリードを電子部品搭載部に集中させて、これらと電子
部品の接続端子とをボンディングワイヤによって接続す
るようにしたものである。
このような構成の電子部品搭載用基板は、高密度化、す
なわち小型化された電子部品に向けて各リードのインナ
ーリード部を集中させなければならない必要上、各イン
ナーリード部間の間隔を小さくしなければならないもの
であり、電子部品の小型化に伴ってこの間隔もどんどん
小さくしなければならない。そのために、各リードを形
成するためのエツチング技術を改良したり、あるいは第
6図に示したように、各インナーリード部を他より細く
したりしてその対策を行ってきているが、それには自ず
と限界がある。
特に、この種の電子部品搭載用基板に実装されるべき電
子部品に対しては電源に接続したりあるいはアースした
りするための言わば動力線を接続する必要があるか、こ
の動力線が細くなればそれ自体のインピーダンスが大き
くなるため、その他の所謂信号線のようには細くするこ
とはできない。
そこで、例えば特公昭62−57258号公報に示され
た「モノリシック集積回路容器」のように、電源に接続
されるリードを他のリードよりも表面積を大きくするこ
とが考えられている。
すなわち、上記公報に示された「集積回路容器」は、そ
の公報の特許請求の範囲の記載からすると、「複数の外
部端子と搭載される集積回路チップの複数の電極を前記
複数の外部端子にそれぞれ導く複数の内部リードとを有
するモノリシック集積回路容器において、前記複数の内
部リートのうち電源電位が与えられる内部リードの表面
積を他の内部リードよりも大きくしたことを特徴とする
モノリシック集積回路容器」 であるか、これは、限られたスペース内で、電源に接続
されるリードを他のリードととのような関係を保ちなが
ら太くするのか明確でなく、全く具体性に欠けるもので
あって、単なる希望を構成としているものに他ならない
そこで、本発明者等は、電源等に接続するために太くし
なければならないリートと、他の信号線用のリードとを
、具体的にとのように形成していくかについて種々検討
を重ねてきた結果、基材の両面をうまく利用することが
良い結果を生むことを新規に知見し、本発明を完成した
のである。
(発明か解決しようとする課B) 本発明は、以上のような経緯に基ついてなされたもので
、その解決しようとする課題は、電子部品搭載用基板に
おける動力線を如何にして太くするかである。
そして、本発明の目的とするところは、信号線を構成す
るリートに影響を与えることなく、動力線を大きなイン
ピーダンスを生じないようにすることのできる電子部品
搭載用基板を簡単な構成によって提供することにある。
(課題を解決するための手段) 以上の課題を解決するために、本発明の採った手段は、
実施例において使用する符号を付して説明すると、 「フィルム状の基材(10)上に多数のリード(20)
を形成して、これら各リード(20)のインナーリード
部(21)を基材(10)上に形成した電子部品(40
)の搭載部に集中させるとともに、各リード(20)の
アウターリード部(22)を外方に拡開させながら基材
(10)に形成した開口(11)部上に橋架させて、電
子部品(40)の各接続端子と各インナーリード部(2
1)とをボンディングワイヤ(41)によって接続する
ようにした電子部品搭載用基板(100)において、リ
ート(20)の少なくとも一本を他のリード(20)よ
りも太くして、このリート(20)を搭載部と開口(1
1)部間に位置する部分で分断するとともに、このリー
ト(20)のアウターリード部(22)とインナーリー
ド部(21)とを、基材(10)の裏面側に形成した導
体層(30)に対して基材(10)を通して形成したス
ルーホール(21a)(22a)を介して電気的に接続
したことを特徴とする電子部品搭載用基板(100) 
Jである。
すなわち、本発明に係る電子部品搭載用基板(100)
は、各i1−ド(20)の内の少なくとも一本を動力線
として、このリード(20)の、基材(10)に形成し
た開口(11)と電子部品搭載部(12)との間に位置
する部分を分断し、基材(10)のリード(20)とは
反対側に形成した導体層(30)によって、分断された
リード(20)のインナーリード部(21)及びアウタ
ーリード部(22)にそれぞれ形成した各スルーホール
(21a)及びスルーホール(22a)を介して互いに
電気的に接続したものである。
(発明の作用) 以上のように構成した電子部品搭載用基板(100)の
作用について、以下に詳細に説明する。
まず、以下に示す実施例においては、各リード(20)
の内の一本を動力線としてこれを太く形成しであるが、
この動力線となるリード(20)は、基材(10)の開
口(11)と電子部品搭載部(12)との間に位置する
部分において分断されており、その間において基材(1
0)を大きく露出させ得るものとなっている。逆に言え
ば、゛この動力線となるリード(20)以外のリード(
20)の配線の自由度を高めているのであり、しかも動
力線となるべきリード(20)を太くして大電力を通じ
させても、これに隣接する他のリード(20)に対して
インダクタンスによって誘起されるノイズをのせるよう
なこともないのである。
また、基材(10)上にて分断されたリード(20)は
、その各インナーリード部(21)及びアウターリード
部(22)側にそれぞれ形成したスルーホール(21a
)及び(22a)によって、基材(10)の裏側に位置
する導体層(30)に電気的に接続されており、このリ
ード(20)が基材(10)上にて分断されていたとし
ても、リード(20)として必要な電気的一体性は確保
されているのである。この場合、導体層(30)を、第
3図に示すように、その面積を最大限に拡開したものと
することにより、電子部品(40)及び各リード(20
)を電気的ノイズから守るためのシールドとして最適な
ものとすることが可能となるのである。
さらに重要なことは、動力線となるリード(20)を基
材(10)上にてインナーリード部(21)とアウター
リード部(22)とに分断するとともに、これらのイン
ナーリード部(21)及びアウターリード部(22)を
基材(lO)の裏面に位置する導体層(30)に対して
各スルーホール(21a)及び(22a)によって接続
したから、前述したように、特にインナーリード部(2
1)の近傍において自由空間が確保されている。従って
、当該リート(20)のアウターリート部(22)を、
第1図及び第2図にて他のリード(20)に比較して十
分太くすることが可能となっており、動力線となるべき
アウターリード部(22)のインピーダンスの増加を防
止し得るのである。また、当該リート(20)のインナ
ーリード部(21)についてみてみても、このインナー
リード部(21)はそのスルーホール(21a)を介し
て基材(10)の下側の導体層(30)に導通されてい
るから、他のリード(20)のインナーリード部(21
)の邪魔にはならないものとなっているのである。
(実施例) 次に、本発明に係る電子部品搭載用基板(100)の実
施例をその製造方法とともに、図面を参照しなから説明
する。
ます、エポキシガラスチーブのように、可撓性及び電気
的絶縁性を有する基材(10)の両面に、各リード(2
0)及び導体層(30)となるへき金属箔を、第5図の
(a)にて示すように貼付する。この場合、図示上側の
金属箔はこれによって各リート(20)を形成するもの
であるから、単なる導体層(30)となるべき下側の金
属箔よりも厚いものを採用するのか好ましい。
以上のように基材(10)に貼付した各金属箔を、図示
上側のものについてはこれより各リード(20)を形成
するように、また図示下側のものについてはこれより所
定の導体層(30)を形成するように、第5図の(b)
にて示すようにエツチングするのである。当然、この場
合動力線となるべきリード(20)については、第1図
または第2図に示したようなものとする必要があるから
、これに対応したエツチングレジストをかけてからエツ
チングするのである。すなわち、この段階で、動力線と
なるべきリード(20)及びその他のリード(20)の
概略を形成してしまうのであるが、動力線となるべきリ
ード(20)については、その各インナーリード部(2
1)とアウターリード部(22)とを、基材(10)の
開口(11)及び電子部品搭載部(12)となるべき部
分の間において所定距離能した状態で分断されたものと
するとともに、アウターリード部(22)を他のリート
(20)のそれより太く、すなわち大きな面積を有する
ものとするのである。一方、基材(10)のインナーリ
ード部(21)側の金属箔に対しては第5図の(c)に
て示すように、少なくとも動力線となるべきリード(2
0)のインナーリード部(21)とアウターリード部(
22)間とを結ぶことができる程度の部分を残しながら
エツチングを行うものである。
なお、必要とあれば、第5図の(b)及び(C)の各作
業は同時に行ってもよいものである。
なお、動力線となるべきリード(20)を互いに独立し
たインナーリード部(21)とアウターリード部(22
)とに分断するに際しては、第2図に示したようにこの
リード(20)のインナーリード部(21)に隣接する
他のリード(20)のインナーリード部(21)を単に
直線状のものとして形成してもよいが、第1図に示した
ように形成して実施してもよい。即ち、特に第1図に示
した動力線となるべきリード(20)のインナーリート
部(21)に対してこれを迂回するように、これに隣接
するリード(20)の各インナーリート部(21)を曲
線状に形成するように実施してもよいものである。
次に、第5図の(c)にて示すように、基材(10)を
図示上面側からエツチングすることにより、スルーホー
ル(21a)及び(22a)を形成するための基材(1
0)のみの貫通孔を形成するとともに、この貫通孔内と
上側の金属箔に対してスルーホールメツキを上方にて施
すことにより、スルーホール(21a)及び(22a)
を形成するのである。
これらのスルーホール(21a)及び(22a)となる
へき貫通孔は、基材(10)にレーザー光を照射するこ
とにより形成するようにしてもよい。その後は、第5図
の(d)にて示すように、レジストをかけて金属箔及び
メツキの一部をエツチングすることにより、基材(lO
)上の電子部品搭載部(12)と各インナーリード部(
21)とを分断するのである。
最後に、第5図の(e)にて示すように、基材(10)
をその図示裏側からエツチングすることにより、第1図
または第2図に示したような開口(11)を基材(10
)に形成するのである。これにより、各リード(20)
のアウターリート部(22)は、各開口(11)上に橋
架された状態となって、開口(11)に対応するアウタ
ーリード部(22)を他と独立した状態とするのである
。これにより、例えば第1図に示した切断線(13)に
沿って基材(10)及び各アウターリート部(22)を
切断すれば、各アウターリード部(22)の先端か独立
状態で突出するものとなるのである。この場合の切断線
(13)の位置は、第1図に示したような位置の他、開
口(11)の外側にあることもある。
なお、以上のように形成した電子部品搭載用基板(10
0)に対しては、第3図に示すように、その゛電子部品
搭載部(12)に電子部品(40)を搭載するとともに
、この電子部品搭載部(12)の各接続端子と各り−1
”(20)のインナーリード部(21)とをボンディン
グワイヤ(41)によって接続するのである。
この場合、ボンディングワイヤ(41)か接続されるベ
きインナーリード部(21)の部分を残して、第3図及
び第4図に示したようにソルダーレジスト(50)がか
けられる。また、実装後の電子部品(40)に対しては
、第3図に示したように樹脂封止がなされる。
(発明の効果) 以上詳述した通り、本発明においては、「フィルム状の
基材(10)上に多数のリード(20)を形成して、こ
れら各リード(20)のインナーリード部(21)を基
材(10)上に形成した電子部品(40)の搭載部に集
中させるとともに、各リード(20)のアウターリード
部(22)を外方に拡開させながら基材(10)に形成
した開口(11)部上に橋架させて、電子部品(40)
の各接続端子と各インナーリード部(21)とをボンデ
ィングワイヤ(41)によって接続するようにした電子
部品搭載用基板(100)において、リード(20)の
少なくとも一本を他のリード(20)よりも太くして、
このリード(20)を搭載部と開口(11)部間に位置
する部分で分断するとともに、このリード(20)のア
ウターリード部(22)とインナーリード部(21)と
を、基材(10)の裏面側に形成した導体層(30)に
対して基材(10)を通して形成したスルーホール(2
1a) (22a)を介して電気的に接続したことを特
徴とする電子部品搭載用基板(100)」にその構成上
の特徴があり、これにより、信号線を構成するリードに
影響を与えることなく、動力線を大きなインピーダンス
を生じないようにすることのできる電子部品搭載用基板
を簡単な構成によって提供することができるのである。
すなわち、本発明に係る電子部品搭載用基板(100)
によれば、動力線となるべき基材(10)上のリード(
20)を互いに所定距離離した状態で分断してそのイン
ナーリード部(21)とアウターリード部(22)とを
互いに独立したものとして形成するとともに、これらイ
ンナーリード部(21)及びアウターリード部(22)
をその各スルーホール(21a)及び(22a)を介し
て基材(10)の下側に位置する導体層(30)によっ
て電気的に接続したから、動力線となるべきリード(2
0)の特にアウターリード部(22)を、他のリード(
20)に影響を与えることなく太くすることができるの
である。これにより、信号線となるべき他のリード(2
0)のファイン化を達成しながら、動力線となるべきリ
ード(20)のインピーダンスの増加を抑えることがで
きるのである。しがち、このような電子部品搭載用基板
(100)を、従来の方法及び装置をそのまま使用しな
がら、容易かつ安価に提供することかできるのである。
【図面の簡単な説明】
第1図は本発明に係る電子部品搭載用基板の平面図、第
2図は本発明に係る他の電子部品搭載用基板の電子部品
搭載部に電子部品を搭載した状態を示す斜視図、第3図
は第2図のm−m線に沿ってみた断面図、第4図は第3
図のIV−IV線部の部分拡大断面図、第5図の(a)
〜(e)のそれぞれは電子部品搭載用基板を製造する工
程を順に示す部分拡大断面図、第6図は従来の電子部品
搭載用基板を示す斜視図、第7図は第6図に示した電子
部品搭載用基板の断面図である。 符  号  の  説  明 100・・・電子部品搭載用基板、10・・・基材、1
1・・・開口、12・・・電子部品搭載部、20・・・
リード、21・・・インナーリード部、22・・・アウ
ターリード部、21a。 21b・・・スルーホール、30・・・導体層、40・
・・電子部品、41・・・ボンディングワイヤ。 以  上

Claims (1)

  1. 【特許請求の範囲】  フィルム状の基材上に多数のリードを形成して、これ
    ら各リードのインナーリード部を前記基材上に形成した
    電子部品の搭載部に集中させるとともに、各リードのア
    ウターリード部を外方に拡開させながら前記基材に形成
    した開口部上に橋架させて、前記電子部品の各接続端子
    と各インナーリード部とをボンディングワイヤによって
    接続するようにした電子部品搭載用基板において、 前記リードの少なくとも一本を他のリードよりも太くし
    て、このリードを前記搭載部と開口部間に位置する部分
    で分断するとともに、このリードのアウターリード部と
    インナーリード部とを、前記基材の裏面側に形成した導
    体層に対して前記基材を通して形成したスルーホールを
    介して電気的に接続したことを特徴とする電子部品搭載
    用基板。
JP2097325A 1990-04-11 1990-04-11 フィルムを使用した電子部品搭載用基板 Pending JPH03293757A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2097325A JPH03293757A (ja) 1990-04-11 1990-04-11 フィルムを使用した電子部品搭載用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2097325A JPH03293757A (ja) 1990-04-11 1990-04-11 フィルムを使用した電子部品搭載用基板

Publications (1)

Publication Number Publication Date
JPH03293757A true JPH03293757A (ja) 1991-12-25

Family

ID=14189336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2097325A Pending JPH03293757A (ja) 1990-04-11 1990-04-11 フィルムを使用した電子部品搭載用基板

Country Status (1)

Country Link
JP (1) JPH03293757A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330491A (ja) * 1995-05-27 1996-12-13 Nec Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330491A (ja) * 1995-05-27 1996-12-13 Nec Corp 半導体装置

Similar Documents

Publication Publication Date Title
JP2682477B2 (ja) 回路部品の実装構造
JP2010080968A (ja) モジュール部品の製造方法
JPS5826826B2 (ja) 集積回路用セラミック・パッケ−ジ
JP3899059B2 (ja) 低抵抗高密度信号線をする電子パッケージおよびその製造方法
JP2002164658A (ja) モジュール基板
JPH03293757A (ja) フィルムを使用した電子部品搭載用基板
JPH05102621A (ja) 導電パターン
JP2003249743A (ja) 配線基板及びその製造方法、半導体装置並びに電子機器
JPH05218228A (ja) 電子部品搭載用基板
JPH0437056A (ja) 電子部品搭載用基板
JPS6298791A (ja) 可撓性プリントシ−ト
JPH0786752A (ja) 電子部品搭載用基板
JPH1051094A (ja) プリント配線板及びその製造方法
JP2005303067A (ja) 電子部品のシールド構造
JPS60180186A (ja) プリント基板
JPS62208691A (ja) 両面実装型混成集積回路
JP2006040967A (ja) 多層フレキシブルプリント基板およびこれを用いた圧接接続構造
JPH06314885A (ja) プリント多層配線基板モジュール
JPH03178193A (ja) 多層プリント基板
JPH0822853A (ja) ピンアサイメント変更用プリント基板
JP2006186063A (ja) 半導体装置用基板および半導体装置
JPH10214917A (ja) 半導体装置及び半導体装置の製造方法並びに配線基板
JPH04226045A (ja) フィルムキャリア回路基板及びその製造方法
JPH08236659A (ja) リードレスチップキャリア及びこのリードレスチップキャリアを実装するプリント基板
JPH066043A (ja) プリント配線基板