JPH08330491A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH08330491A
JPH08330491A JP15237495A JP15237495A JPH08330491A JP H08330491 A JPH08330491 A JP H08330491A JP 15237495 A JP15237495 A JP 15237495A JP 15237495 A JP15237495 A JP 15237495A JP H08330491 A JPH08330491 A JP H08330491A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
resin
insulating film
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15237495A
Other languages
English (en)
Other versions
JP3001399B2 (ja
Inventor
Katsunobu Suzuki
克信 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15237495A priority Critical patent/JP3001399B2/ja
Publication of JPH08330491A publication Critical patent/JPH08330491A/ja
Application granted granted Critical
Publication of JP3001399B2 publication Critical patent/JP3001399B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 樹脂封止型半導体装置におけるリードの抜け
防止を図る一方で、リードの機械的な強度を高める。 【構成】 樹脂封止型の半導体装置において、封止樹脂
8から突出形成されるリード3の片面にポリイミドフィ
ルム7を一体に貼り付ける。このポリイミドフィルム7
はリード幅以上の幅寸法に形成され、かつ封止樹脂8の
外側面の内外にわたって延在される。このポリイミドフ
ィルム7によりリード3と封止樹脂8との密着性が高め
られ、リード3の抜け防止が実現される。また、ポリイ
ミドフィルム7により封止樹脂8の外側面におけるリー
ド3の曲げ強度が高められ、リード3の機械的な強度が
向上される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置に関し、特に
樹脂封止型パッケージを備える半導体装置に関する。
【0002】
【従来の技術】近年における半導体装置のリードの微細
化に伴い、リード幅及びリード厚が低減され、リードの
機械的な強度の低下が問題となっている。特に樹脂封止
型半導体装置では、リードが樹から脱落されるリード抜
けも問題となる。このため、特開平1−161856号
公報では、図6に示すように、樹脂とリードの両方に対
して密着性の良い障壁樹脂層を設けた構成がとられてい
る。すなわち、同図において、リードフレーム21によ
りアイランド22とリード23が形成され、アイランド
23上に半導体チップ24が搭載され、リード23に対
してボンディングワイヤ26により電気接続を行ってい
る。そして、封止樹脂28の外側面に相当する領域のリ
ード23の表面には障壁樹脂層27を形成し、これによ
りリード23と封止樹脂28との密着性を改善し、リー
ド23の抜け防止を図っている。
【0003】一方、特開平5−315393号公報で
は、図7(a),(b)に平面図とAA線断面図を示す
ように、TAB(テープ・オートメイテッド・ボンディ
ング)技術において、半導体チップ34のパッド上にテ
ープのインナリード33をバンプ電極36により接続
し、かつこれらインナリード33とパンプ電極36を含
む半導体チップ34の表面上を封止樹脂38で被覆して
封止を行っている。この場合、封止樹脂38の外側面に
相当する領域のインナリード33は、その幅寸法を部分
的に増大させた延在部33aを設けており、この延在部
33aにより封止時に封止樹脂38が外部に流出される
ことを抑制する一方で、封止後はリード33が封止樹脂
38から脱落されることを抑制している。
【0004】
【発明が解決しようとする課題】しかしながら、前記し
たいずれの公報に記載のものも、リードが封止樹脂から
脱落されることを防止する上では有効であるが、リード
の機械的な強度を高める点では十分ではないという問題
がある。なお、後者の特開平5−315393号公報に
記載のものは、インナリードに延在部を設けることで、
この部分の曲げ強度等が増大されるが、この部分は封止
樹脂内に埋設されるため、封止樹脂の外側におけるイン
ナリードの曲げ強度を向上させる場合には有効でない。
【0005】
【発明の目的】本発明の目的は、リードの抜け防止を図
る一方で、リードの機械的な強度、特に封止樹脂の外側
面に沿う部分でのリード曲げ強度を高めた半導体装置を
提供することにある。
【0006】
【課題を解決するための手段】本発明は、樹脂封止型の
半導体装置において、封止樹脂から突出形成されるリー
ドの片面には有機系絶縁フィルムが一体に設けられてお
り、この有機系絶縁フィルムはリード幅以上の幅寸法に
形成され、かつ封止樹脂の外側面の内外にわたって延在
されることを特徴とする。
【0007】例えば、リードはアイランドと共に導電性
素材によりリードフレームの一部として形成されてお
り、アイランド上に搭載された半導体チップとリードと
がボンディングワイヤにより接続され、かつアイランド
からリードにわたるリードフレームの下面に有機系絶縁
フィルムが一体的に貼り付けられた構成とされる。
【0008】或いは、リードは有機系絶縁フィルム上に
パターン形成された銅箔で形成されたフレシキブル・プ
リンティッド・サーキットの一部として構成されてお
り、この有機系絶縁フィルムの一部を延長して封止樹脂
の外側面の内外にわたって延在した構成とされる。
【0009】また、有機系絶縁フィルムは並列配置され
た複数のリードにわたって連続した状態で延在されるこ
とが好ましい。
【0010】
【作用】リードの片面に一体的に設けられた有機系絶縁
フィルムによりリードと封止樹脂との密着性が高めら
れ、リードの抜け防止が実現される。また、有機系絶縁
フィルムは封止樹脂の外側面の内外にわたって延在され
るため、封止樹脂の外側面におけるリードの曲げ強度が
高められ、リードの機械的な強度を向上させる。
【0011】
【実施例】次に、本発明の実施例を図面を参照して説明
する。図1(a),(b)は本発明の第1実施例の要部
の断面図とその平面図である。アイランド2とリード3
はリードフレーム1として42アロイ合金、または銅等
の金属板により形成されたのもであり、アイランド2の
表面上には半導体チップ4を有機系樹脂、金属混合樹
脂、低融点金属等の接着剤5により搭載する。また、こ
の半導体チップ4のパッド電極と前記リード3のインナ
部とをボンディングワイヤ6により相互に電気接続す
る。また、前記アイランド2とリード3の下面には、リ
ード強度向上用のポリイミドフィルム7を延在し、接着
剤により一体的に接着する。このポリイミドフィルム7
はリード3においては、リード3の両側に多少はみ出さ
れるようにリード3よりも幅広に形成し、かつ後工程で
封止される樹脂の外側界面よりも外側に突出されるよう
な形状として構成される。
【0012】そして、前記アイランド2及びリード3の
インナ部3aを含む領域を封止樹脂8により封止するこ
とで、半導体装置が完成される。この完成状態では、リ
ード3においては、図2に示すように、リード3のアウ
タ部3bが封止樹脂8から突出されるが、このリード3
と共に前記ポリイミドフィルム7の一部も封止樹脂8か
ら突出された構成となる。
【0013】したがって、この構成では、ポリイミドフ
ィルム7はリード3に一体的に接着されており、かつこ
のポリイミドフィルム7は封止樹脂8に密着されるた
め、リード3と封止樹脂8との密着性が高められる。こ
れにより、リード3は封止樹脂8から抜け難くなり、抜
け防止効果が高められる。また、リード3と封止樹脂8
の界面との間の防水性も高められる。ポリイミドフィル
ム7によってリード3の下面が裏打ちされるため、封止
樹脂8の外側面におけるリード3の板厚方向の曲げ強度
が高められ、これにより曲げに対する機械的な強度が高
められる。因みに、本実施例の構造と前記した従来の半
導体装置とにおいて、同一リード幅での比較を行ったと
ころ、従来の半導体装置ではリードの曲げ強度が113
g程度であったのに対し、本実施例のリードの曲げ強度
を178g程度に向上することが可能とされている。
【0014】ここで、ポリイミドフィルム7は、複数本
のリードのそれぞれに対応して形成するのではなく、図
3に示すように、並列配置されている複数本のリード3
間にわたって連続状態に延設されるポリイミドフィルム
として形成しても前記第1実施例と同様に、各リード3
の抜け防止効果と曲げ強度向上効果を得ることができ
る。
【0015】図4は本発明の第2実施例を示す断面図で
ある。この実施例では、柔軟なポリイミドテープ11の
表面に所要パターンの銅箔からなるアイランド12とリ
ード13を一体的に設けたフレキシブル・プリンティッ
ド・サーキットに本発明を適用した例である。この実施
例においても、前記アイランド12に接着剤15を用い
て半導体チップ14を搭載し、リード13に対してボン
ディングワイヤ16での電気接続を行っている。
【0016】そして、前記アイランド12とリード13
の下面に存在されるポリイミドテープ11の一部をリー
ド強度向上用ポリイミドフィルム17としてリード13
の先端方向に向けて延長させている。そして、前記アイ
ランド12及びリード13のインナ部を含む領域を封止
樹脂18により封止している。この樹脂封止を行った状
態では、図5に示すように、リード13の下面に存在す
るポリイミドフィルム17はその幅寸法がリード13の
幅寸法よりも大きく、かつその一部は封止樹脂18の外
側界面から所要の長さで突出された構成とされることに
なる。なお、リード13のアウタ部に設けられている保
護テープとしてのポリイミドテープ11は、樹脂封止が
完了されるまで、各リードの配列が崩れないように保持
するためのものである。
【0017】したがって、この第2実施例の構成におい
ても、リード13の下面に一体的に延在されるポリイミ
ドフィルム17によってリード13と封止樹脂18との
密着性が高められ、リード13の抜け防止効果が高めら
れる。また、封止樹脂18の外側面におけるリード13
の曲げ強度を高めることが可能となる。なお、この第2
実施例においても、図2に示したように、ポリイミドフ
ィルム17を複数のリードにわたって連続状態に延在さ
せた構成としてもよい。
【0018】
【発明の効果】以上説明したように本発明は、封止樹脂
から突出形成されるリードの片面に有機系絶縁フィルム
が一体に設け、かつこの有機系絶縁フィルムはリード幅
以上の幅寸法に形成され、かつ封止樹脂の外側面の内外
にわたって延在されることで、リードと封止樹脂との密
着性が高められてリードの抜け防止が実現でき、かつ防
水性が高められ、しかも封止樹脂の外側面におけるリー
ドの曲げ強度が高められてリードの機械的な強度を向上
することができる。
【0019】また、リードフレームとして構成されたリ
ードに対して本発明を適用する場合には、従来のリード
フレーム構造の樹脂封止型半導体装置に対し、そのリー
ドに有機系絶縁フィルムを貼り付ける工程を加えるだけ
でよく、簡単に本発明を実施することができる。
【0020】或いは、フレシキブル・プリンティッド・
サーキットとして構成されたリードに対して本発明を適
用する場合には、ベースとなる有機系絶縁フィルムの一
部を延長して封止樹脂の外側面の内外にわたって延在し
た構成とすればよく、前記と同様に簡単に本発明を実施
例することができる。
【0021】また、有機系絶縁フィルムは並列配置され
た複数のリードにわたって連続した状態で延在すること
で、有機系絶縁フィルムとリードとの位置合わせが容易
となり、製造を容易に行うことも可能となる。
【図面の簡単な説明】
【図1】本発明の第1実施例の断面図とその平面図であ
る。
【図2】樹脂封止した状態の図1の要部の斜視図であ
る。
【図3】第1実施例の変形例の斜視図である。
【図4】本発明の第2実施例の断面図である。
【図5】図3の要部の斜視図である。
【図6】従来の半導体装置の一例の断面図である。
【図7】従来の半導体装置の他の例の平面図とそのAA
線断面図である。
【符号の説明】
1 リードフレーム 2,12 アイランド 3,13 リード 4,14 半導体チップ 6,16 ボンディングワイヤ 7,17 ポリイミドフィルム 8,18 封止樹脂 11 ポリイミドテープ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップに対して電気接続されるリ
    ードを前記半導体チップと共に樹脂により封止し、前記
    リードの一部を前記封止樹脂の外側面から突出させる構
    成の半導体装置において、前記リードの片面には有機系
    絶縁フィルムが一体に設けられ、この有機系絶縁フィル
    ムは前記リード幅以上の幅寸法に形成され、かつ前記封
    止樹脂の外側面の内外にわたって延在されることを特徴
    とする半導体装置。
  2. 【請求項2】 リードはアイランドと共に導電性素材に
    よりリードフレームの一部として形成され、前記アイラ
    ンド上に搭載された半導体チップと前記リードとがボン
    ディングワイヤにより接続され、かつ前記アイランドか
    らリードにわたるリードフレームの下面に有機系絶縁フ
    ィルムが一体的に貼り付けられてなる請求項1の半導体
    装置。
  3. 【請求項3】 リードは有機系絶縁フィルム上にパター
    ン形成された銅箔で形成されたフレシキブル・プリンテ
    ィッド・サーキットの一部として構成され、前記有機系
    絶縁フィルムの一部を延長して封止樹脂の外側面の内外
    にわたって延在してなる請求項1の半導体装置。
  4. 【請求項4】 有機系絶縁フィルムは並列配置された複
    数のリードにわたって連続した状態で延在されてなる請
    求項2または3の半導体装置。
JP15237495A 1995-05-27 1995-05-27 半導体装置 Expired - Lifetime JP3001399B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15237495A JP3001399B2 (ja) 1995-05-27 1995-05-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15237495A JP3001399B2 (ja) 1995-05-27 1995-05-27 半導体装置

Publications (2)

Publication Number Publication Date
JPH08330491A true JPH08330491A (ja) 1996-12-13
JP3001399B2 JP3001399B2 (ja) 2000-01-24

Family

ID=15539135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15237495A Expired - Lifetime JP3001399B2 (ja) 1995-05-27 1995-05-27 半導体装置

Country Status (1)

Country Link
JP (1) JP3001399B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58161352A (ja) * 1982-03-19 1983-09-24 Yamagata Nippon Denki Kk 半導体装置
JPH03261153A (ja) * 1990-03-09 1991-11-21 Mitsubishi Electric Corp 半導体装置用パッケージ
JPH03293757A (ja) * 1990-04-11 1991-12-25 Ibiden Co Ltd フィルムを使用した電子部品搭載用基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58161352A (ja) * 1982-03-19 1983-09-24 Yamagata Nippon Denki Kk 半導体装置
JPH03261153A (ja) * 1990-03-09 1991-11-21 Mitsubishi Electric Corp 半導体装置用パッケージ
JPH03293757A (ja) * 1990-04-11 1991-12-25 Ibiden Co Ltd フィルムを使用した電子部品搭載用基板

Also Published As

Publication number Publication date
JP3001399B2 (ja) 2000-01-24

Similar Documents

Publication Publication Date Title
US6608388B2 (en) Delamination-preventing substrate and semiconductor package with the same
JPH06105721B2 (ja) 半導体装置
JPH0778911A (ja) 樹脂封止型半導体装置
KR960705357A (ko) 반도체 장치
JPH09213839A (ja) プラスチックパッケージ型半導体集積回路及びその製造 方法
JP2825084B2 (ja) 半導体装置およびその製造方法
KR100253376B1 (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
JPH0797594B2 (ja) 半導体集積回路装置
JP3555062B2 (ja) 半導体装置の構造
JP4361828B2 (ja) 樹脂封止型半導体装置
JPH08330491A (ja) 半導体装置
JPH0582720A (ja) 樹脂封止型半導体装置
JP2885786B1 (ja) 半導体装置の製法および半導体装置
JP3169072B2 (ja) 半導体装置
JP2522182B2 (ja) 半導体装置
JP2743157B2 (ja) 樹脂封止型半導体装置
US6856028B1 (en) Semiconductor device having an improved mounting structure
JP3145892B2 (ja) 樹脂封止型半導体装置
KR100379085B1 (ko) 반도체장치의봉지방법
JP3057194B2 (ja) 半導体パッケージの製造方法
JPH10303251A (ja) 半導体装置
JPH0366150A (ja) 半導体集積回路装置
JP2577880B2 (ja) 半導体装置
JPS63107126A (ja) 半導体装置
JP2001358258A (ja) Bga型半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980210