JPS61166148A - 多層混成集積回路装置 - Google Patents
多層混成集積回路装置Info
- Publication number
- JPS61166148A JPS61166148A JP60007816A JP781685A JPS61166148A JP S61166148 A JPS61166148 A JP S61166148A JP 60007816 A JP60007816 A JP 60007816A JP 781685 A JP781685 A JP 781685A JP S61166148 A JPS61166148 A JP S61166148A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- leads
- shield
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ） 産業上の利用分野
本発明は、混成集積回路基板が積層されてなる多層混成
集積回路装置に関する。
集積回路装置に関する。
（ロ） 従来の技術
第３図は、従来の混成集積回路装置を示す断面図である
（＠公昭４６−６２３５号公報参照）。
（＠公昭４６−６２３５号公報参照）。
従来による複合集積回路しま第３図に断面図にて示す如
く金属基板（１）上に設けられた第１の混成集積回路（
２）と、絶縁物基板（３）上に設けられた第２の混成集
積回路（４）とが、固着層（５）によって積層一体化し
て構成される。
く金属基板（１）上に設けられた第１の混成集積回路（
２）と、絶縁物基板（３）上に設けられた第２の混成集
積回路（４）とが、固着層（５）によって積層一体化し
て構成される。
第１の混成集積回路（２）は、金属基板（１）例えばア
ルミニウム上に設けられてなる金属基板（１）は、その
表面に絶縁物層（６）によって基板（１）の全面に粘着
し後に選択的に残して形成された第１の内部ＩＪ−ド部
（７）を有し、その上部にはトランジスタ（９）、抵抗
（１０）等の電子部品が固着形成される。また金属基板
（１）の外周縁部を枠状に連続し、銅箔層が残され第１
の固着部（８）を形成する。
ルミニウム上に設けられてなる金属基板（１）は、その
表面に絶縁物層（６）によって基板（１）の全面に粘着
し後に選択的に残して形成された第１の内部ＩＪ−ド部
（７）を有し、その上部にはトランジスタ（９）、抵抗
（１０）等の電子部品が固着形成される。また金属基板
（１）の外周縁部を枠状に連続し、銅箔層が残され第１
の固着部（８）を形成する。
第２の混成集積回路（４）は、絶縁性接着材（１１）で
銅箔を固着した後に所望形状を有する様に残された第２
の内部リード（１カを有する。また、第１の混成集積回
路（２）の第１の固着部（８）に対応ぜ１−めで、第２
の混成集積回路（４）の絶縁物基板（３）の外周縁部を
枠状に連続して、金属箔層が残され第２の固着部（１３
）が形成される。
銅箔を固着した後に所望形状を有する様に残された第２
の内部リード（１カを有する。また、第１の混成集積回
路（２）の第１の固着部（８）に対応ぜ１−めで、第２
の混成集積回路（４）の絶縁物基板（３）の外周縁部を
枠状に連続して、金属箔層が残され第２の固着部（１３
）が形成される。
両者は、半田合金層（１４）、スペーサー（１つ、半田
合金層０６）の３層から成る固着層（５）によって強固
に且つ電気的に結合して固着積層される。
合金層０６）の３層から成る固着層（５）によって強固
に且つ電気的に結合して固着積層される。
（ハ） 発明が解決しようとする問題点上述した従来の
混成集積回路技術では、外部から絶縁物基板（３）を介
して（’ｌ達するノイズが回路に影響を与える。また、
外部リードを取り出す為にスルーホールを絶縁物基板（
３）に設けなければならない。従って第１の混成集積回
路（２）と、第２の混成集積回路（４）は、それぞれ異
なる製造工程によって製・造されるので工程数の増加に
よりコスト高になる。
混成集積回路技術では、外部から絶縁物基板（３）を介
して（’ｌ達するノイズが回路に影響を与える。また、
外部リードを取り出す為にスルーホールを絶縁物基板（
３）に設けなければならない。従って第１の混成集積回
路（２）と、第２の混成集積回路（４）は、それぞれ異
なる製造工程によって製・造されるので工程数の増加に
よりコスト高になる。
に） 問題点を解決するための手段
本発明は、上述した点に鑑みて為されたものであり、第
１の混成集積回路基板と第２の混成集積回路基板の相対
する一主面に設けられた回路素子と、前記第１基板の少
なくとも一辺に設けた複数の電極パッドから導出された
第１の外部リードと、第１の外部リードが設けられた辺
と同一辺に対応する第２の混成集積回路基板の少なくと
も一辺から導出された第２の外部リードを備え、第１、
第２の外部リードが一定間隔をおいて同一方向に曲折さ
れ、かつ互いに平行配列されるように枠体を用いて、第
１及び第２の混成集積回路基板を積層するものである。
１の混成集積回路基板と第２の混成集積回路基板の相対
する一主面に設けられた回路素子と、前記第１基板の少
なくとも一辺に設けた複数の電極パッドから導出された
第１の外部リードと、第１の外部リードが設けられた辺
と同一辺に対応する第２の混成集積回路基板の少なくと
も一辺から導出された第２の外部リードを備え、第１、
第２の外部リードが一定間隔をおいて同一方向に曲折さ
れ、かつ互いに平行配列されるように枠体を用いて、第
１及び第２の混成集積回路基板を積層するものである。
（ホ）作用
第１及び第２の混成集積回路基板を積層することによっ
て高集積化が可能となり、さらに外部リードの本数を増
加できるので、例えば記憶装置等に使用した場合取扱う
情報量が大きくなる。
て高集積化が可能となり、さらに外部リードの本数を増
加できるので、例えば記憶装置等に使用した場合取扱う
情報量が大きくなる。
（へ） 実施例
第１図は本発明の実施例を示す斜視分解図、第２図は本
実施例の断面図で有り、（４０）（２０）は混成集積回
路基板、（４］）（２］）は金属基板、（４２１（２ａ
は絶縁層、（４３ｉ （２３）は接着層、（４４）（２
４）は導電路、（４つ（２（５）はメモリーチップ、（
４６）（２６）は外部リード、膜は枠体、（３１）はガ
イド部、（３２は衝立て部、（３３）は側辺突出部、
（３４）は離間部である。
実施例の断面図で有り、（４０）（２０）は混成集積回
路基板、（４］）（２］）は金属基板、（４２１（２ａ
は絶縁層、（４３ｉ （２３）は接着層、（４４）（２
４）は導電路、（４つ（２（５）はメモリーチップ、（
４６）（２６）は外部リード、膜は枠体、（３１）はガ
イド部、（３２は衝立て部、（３３）は側辺突出部、
（３４）は離間部である。
第１の混成集積回路基板（４０）に於いて、金属基板（
４１）としてはアルミニウムが用いられ、その表面は陽
極酸化によって絶縁層（４′；！ｌが形成され、さらに
銅箔を所定のパターンにエツチングすることによって導
電路（４４）が形成される。
４１）としてはアルミニウムが用いられ、その表面は陽
極酸化によって絶縁層（４′；！ｌが形成され、さらに
銅箔を所定のパターンにエツチングすることによって導
電路（４４）が形成される。
この導電路（４４）は金属基板（４１）の夫々の各辺に
延在されその端部は電極パッドとなる。そして電極パッ
ドには、各々のリード（４６）が半田により接続固着さ
れ、リード（４６）は混成集積回路基板（４１）の回路
形成面と反対方向に曲折される。
延在されその端部は電極パッドとなる。そして電極パッ
ドには、各々のリード（４６）が半田により接続固着さ
れ、リード（４６）は混成集積回路基板（４１）の回路
形成面と反対方向に曲折される。
第２の混成集積回路基板（２０）は、第１の混成集積回
路基板（４０と同様に形成され、導電路（２４）は第１
の混成集積回路基板（２０）のリード（２６）が固着さ
れた同一辺に延在され、その電極パッド上には、リード
（２６）が接続固着され、回路形成面方向に曲折される
。
路基板（４０と同様に形成され、導電路（２４）は第１
の混成集積回路基板（２０）のリード（２６）が固着さ
れた同一辺に延在され、その電極パッド上には、リード
（２６）が接続固着され、回路形成面方向に曲折される
。
メモリーチップ（４５）（２つは、金属基板（４１）（
２］）上に配置することにより放熱性がセラミック基板
より優れ、基板当り８〜１０個のメモリーチップ（掴（
２つが高密度に実装できる。メモリーチップ（４００つ
は所定の導電路（４４）（２４）上に固着する。
２］）上に配置することにより放熱性がセラミック基板
より優れ、基板当り８〜１０個のメモリーチップ（掴（
２つが高密度に実装できる。メモリーチップ（４００つ
は所定の導電路（４４）（２４）上に固着する。
枠体（３０）は合成樹脂等の絶縁部で形成され、ガイド
部０１）、衝立て部（３つ及び、イ則辺突出部（３３）
を有し、その断面はＴ型状である。
部０１）、衝立て部（３つ及び、イ則辺突出部（３３）
を有し、その断面はＴ型状である。
第１、第２混成集積回路基板（４０）（２０）の夫々の
各辺のリードを外側に露出するような衝立て部（３２１
を有し、リード（４６）（２６）が接触しないように側
辺突出部（３３１が設けられる。
各辺のリードを外側に露出するような衝立て部（３２１
を有し、リード（４６）（２６）が接触しないように側
辺突出部（３３１が設けられる。
第１、第２混成集積回路基板（４０）（２０）が、はめ
込まれる背面及び上面のそれぞれにおいて、衝立で部（
３つの表面は同一面となり、衝立て部０暗ま第１混成集
積回路基板（４０）と第２混成集積回路基板（２０）と
の離間部（３４）を保っている。
込まれる背面及び上面のそれぞれにおいて、衝立で部（
３つの表面は同一面となり、衝立て部０暗ま第１混成集
積回路基板（４０）と第２混成集積回路基板（２０）と
の離間部（３４）を保っている。
ガイド部（３１）は、第１混成集積回路基板顛及び、第
２混成集積回路基板（２０）をはめ込む際の位置規制を
するものである。
２混成集積回路基板（２０）をはめ込む際の位置規制を
するものである。
枠体（３０）の衝立て部（３２０表面に接着シートを張
り、第１混成集積回路基板（４０）のリード（４６）が
設けられた夫々の各辺と、枠体（３０）の衝立て部（３
２とを一致させ（３０）に挿入する。さらに第２混成集
積回路基板（２０）のリード（２６）が設けられた各辺
と枠体（３０）の衝立て部（３′；！Ｊを一致させ、夫
々内側主面が対向するように挿入し枠体（３０）を介し
て接着層（４□□□（２３）により接着される。
り、第１混成集積回路基板（４０）のリード（４６）が
設けられた夫々の各辺と、枠体（３０）の衝立て部（３
２とを一致させ（３０）に挿入する。さらに第２混成集
積回路基板（２０）のリード（２６）が設けられた各辺
と枠体（３０）の衝立て部（３′；！Ｊを一致させ、夫
々内側主面が対向するように挿入し枠体（３０）を介し
て接着層（４□□□（２３）により接着される。
第２図の如く構成されるように枠体（３０）に固着され
た第１混成集積回路基板（４０）のリード（４６）は、
夫々の各辺から導出され、又第２混成集積回路基板（４
０）も同様に導出される。従って第１、第２混成集積回
路基板（４０）（２０）の電気信号が独立して多数外部
に取り出すことができる。
た第１混成集積回路基板（４０）のリード（４６）は、
夫々の各辺から導出され、又第２混成集積回路基板（４
０）も同様に導出される。従って第１、第２混成集積回
路基板（４０）（２０）の電気信号が独立して多数外部
に取り出すことができる。
（ト） 発明の効果
以上の詳述した如く本発明に依れば、混成集積回路基板
は同一工程で製造可能で有り、工数を減すことができ、
従来より容易に製造できる。
は同一工程で製造可能で有り、工数を減すことができ、
従来より容易に製造できる。
また、基板が金属基板なのでセラミック基板に比べ放熱
性が優れているので高彎度の実装ができ、小型でかつ、
多数のリードが設けられるので大容量の混成集積回路装
置ができる。
性が優れているので高彎度の実装ができ、小型でかつ、
多数のリードが設けられるので大容量の混成集積回路装
置ができる。
さらに第１、第２混成集積回路基板に固着されたメモリ
ーチップは、金属基板及び枠体によって密封されるので
、耐熱性が向上し信頼性がよくなる。
ーチップは、金属基板及び枠体によって密封されるので
、耐熱性が向上し信頼性がよくなる。
第１図は本発明の実施例を示す斜視分解図、第２図は本
実施例の断面図、第３図は従来例を示す断面図である。 （４０）（２０）・・・混成集積回路基板、 （４］）
（２］）・・・金属基板、（４２１２２）・・・絶縁層
、 （４（３）（２３）・・・接着層、 （４４）（２
◇・・・導電路、（４，５） （２５）・・・メモリー
チップ、 （１，６）（２６）・・・外部リード、００
）・・・枠体、 （３１）・・・ガイド部、 （３鴎・
・・衝立で部、（３３）・・・側辺突出部、 （３４）
・・・離間部。
実施例の断面図、第３図は従来例を示す断面図である。 （４０）（２０）・・・混成集積回路基板、 （４］）
（２］）・・・金属基板、（４２１２２）・・・絶縁層
、 （４（３）（２３）・・・接着層、 （４４）（２
◇・・・導電路、（４，５） （２５）・・・メモリー
チップ、 （１，６）（２６）・・・外部リード、００
）・・・枠体、 （３１）・・・ガイド部、 （３鴎・
・・衝立で部、（３３）・・・側辺突出部、 （３４）
・・・離間部。
Claims (1)
- １、第１、第２の混成集積回路基板と、該第１、第２の
混成集積回路基板の相対する一主面に設けられた回路素
子と、前記第１の混成集積回路基板の少なくとも一辺に
設けた複数の電極パッドから導出した第１の外部リード
と、該第１の外部リードが設けられた同一辺に対応する
前記第２の混成集積回路基板の少なくとも一辺に設けた
複数の電極パッドから導出する第２の外部リードと、前
記第１及び第２の混成集積回路基板を離間して配置する
枠体とを備え、第１及び第２の外部リードが、一定間隔
をおいて同一方向に曲折されかつ互いに平行配列される
ことを特徴とする多層混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60007816A JPS61166148A (ja) | 1985-01-18 | 1985-01-18 | 多層混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60007816A JPS61166148A (ja) | 1985-01-18 | 1985-01-18 | 多層混成集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61166148A true JPS61166148A (ja) | 1986-07-26 |
| JPH0476210B2 JPH0476210B2 (ja) | 1992-12-03 |
Family
ID=11676118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60007816A Granted JPS61166148A (ja) | 1985-01-18 | 1985-01-18 | 多層混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61166148A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0264780A2 (en) * | 1986-10-15 | 1988-04-27 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device capable of being inserted into socket |
| JPH0258385U (ja) * | 1988-10-19 | 1990-04-26 | ||
| NL2021291A (en) * | 2017-07-14 | 2019-01-25 | Shindengen Electric Mfg | Electronic module |
| NL2021292A (en) * | 2017-07-14 | 2019-01-25 | Shindengen Electric Mfg | Electronic module |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57193239U (ja) * | 1981-06-03 | 1982-12-07 |
-
1985
- 1985-01-18 JP JP60007816A patent/JPS61166148A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57193239U (ja) * | 1981-06-03 | 1982-12-07 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0264780A2 (en) * | 1986-10-15 | 1988-04-27 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device capable of being inserted into socket |
| JPH0258385U (ja) * | 1988-10-19 | 1990-04-26 | ||
| NL2021291A (en) * | 2017-07-14 | 2019-01-25 | Shindengen Electric Mfg | Electronic module |
| NL2021292A (en) * | 2017-07-14 | 2019-01-25 | Shindengen Electric Mfg | Electronic module |
| US10510636B2 (en) | 2017-07-14 | 2019-12-17 | Shindengen Electric Manufacturing Co., Ltd. | Electronic module |
| US11658109B2 (en) | 2017-07-14 | 2023-05-23 | Shindengen Electric Manufacturing Co., Ltd. | Electronic module |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0476210B2 (ja) | 1992-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6208521B1 (en) | Film carrier and laminate type mounting structure using same | |
| US6028358A (en) | Package for a semiconductor device and a semiconductor device | |
| US4195195A (en) | Tape automated bonding test board | |
| JPH07192902A (ja) | Ｓｍｄ構造の抵抗器、その製造方法及びこの抵抗器を取り付けたプリント回路板 | |
| JPS5826826B2 (ja) | 集積回路用セラミック・パッケ−ジ | |
| JPH1168026A (ja) | 配線用補助パッケージおよび印刷回路配線板構造 | |
| KR920000076B1 (ko) | 반도체장치 | |
| JPS61166148A (ja) | 多層混成集積回路装置 | |
| JP2001015629A (ja) | 半導体装置及びその製造方法 | |
| JPS61166149A (ja) | 多層混成集積回路装置 | |
| JPS61166147A (ja) | 多層混成集積回路装置 | |
| JPS58159361A (ja) | 多層混成集積回路装置 | |
| JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
| JP2664440B2 (ja) | 混成集積回路 | |
| JPH0359591B2 (ja) | ||
| JP2766361B2 (ja) | 半導体装置 | |
| JPH0517709B2 (ja) | ||
| JPH0442937Y2 (ja) | ||
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| JPH0519974Y2 (ja) | ||
| JP3910937B2 (ja) | 半導体装置 | |
| JPH0442938Y2 (ja) | ||
| JP2847319B2 (ja) | 電子部品搭載用多層ボンディング基板 | |
| JPH02110990A (ja) | 混成集積回路 | |
| JPH05226513A (ja) | プラスチックピングリッドアレイ型パッケージ及びその製造方法 |