JPH02110990A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH02110990A JPH02110990A JP26311188A JP26311188A JPH02110990A JP H02110990 A JPH02110990 A JP H02110990A JP 26311188 A JP26311188 A JP 26311188A JP 26311188 A JP26311188 A JP 26311188A JP H02110990 A JPH02110990 A JP H02110990A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- substrates
- conductive sheet
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000010396 two-hybrid screening Methods 0.000 claims abstract description 16
- 239000004020 conductor Substances 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000005476 soldering Methods 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 4
- 239000011889 copper foil Substances 0.000 abstract description 4
- 239000004840 adhesive resin Substances 0.000 abstract description 2
- 229920006223 adhesive resin Polymers 0.000 abstract description 2
- 229920003002 synthetic resin Polymers 0.000 abstract description 2
- 239000000057 synthetic resin Substances 0.000 abstract description 2
- 229920005989 resin Polymers 0.000 description 8
- 239000011347 resin Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は混成集積回路に関し、特に二枚の混成集積回路
基板からなる混成集積回路の上下回路の接続の改良に関
する。
基板からなる混成集積回路の上下回路の接続の改良に関
する。
（ロ）従来の技術
混成集積回路は通常１枚の混成集積回路基板上に所望形
状に形成された導体上に複数の半導体素子からなる所望
の機能を有する回路が形成されている。
状に形成された導体上に複数の半導体素子からなる所望
の機能を有する回路が形成されている。
近年、集積化に伴い１枚基板のみならず２枚の基板から
なる混成集積回路が既に多くの分野で使用されている。
なる混成集積回路が既に多くの分野で使用されている。
第６図は斯る二枚の混成集積回路基板（２１）（２２）
からなる混成集積回路を示す断面図である。夫々の混成
集積回路基板（２１）（２２）上には所望形状の導体（
図示しない）が形成され、その夫々の導体上にトランジ
スタ、ＩＣ１等の複数の半導体素子（２３）及びチップ
抵抗、チップコンデンサ等のチップ部品が固着されてい
る。また、夫々の基板（２１）（２２）上に形成された
導体は基板（２１）（２２）の周端部付近で金属のリー
ド線（２４〉によって半田接続され、そのリード線（２
４）は樹脂層（２５）によって樹脂封止されている。
からなる混成集積回路を示す断面図である。夫々の混成
集積回路基板（２１）（２２）上には所望形状の導体（
図示しない）が形成され、その夫々の導体上にトランジ
スタ、ＩＣ１等の複数の半導体素子（２３）及びチップ
抵抗、チップコンデンサ等のチップ部品が固着されてい
る。また、夫々の基板（２１）（２２）上に形成された
導体は基板（２１）（２２）の周端部付近で金属のリー
ド線（２４〉によって半田接続され、そのリード線（２
４）は樹脂層（２５）によって樹脂封止されている。
斯る混成集積回路と同様技術のものは実公昭５５−８３
１６号公報に記載されている。
１６号公報に記載されている。
（ハ）発明が解決しようとする課題
上述した様に二枚の混成集積回路基板からなる混成集積
回路の夫々の基板上に形成された回路の接続は夫々の基
板の周端部でリード線によって行われるために、そのリ
ード線を樹脂層で樹脂封止するための空間が必要となり
、混成集積回路基板の実装面積が制約される問題があっ
た。
回路の夫々の基板上に形成された回路の接続は夫々の基
板の周端部でリード線によって行われるために、そのリ
ード線を樹脂層で樹脂封止するための空間が必要となり
、混成集積回路基板の実装面積が制約される問題があっ
た。
また、従来では金属リード線の半田付けで接続されるた
めにリード線の半田付は工程を必要とし、更にその半田
付は部の腐食によって信頼性が低下する危惧がある。
めにリード線の半田付は工程を必要とし、更にその半田
付は部の腐食によって信頼性が低下する危惧がある。
更にリード線を密封するために樹脂層なるものが必要で
あり、樹脂層を形成するための工程あるいは専用の樹脂
が必要となりコスト高となる問題がある。
あり、樹脂層を形成するための工程あるいは専用の樹脂
が必要となりコスト高となる問題がある。
（ニ）課題を解決するための手段
本発明は上述した課題に鑑みて為されたものであり、二
枚の混成集積回路基板上に所望形状の導電路が形成きれ
、前記導電路上に固着された複数の半導体素子により所
望機能を有する回路が形成きれ、夫々の前記半導体素子
が対向する様に前記二枚の混成集積回路基板がケース材
により離間固着された混成集積回路において、前記二枚
の混成集積回路基板間の所定位置に前記夫々の基板上に
形成された前記導電路を接続するための導電性シートを
設けて解決する。
枚の混成集積回路基板上に所望形状の導電路が形成きれ
、前記導電路上に固着された複数の半導体素子により所
望機能を有する回路が形成きれ、夫々の前記半導体素子
が対向する様に前記二枚の混成集積回路基板がケース材
により離間固着された混成集積回路において、前記二枚
の混成集積回路基板間の所定位置に前記夫々の基板上に
形成された前記導電路を接続するための導電性シートを
設けて解決する。
（ホ）作用
この様に本発明に依れば、二枚の混成集積回路基板間の
所定位置に夫々の基板上に形成された回路を接続するた
めの導電性シートを設けることにより、半田付レスで二
枚の混成集積回路基板を接続することができる。
所定位置に夫々の基板上に形成された回路を接続するた
めの導電性シートを設けることにより、半田付レスで二
枚の混成集積回路基板を接続することができる。
また金属リード線を使用しないために樹脂層を形成する
必要性がない。
必要性がない。
（へ）実施例
以下に第１図に示した実施例に基づいて本発明の詳細な
説明する。
説明する。
本発明の混成集積回路は第１図に示す如く、二枚の混成
集積回路基板（１）（２）と、二枚の混成集積回路基板
（１）（２）を離間固着するケース材（３）と、二枚の
混成集積回路基板（１）（２）間に配置され夫々の回路
を接続するための導電性シート（４）とから構成されて
いる。
集積回路基板（１）（２）と、二枚の混成集積回路基板
（１）（２）を離間固着するケース材（３）と、二枚の
混成集積回路基板（１）（２）間に配置され夫々の回路
を接続するための導電性シート（４）とから構成されて
いる。
二枚の混成集積回路基板（１）（２）（以下基板という
）はセラミックスあるいは金属基板が用いられ、本実施
例では放熱性の優れた金属基板が用いられている。金属
基板としてはアルミニウム基板、鉄基板、ホーロ基板等
を用いることが可能であるが、ここではアルミニウム基
板を用いるものとする。そのアルミニウム基板の表面に
は周知の陽極酸化技術によって酸化アルミニウム膜が形
成され絶縁される。
）はセラミックスあるいは金属基板が用いられ、本実施
例では放熱性の優れた金属基板が用いられている。金属
基板としてはアルミニウム基板、鉄基板、ホーロ基板等
を用いることが可能であるが、ここではアルミニウム基
板を用いるものとする。そのアルミニウム基板の表面に
は周知の陽極酸化技術によって酸化アルミニウム膜が形
成され絶縁される。
二枚の基板（１）（２）上には接着性樹脂によって銅箔
が貼着きれており、その銅箔がエツチングされて所望形
状の導電路（５）（６）が形成されている。
が貼着きれており、その銅箔がエツチングされて所望形
状の導電路（５）（６）が形成されている。
夫々の基板（１）＜２）上に形成された導電路（５）（
６）上にはＩＣ，トランジスタ、ＬＳＩ等の複数の半導
体素子（７）及びチップ抵抗、チップコンデンサ等の複
数の電子部品（８）が固着きれ所望の回路が形成される
。
６）上にはＩＣ，トランジスタ、ＬＳＩ等の複数の半導
体素子（７）及びチップ抵抗、チップコンデンサ等の複
数の電子部品（８）が固着きれ所望の回路が形成される
。
本発明の特徴とするところは二枚の基板（１）（２）上
に形成された導電路（５）（６）を導電性シート（４）
によって接続せしめるところにある。
に形成された導電路（５）（６）を導電性シート（４）
によって接続せしめるところにある。
導電性シート（４）としてはゴム又は合成樹脂から成る
絶縁シートの厚さ方向に線状導体（９）が複数に埋め込
みされており、導電性シート（４）の両面からは線状導
体（９）が突出されている。また、導電性シート（４）
は二枚の基板（１）（２）を離間固着するケース材（３
）より若干突出されている。（第２図参照）。斯る導電
性シートは特開昭６２−２２９７１４号公報、特開昭５
９−５８７０９号公報に記載されている。
絶縁シートの厚さ方向に線状導体（９）が複数に埋め込
みされており、導電性シート（４）の両面からは線状導
体（９）が突出されている。また、導電性シート（４）
は二枚の基板（１）（２）を離間固着するケース材（３
）より若干突出されている。（第２図参照）。斯る導電
性シートは特開昭６２−２２９７１４号公報、特開昭５
９−５８７０９号公報に記載されている。
導電性シート（４）によって接続される夫々の導電路（
５）（６）は、第３図に示す如く、複数本づつ接続きれ
るか、あるいは、第４図に示す如く、導電路（５）（６
）の所定部分を１本づつ選択的に接続することができる
。
５）（６）は、第３図に示す如く、複数本づつ接続きれ
るか、あるいは、第４図に示す如く、導電路（５）（６
）の所定部分を１本づつ選択的に接続することができる
。
夫々の基板（１）（２）上に固着された半導体素子（７
）（７）が対向する様に二枚の基板（１）（２）はケー
ス材（３）に配置され離間固着される。このとき二枚の
基板（１）（２）内には導電性シート（４）が配置され
ており、この導電性シート（４）はケース材（３）より
突出されているために二枚の基板（１）（２）によって
強固に挟持され夫々の導電路（５）（６）は導電性シー
ト（４）によって圧接接続される。
）（７）が対向する様に二枚の基板（１）（２）はケー
ス材（３）に配置され離間固着される。このとき二枚の
基板（１）（２）内には導電性シート（４）が配置され
ており、この導電性シート（４）はケース材（３）より
突出されているために二枚の基板（１）（２）によって
強固に挟持され夫々の導電路（５）（６）は導電性シー
ト（４）によって圧接接続される。
ケース材（３）は絶縁樹脂で形成きれ、第５図に示す如
く、導電性シート（４）を基板（１）（２）とケース材
（３）固着時に保持するための保持ガイド部（１０）が
形成されている。この保持ガイド部（１０）は導電性シ
ート（４）の形状と一致する様に形成され、保持ガイド
部（１０）内に導電性シート（４）を挿入して離脱しな
い程度に形成しである。
く、導電性シート（４）を基板（１）（２）とケース材
（３）固着時に保持するための保持ガイド部（１０）が
形成されている。この保持ガイド部（１０）は導電性シ
ート（４）の形状と一致する様に形成され、保持ガイド
部（１０）内に導電性シート（４）を挿入して離脱しな
い程度に形成しである。
ケース材（３）の保持ガイド部（１０）内に導電性シー
ト（４）を挿入配置して、二枚の基板（１）（２）上に
固着された半導体素子（７）（７）が対向する様に二枚
の基板（１）（２）でケース材（３）を挟持する様に配
置して二枚の基板（１）（２）は接着シートによってケ
ース材（３）に固着きれる。この際導電性シート（４）
はケース材（３）の段差部（１１）より若干突出されて
３／）るために二枚の基板（１）（２）によって挟持さ
れるので夫々の導電路（５）（６）は導電性シート（４
）によって圧接接続される。
ト（４）を挿入配置して、二枚の基板（１）（２）上に
固着された半導体素子（７）（７）が対向する様に二枚
の基板（１）（２）でケース材（３）を挟持する様に配
置して二枚の基板（１）（２）は接着シートによってケ
ース材（３）に固着きれる。この際導電性シート（４）
はケース材（３）の段差部（１１）より若干突出されて
３／）るために二枚の基板（１）（２）によって挟持さ
れるので夫々の導電路（５）（６）は導電性シート（４
）によって圧接接続される。
斯る本発明の混成集積回路に依れば、二枚の基板間に夫
々の導電路を接続するための導電性シートを配置しケー
ス材で一体化することにより、導電性シートが二枚の基
板間に挟持され夫々の導電路を導電性シートによって圧
接接続することができ、従来の如きリード線の半田付け
をすることなく、半田付レスで二枚の基板の接続を行う
ことが実現できる。
々の導電路を接続するための導電性シートを配置しケー
ス材で一体化することにより、導電性シートが二枚の基
板間に挟持され夫々の導電路を導電性シートによって圧
接接続することができ、従来の如きリード線の半田付け
をすることなく、半田付レスで二枚の基板の接続を行う
ことが実現できる。
（ト）発明の効果
以上に詳述した如く、本発明に依れば、二枚の基板間に
夫々の導電路を接続するための導電性シートを配置しケ
ース材で一体化することにより、導電性シートが二枚の
基板間に挟持きれ夫々の導電路を導電性シートによって
圧接接続することができ、従来の如き、リード線の半田
付けをすることなく、半田付レスで二枚の基板を接続す
ることができ、信頼性が向上する利点を有する。
夫々の導電路を接続するための導電性シートを配置しケ
ース材で一体化することにより、導電性シートが二枚の
基板間に挟持きれ夫々の導電路を導電性シートによって
圧接接続することができ、従来の如き、リード線の半田
付けをすることなく、半田付レスで二枚の基板を接続す
ることができ、信頼性が向上する利点を有する。
また、本発明では従来の如き、リード線を必要としない
ため、リード線を封止する樹脂層を必要とせず、実装面
積が有効に使用でき実装密度の高い実装が行える。
ため、リード線を封止する樹脂層を必要とせず、実装面
積が有効に使用でき実装密度の高い実装が行える。
更に、本発明ではケース材に導電性シートを保持するた
めの保持ガイド部が形成されているために、導電性シー
トが工程中に離脱することがないため、従来の工程がそ
のまま使用することができる。
めの保持ガイド部が形成されているために、導電性シー
トが工程中に離脱することがないため、従来の工程がそ
のまま使用することができる。
更に本発明では従来の如き、二枚の基板の周端部付近で
接続する必要性がないため、回路設計上において、接続
するための回路パターン制約を受けることがなく容易に
回路設計が行える。
接続する必要性がないため、回路設計上において、接続
するための回路パターン制約を受けることがなく容易に
回路設計が行える。
第１図は本発明の混成集積回路を示す断面図、第２図は
本実施例で用いる導電性シートを示す斜親図、第３図、
第４図は導電性シートと導電路とを示す斜視分解図、第
５図は本実施例で用いられるケース材を示す平面図、及
び第６図は従来例を示す断面図である。 （１）（２）・・・混成集積回路基板、 （３）・・・
ケース材、（４）・・・導電性シート。
本実施例で用いる導電性シートを示す斜親図、第３図、
第４図は導電性シートと導電路とを示す斜視分解図、第
５図は本実施例で用いられるケース材を示す平面図、及
び第６図は従来例を示す断面図である。 （１）（２）・・・混成集積回路基板、 （３）・・・
ケース材、（４）・・・導電性シート。
Claims (9)
- （１）二枚の混成集積回路基板上に所望形状の導電路が
形成され、前記導電路上に複数の半導体素子が固着され
、夫々の前記半導体素子が対向する様に前記二枚の混成
集積回路基板がケース材により離間固着された混成集積
回路において、 前記二枚の混成集積回路基板間の所定位置に前記夫々の
基板上に形成された前記導電路を接続するための導電性
シートが配置されたことを特徴とする混成集積回路。 - （２）前記導電性シートは前記二枚の混成集積回路基板
で挟持されていることを特徴とする請求項１記載の混成
集積回路。 - （３）前記導電性シートの両面からは多数の線状導体が
突出され、前記夫々の導電路と圧接接続されることを特
徴とする請求項１記載の混成集積回路。 - （４）前記導電性シート１個により前記夫々の基板上に
形成された導電路が複数本圧接接続されることを特徴と
する請求項３記載の混成集積回路。 - （５）前記導電性シート１個により前記夫々の基板上に
形成された導電路の所定部分が選択的に圧接接続される
ことを特徴とする請求項３記載の混成集積回路。 - （６）前記導電性シートは少なくとも１個以上配置され
たことを特徴とする請求項１記載の混成集積回路。 - （７）前記ケース材には前記導電性シートを保持するた
めの保持ガイド部が設けられていることを特徴とする請
求項１記載の混成集積回路。 - （８）前記導電性シートは前記ケース材より突出されて
いることを特徴とする請求項１記載の混成集積回路。 - （９）前記二枚の混成集積回路基板は絶縁金属基板であ
ることを特徴とする請求項１記載の混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26311188A JPH02110990A (ja) | 1988-10-19 | 1988-10-19 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26311188A JPH02110990A (ja) | 1988-10-19 | 1988-10-19 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02110990A true JPH02110990A (ja) | 1990-04-24 |
Family
ID=17384980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26311188A Pending JPH02110990A (ja) | 1988-10-19 | 1988-10-19 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02110990A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02130992A (ja) * | 1988-11-11 | 1990-05-18 | Sanyo Electric Co Ltd | 混成集積回路 |
| JPWO2004066691A1 (ja) * | 2003-01-22 | 2006-05-18 | 日本電気株式会社 | 回路基板装置及び配線基板間接続方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6248673A (ja) * | 1986-04-30 | 1987-03-03 | Sumitomo Chem Co Ltd | ベンゾチアジン誘導体およびその製法 |
| JPS6249874B2 (ja) * | 1981-02-10 | 1987-10-21 | Matsushita Electric Ind Co Ltd |
-
1988
- 1988-10-19 JP JP26311188A patent/JPH02110990A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6249874B2 (ja) * | 1981-02-10 | 1987-10-21 | Matsushita Electric Ind Co Ltd | |
| JPS6248673A (ja) * | 1986-04-30 | 1987-03-03 | Sumitomo Chem Co Ltd | ベンゾチアジン誘導体およびその製法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02130992A (ja) * | 1988-11-11 | 1990-05-18 | Sanyo Electric Co Ltd | 混成集積回路 |
| JPWO2004066691A1 (ja) * | 2003-01-22 | 2006-05-18 | 日本電気株式会社 | 回路基板装置及び配線基板間接続方法 |
| JP4584144B2 (ja) * | 2003-01-22 | 2010-11-17 | 日本電気株式会社 | 回路基板装置及び配線基板間接続方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0669402A (ja) | プリント基板およびその製造方法 | |
| JPH02110990A (ja) | 混成集積回路 | |
| JP2504486B2 (ja) | 混成集積回路構造 | |
| JPS61166149A (ja) | 多層混成集積回路装置 | |
| JPH02343A (ja) | 電子部品搭載用基板 | |
| JPH0519974Y2 (ja) | ||
| JP2664440B2 (ja) | 混成集積回路 | |
| JPH0445253Y2 (ja) | ||
| JPH0442937Y2 (ja) | ||
| JPS61166148A (ja) | 多層混成集積回路装置 | |
| JP2001203314A (ja) | 半導体装置 | |
| JP2771575B2 (ja) | 混成集積回路 | |
| JP2594365B2 (ja) | 配線基板及び配線基板の接続方法 | |
| JPS61166147A (ja) | 多層混成集積回路装置 | |
| JP2766361B2 (ja) | 半導体装置 | |
| JPH02130992A (ja) | 混成集積回路 | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム | |
| JPH05152703A (ja) | 混成集積回路装置 | |
| JPH01287987A (ja) | 混成集積回路 | |
| JPH0442938Y2 (ja) | ||
| JP2700257B2 (ja) | 配線基板付きリードフレームとその製造方法 | |
| JPH0534133Y2 (ja) | ||
| JPH0639483Y2 (ja) | 混成集積回路 | |
| JPH064605Y2 (ja) | 混成集積回路 | |
| JPH01257392A (ja) | 多層混成集積回路装置 |