JPH0534133Y2 - - Google Patents
Info
- Publication number
- JPH0534133Y2 JPH0534133Y2 JP11015887U JP11015887U JPH0534133Y2 JP H0534133 Y2 JPH0534133 Y2 JP H0534133Y2 JP 11015887 U JP11015887 U JP 11015887U JP 11015887 U JP11015887 U JP 11015887U JP H0534133 Y2 JPH0534133 Y2 JP H0534133Y2
- Authority
- JP
- Japan
- Prior art keywords
- substrates
- counterbore
- insulating
- case material
- metal substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 46
- 239000000463 material Substances 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 238000005192 partition Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Landscapes
- Combinations Of Printed Boards (AREA)
- Casings For Electric Apparatus (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は混成集積回路に関し、特に電磁シール
ドを目的とした混成集積回路の改良に関する。
ドを目的とした混成集積回路の改良に関する。
(ロ) 従来の技術
従来、電磁シールドを目的とした混成集積回路
は第4図(実願昭62−23014公報)に示す如く、
二枚の金属基板21,22を絶縁フイルム23で
離間連結させ、金属基板21,22上に固着され
た回路素子20を対向する様に金属材料で構成さ
れたケース材24にフイルム23を折曲げ配置さ
せ、あらかじめ金属基板21,22の4隅に設け
られた孔27とケース材24に形成された孔2
7′とを一致させビス28でケース材24と基板
21,22とが係止される。ビス28は基板2
1,22とケース材24とを係止するだけではな
く基板21,22とケース材24とを同電位にす
る役割も兼ねている。更にケース材には折曲げ部
のフイルム23を保護するために金属の蓋体26
がケース材24にビス28でビス止めされ一体化
される。
は第4図(実願昭62−23014公報)に示す如く、
二枚の金属基板21,22を絶縁フイルム23で
離間連結させ、金属基板21,22上に固着され
た回路素子20を対向する様に金属材料で構成さ
れたケース材24にフイルム23を折曲げ配置さ
せ、あらかじめ金属基板21,22の4隅に設け
られた孔27とケース材24に形成された孔2
7′とを一致させビス28でケース材24と基板
21,22とが係止される。ビス28は基板2
1,22とケース材24とを係止するだけではな
く基板21,22とケース材24とを同電位にす
る役割も兼ねている。更にケース材には折曲げ部
のフイルム23を保護するために金属の蓋体26
がケース材24にビス28でビス止めされ一体化
される。
この様に全体を金属で覆うことで外部からの電
磁波を完全に遮蔽することができ、電磁波による
誤動作等の悪影響を防止することができる。
磁波を完全に遮蔽することができ、電磁波による
誤動作等の悪影響を防止することができる。
(ハ) 考案が解決しようとする問題点
しかしながら、従来の混成集積回路では金属ケ
ースと金属基板とを同電位とするためにビスによ
つて行つていた為、基板にビス孔を設けなければ
ならず基板実装面積が小さくなる問題点があつ
た。
ースと金属基板とを同電位とするためにビスによ
つて行つていた為、基板にビス孔を設けなければ
ならず基板実装面積が小さくなる問題点があつ
た。
また、ケースと基板とをビスで係止すると作業
性が著しく低下する問題点もある。
性が著しく低下する問題点もある。
(ニ) 問題点を解決するための手段
本考案は上述した問題点に鑑みて為されたもの
であり、第1図に示す如く、二枚の絶縁性金属基
板1,2の一側辺終端部に設けられた第1のザグ
リ部3と、第1のザグリ部3が設けられた二枚の
基板1,2の反対面に形成された導電路10と、
導電路10上に固着された回路素子13と、二枚
の基板1,2上に形成された導電路10を接続す
ると共に二枚の基板1,2を離間連結する接続体
4と、回路素子13を対向させ接続体14を折曲
げ二枚の基板1,2を離間配置する枠部16に第
1のザグリ部3に対応する第2のザグリ部6が設
けられたケース材5と、第1及び第2のザグリ部
3,6を接続するワイヤ7と、ケース材5に挿入
され第1及び第2のザグリ部3,6を接続するワ
イヤ7及び接続体4を封止するコ字状の外側ケー
ス材8とを備えて解決する。
であり、第1図に示す如く、二枚の絶縁性金属基
板1,2の一側辺終端部に設けられた第1のザグ
リ部3と、第1のザグリ部3が設けられた二枚の
基板1,2の反対面に形成された導電路10と、
導電路10上に固着された回路素子13と、二枚
の基板1,2上に形成された導電路10を接続す
ると共に二枚の基板1,2を離間連結する接続体
4と、回路素子13を対向させ接続体14を折曲
げ二枚の基板1,2を離間配置する枠部16に第
1のザグリ部3に対応する第2のザグリ部6が設
けられたケース材5と、第1及び第2のザグリ部
3,6を接続するワイヤ7と、ケース材5に挿入
され第1及び第2のザグリ部3,6を接続するワ
イヤ7及び接続体4を封止するコ字状の外側ケー
ス材8とを備えて解決する。
(ホ) 作用
この様に本考案に依れば、二枚の絶縁性金属基
板の一側辺終端部に第1のザグリ部を設け、第1
のザグリ部に対応する第2のザグリ部をケース材
に設け夫々のザグリ部をワイヤで接続し、ケース
材に外側ケース材を挿入して一体化することによ
り、従来の様に基板に孔を設けることなくケース
と基板とを短絡することができ基板の実装面積が
向上する。
板の一側辺終端部に第1のザグリ部を設け、第1
のザグリ部に対応する第2のザグリ部をケース材
に設け夫々のザグリ部をワイヤで接続し、ケース
材に外側ケース材を挿入して一体化することによ
り、従来の様に基板に孔を設けることなくケース
と基板とを短絡することができ基板の実装面積が
向上する。
(ヘ) 実施例
以下に第1図に示した実施例に基づいて本考案
を詳細に説明する。
を詳細に説明する。
本考案の混成集積回路は第1図に示す如く、二
枚の絶縁性基板1,2と、二枚の絶縁性金属基板
1,2の終端部に設けられた第1のザグリ部3
と、二枚の絶縁性金属基板1,2を接続して連結
する接続体4と、二枚の基板1,2を離間配置す
るケース材5と、ケース材5に設けられた第2の
ザグリ部6と、第1のザグリ部3と第2のザグリ
部6とを接続するワイヤ7と、接続体4及びワイ
ヤ7を封止する外側ケース材8とから構成され
る。
枚の絶縁性基板1,2と、二枚の絶縁性金属基板
1,2の終端部に設けられた第1のザグリ部3
と、二枚の絶縁性金属基板1,2を接続して連結
する接続体4と、二枚の基板1,2を離間配置す
るケース材5と、ケース材5に設けられた第2の
ザグリ部6と、第1のザグリ部3と第2のザグリ
部6とを接続するワイヤ7と、接続体4及びワイ
ヤ7を封止する外側ケース材8とから構成され
る。
二枚の絶縁性金属基板1,2はアルミニウム基
板が用いられ、絶縁性とするために、その表面は
陽極酸化により酸化アルミニウム膜が形成され
る。更に絶縁性を向上させるために二枚の絶縁性
金属基板1,2の一主面にはエポキシ樹脂、ポリ
イミド樹脂等の絶縁樹脂9が貼着される。絶縁樹
脂にはあらかじめ銅箔が一体化されており、銅箔
を所望の形状にエツチングして所望のパターン形
状の導電路10が形成される。導電路10が延在
される夫々の基板1,2の対向する側辺周端部に
は接続体4及び外部リード11が固着接続される
複数の導電パツド12が形成される。
板が用いられ、絶縁性とするために、その表面は
陽極酸化により酸化アルミニウム膜が形成され
る。更に絶縁性を向上させるために二枚の絶縁性
金属基板1,2の一主面にはエポキシ樹脂、ポリ
イミド樹脂等の絶縁樹脂9が貼着される。絶縁樹
脂にはあらかじめ銅箔が一体化されており、銅箔
を所望の形状にエツチングして所望のパターン形
状の導電路10が形成される。導電路10が延在
される夫々の基板1,2の対向する側辺周端部に
は接続体4及び外部リード11が固着接続される
複数の導電パツド12が形成される。
導電路10が形成された二枚の基板1,2の反
対面、即ち、基板露出面側に第1のザグリ部3が
形成され、その第1のザグリ部3は導電パツド1
2が設けられない基板1,2の一側辺の終端に設
けられる。第1のザグリ部3の大きさはワイヤで
ボンデイングが可能な大きさであればその形状は
任意であり、ここでは半円状に形成される。
対面、即ち、基板露出面側に第1のザグリ部3が
形成され、その第1のザグリ部3は導電パツド1
2が設けられない基板1,2の一側辺の終端に設
けられる。第1のザグリ部3の大きさはワイヤで
ボンデイングが可能な大きさであればその形状は
任意であり、ここでは半円状に形成される。
夫々の基板1,2の導電路10上にはチツプ抵
抗、チツプコンデンサ、コンデンサ、IC、トラ
ンジスタ等の回路素子13が固着実装される。
抗、チツプコンデンサ、コンデンサ、IC、トラ
ンジスタ等の回路素子13が固着実装される。
接続体4は二枚の基板1,2の夫々一方の導電
バツド12に固着接続され、二枚の基板1,2上
に形成された回路を接続すると共に基板1,2を
離間連結する。本実施例での接続体4はフレキシ
ブルであるポリイミド樹脂等の絶縁フイルム14
上に導電パターンが形成されており、絶縁フイル
ム14の両終端から導電パターンである導線15
が導出されその先端部が夫々の導電パツド12上
に半田接続される。接続体4が固着接続されない
他の導電バツド12上には外部回路との接続を行
う外部リード11が固着される。
バツド12に固着接続され、二枚の基板1,2上
に形成された回路を接続すると共に基板1,2を
離間連結する。本実施例での接続体4はフレキシ
ブルであるポリイミド樹脂等の絶縁フイルム14
上に導電パターンが形成されており、絶縁フイル
ム14の両終端から導電パターンである導線15
が導出されその先端部が夫々の導電パツド12上
に半田接続される。接続体4が固着接続されない
他の導電バツド12上には外部回路との接続を行
う外部リード11が固着される。
ケース材5は金属のアルミニウムで形成され、
二枚の基板1,2を離間固着する枠部16と、基
板1,2間の空間を二分する仕切板20とから構
成される。
二枚の基板1,2を離間固着する枠部16と、基
板1,2間の空間を二分する仕切板20とから構
成される。
枠部16は二枚の基板1,2上に固着された回
路素子13を対向させ二枚の基板1,2を離間固
着するために枠状に形成され、枠部16の側辺に
は第1のザグリ部3と対応する位置に第2のザグ
リ部6が設けられる。第2のザグリ部6は第1の
ザグリ部3と同様にボンデイングができる形状で
あれば、その形状は任意であり、第1のザグリ部
3と同様に半円に形成される。
路素子13を対向させ二枚の基板1,2を離間固
着するために枠状に形成され、枠部16の側辺に
は第1のザグリ部3と対応する位置に第2のザグ
リ部6が設けられる。第2のザグリ部6は第1の
ザグリ部3と同様にボンデイングができる形状で
あれば、その形状は任意であり、第1のザグリ部
3と同様に半円に形成される。
仕切板20は枠部16の内側の略中央部に設け
られる。即ち、仕切板20はケース材5と二枚の
金属基板1,2とで形成される空間部を二分する
様に基板1,2と平行して設けられる。
られる。即ち、仕切板20はケース材5と二枚の
金属基板1,2とで形成される空間部を二分する
様に基板1,2と平行して設けられる。
外側ケース材8はケース材5の枠部16側面に
当接する様に挿入配置される。即ち、外側ケース
材8は二枚の基板1,2を接続して連結する接続
体4をシールする様にコ字状に形成され、その両
側面下方にはビス止め用の孔17が設けられる。
コ字状に形成された外側ケース材8には係止部1
8が設けられる。係止部18は外側ケース材8を
ケース材5に挿入したとき位置ズレ防止及び第1
及び第2のザグリ部3,6を接続するワイヤ7を
外部から保護するために設けられる。
当接する様に挿入配置される。即ち、外側ケース
材8は二枚の基板1,2を接続して連結する接続
体4をシールする様にコ字状に形成され、その両
側面下方にはビス止め用の孔17が設けられる。
コ字状に形成された外側ケース材8には係止部1
8が設けられる。係止部18は外側ケース材8を
ケース材5に挿入したとき位置ズレ防止及び第1
及び第2のザグリ部3,6を接続するワイヤ7を
外部から保護するために設けられる。
接続体4で離間連結された二枚の基板1,2は
ケース材5の枠部16を挾む様に接続体4を折曲
げ接着シートによりケース材5と二枚の基板1,
2とが固着される。第1及び第2のザグリ部3,
6はそれぞれ対応し、この第1及び第2のザグリ
部3,6上にワイヤ7がボンデイング接続され基
板1,2とケース材5とが同電位となる。
ケース材5の枠部16を挾む様に接続体4を折曲
げ接着シートによりケース材5と二枚の基板1,
2とが固着される。第1及び第2のザグリ部3,
6はそれぞれ対応し、この第1及び第2のザグリ
部3,6上にワイヤ7がボンデイング接続され基
板1,2とケース材5とが同電位となる。
ワイヤ7をボンデイング接続した後、外側ケー
ス材8を二枚の基板1,2が固着されたケース材
5に挿入してビス19で外側ケース材8とケース
材5とを係止して一体化する。
ス材8を二枚の基板1,2が固着されたケース材
5に挿入してビス19で外側ケース材8とケース
材5とを係止して一体化する。
(ト) 考案の効果
以上に詳述した如く、本考案に依れば、基板の
終端辺に第1のザグリ部を設け、第1のザグリ部
と対応する第2のザグリ部をケース材に設けて第
1及び第2のザグリ部をワイヤで接続し、外側ケ
ース材を用いて一体化することにより、従来の様
に基板に孔を設けず同電位とすることができ、基
板の実装積面が大きくなり実装密度が向上するも
のである。
終端辺に第1のザグリ部を設け、第1のザグリ部
と対応する第2のザグリ部をケース材に設けて第
1及び第2のザグリ部をワイヤで接続し、外側ケ
ース材を用いて一体化することにより、従来の様
に基板に孔を設けず同電位とすることができ、基
板の実装積面が大きくなり実装密度が向上するも
のである。
第1図は本考案の実施例を示す斜視組立て分解
図、第2図は第1図のマル印内の要部拡大図、第
3図は従来例を示す斜視組立て分解図である。 1,2は絶縁性金属基板、3,6は第1及び第
2のザグリ部。4は接続体、5はケース材、7は
ワイヤ、8は外側ケース。
図、第2図は第1図のマル印内の要部拡大図、第
3図は従来例を示す斜視組立て分解図である。 1,2は絶縁性金属基板、3,6は第1及び第
2のザグリ部。4は接続体、5はケース材、7は
ワイヤ、8は外側ケース。
Claims (1)
- 二枚の絶縁性金属基板と、前記二枚の絶縁性金
属基板の一側辺終端部に設けられた第1のザグリ
部と、前記第1のザグリ部が設けられた前記二枚
の絶縁性金属基板の反対面に形成された導電路
と、前記導電路上に固着された回路素子と、前記
二枚の絶縁性金属基板上に形成された前記導電路
を接続すると共に前記二枚の絶縁性金属基板を離
間連結する接続体と、前記回路素子を対向させ前
記接続体を折曲げ前記二枚の絶縁性金属基板を離
間配置する枠部に前記第1のザグリ部に対応する
第2のザグリ部が設けられたケース材と、前記第
1のザグリ部と前記第2のザグリ部とを接続して
短絡させるボンデイングワイヤと、前記ケース材
に挿入され前記第1及び第2のザグリ部を接続す
る前記ワイヤ及び前記接続体を封止するコ字状の
外側ケース材とを備えたことを特徴とする混成集
積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11015887U JPH0534133Y2 (ja) | 1987-07-17 | 1987-07-17 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11015887U JPH0534133Y2 (ja) | 1987-07-17 | 1987-07-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6413798U JPS6413798U (ja) | 1989-01-24 |
JPH0534133Y2 true JPH0534133Y2 (ja) | 1993-08-30 |
Family
ID=31347058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11015887U Expired - Lifetime JPH0534133Y2 (ja) | 1987-07-17 | 1987-07-17 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0534133Y2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2722820B2 (ja) * | 1990-12-27 | 1998-03-09 | 松下電器産業株式会社 | メタルベース基板 |
-
1987
- 1987-07-17 JP JP11015887U patent/JPH0534133Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6413798U (ja) | 1989-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4931908A (en) | Housing for an electronic circuit | |
JPH0534133Y2 (ja) | ||
JPH0534132Y2 (ja) | ||
JPS6175558A (ja) | 混成集積回路装置 | |
JPH04273200A (ja) | シールド装置 | |
JP2821315B2 (ja) | シングルインラインモジュール | |
JPH0442937Y2 (ja) | ||
JPS61166149A (ja) | 多層混成集積回路装置 | |
JPH0528800Y2 (ja) | ||
JPH0378793B2 (ja) | ||
JP2001243436A (ja) | 情報カード及びそのカード状筐体 | |
JPH056715Y2 (ja) | ||
JP2680619B2 (ja) | 混成集積回路 | |
JPH02110990A (ja) | 混成集積回路 | |
JPH0445253Y2 (ja) | ||
JP2544272Y2 (ja) | 混成集積回路 | |
JPH0476210B2 (ja) | ||
JPH06824Y2 (ja) | 混成集積回路 | |
JP2664440B2 (ja) | 混成集積回路 | |
JPH043500Y2 (ja) | ||
JPH064605Y2 (ja) | 混成集積回路 | |
JP2544273Y2 (ja) | 混成集積回路 | |
JPS62149144A (ja) | 混成集積回路 | |
JPH0430565A (ja) | 高出力用混成集積回路装置 | |
JPH01257391A (ja) | 多層混成集積回路装置 |