JP2680619B2 - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JP2680619B2 JP2680619B2 JP20055988A JP20055988A JP2680619B2 JP 2680619 B2 JP2680619 B2 JP 2680619B2 JP 20055988 A JP20055988 A JP 20055988A JP 20055988 A JP20055988 A JP 20055988A JP 2680619 B2 JP2680619 B2 JP 2680619B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- integrated circuit
- hybrid integrated
- circuit according
- conductive path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0284—Details of three-dimensional rigid printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は混成集積回路に関し、特に電磁シールドを有
する混成集積回路に関する。
する混成集積回路に関する。
（ロ）従来の技術 最近の電子機器では機器の小形化を図ることから、DC
−DCコンバータ、スイッチング電源等のハイブリッドIC
として構成された電子部品ユニットが互いに近接してレ
イアウトされている場合が多く、これら電子部品ユニッ
トの動作時に発生するスイッチングノイズ、漏洩磁束等
による電磁波が他の電子部品ユニットに影響を及ぼすこ
とのないようにすることが厳しく規制されている。この
ために各電子部品ユニットに対して性能の高い電磁シー
ルド性が要求されている。
−DCコンバータ、スイッチング電源等のハイブリッドIC
として構成された電子部品ユニットが互いに近接してレ
イアウトされている場合が多く、これら電子部品ユニッ
トの動作時に発生するスイッチングノイズ、漏洩磁束等
による電磁波が他の電子部品ユニットに影響を及ぼすこ
とのないようにすることが厳しく規制されている。この
ために各電子部品ユニットに対して性能の高い電磁シー
ルド性が要求されている。
ところでハイブリッドIC、特に金属基板を用いたハイ
ブリッドICのシールド対策として本出願人は第７図で示
す構造を出願した。
ブリッドICのシールド対策として本出願人は第７図で示
す構造を出願した。
この構造に依れば、絶縁フィルム（23）によって二枚
の金属基板（21）（22）が連結され、絶縁フィルム（2
3）を折曲げる様に金属の基板に設けられた穴（27）と
ケース材（24）に設けられた穴（27′）とを一致させビ
ス（28）等により固着して折曲げ部分のフィルム（23）
を蓋体（24′）で完全封止する構造である。斯る技術は
実願昭62−23014に記載されている。
の金属基板（21）（22）が連結され、絶縁フィルム（2
3）を折曲げる様に金属の基板に設けられた穴（27）と
ケース材（24）に設けられた穴（27′）とを一致させビ
ス（28）等により固着して折曲げ部分のフィルム（23）
を蓋体（24′）で完全封止する構造である。斯る技術は
実願昭62−23014に記載されている。
（ハ）発明が解決しようとする課題 上述した混成集積回路では確しかに電磁シールドを行
うことができる。しかしながら、従来の構造ではケース
材と基板との固着がビス止めによって行われると共に二
枚の金属基板が絶縁フィルムによって連結されており、
その絶縁フィルムはケース材から露出するため絶縁フィ
ルムを密封する蓋体を必要としていたので作業工程が煩
雑となる問題があった。
うことができる。しかしながら、従来の構造ではケース
材と基板との固着がビス止めによって行われると共に二
枚の金属基板が絶縁フィルムによって連結されており、
その絶縁フィルムはケース材から露出するため絶縁フィ
ルムを密封する蓋体を必要としていたので作業工程が煩
雑となる問題があった。
また、従来構造では電磁シールド用の専用のケース材
を必要としていた。
を必要としていた。
（ニ）課題を解決するための手段 本発明は上述した課題に鑑みて為されたものであり、
絶縁金属基板と、前記絶縁金属基板上に形成された所望
形状の導電路と、前記導電路上に固着された複数の半導
体素子とを備え、前記絶縁金属基板を所定方向に延在さ
せ前記半導体素子が四方から前記絶縁金属基板で密封し
て解決する。
絶縁金属基板と、前記絶縁金属基板上に形成された所望
形状の導電路と、前記導電路上に固着された複数の半導
体素子とを備え、前記絶縁金属基板を所定方向に延在さ
せ前記半導体素子が四方から前記絶縁金属基板で密封し
て解決する。
（ホ）作 用 この様に本発明に依れば、絶縁金属基板で半導体素子
を四方から密封することにより、電磁シールド用の従来
のケース材を必要とせず混成集積回路自体で電磁シール
ドを行えることができるものである。
を四方から密封することにより、電磁シールド用の従来
のケース材を必要とせず混成集積回路自体で電磁シール
ドを行えることができるものである。
（ヘ）実施例 以下に第１図に示した実施例に基づいて本発明の混成
集積回路を詳細に説明する。
集積回路を詳細に説明する。
本発明の混成集積回路は第１図に示す如く、絶縁金属
基板（１）上に固着された複数の半導体素子が前記絶縁
金属基板（１）で完全密封され混成集積回路自体に電磁
シールド効果をもたらすものである。
基板（１）上に固着された複数の半導体素子が前記絶縁
金属基板（１）で完全密封され混成集積回路自体に電磁
シールド効果をもたらすものである。
絶縁金属基板（１）は絶縁処理された鉄あるいはアル
ミニウム基板が用いられ、本実施例ではアルミニウム基
板を用いて説明する。そのアルミニウム基板表面には周
知技術である陽極酸化によって酸化アルミニウム膜が形
成されている。この基板の少なくとも一主面には第３図
に示す如く、エポキシ樹脂等の接着性を有する絶縁樹脂
薄層（２）を介して所望の厚みの銅箔（３）が貼着され
ている。
ミニウム基板が用いられ、本実施例ではアルミニウム基
板を用いて説明する。そのアルミニウム基板表面には周
知技術である陽極酸化によって酸化アルミニウム膜が形
成されている。この基板の少なくとも一主面には第３図
に示す如く、エポキシ樹脂等の接着性を有する絶縁樹脂
薄層（２）を介して所望の厚みの銅箔（３）が貼着され
ている。
第２図は本発明の混成集積回路を組立てる前の基板
（１）の平面斜視図であり、長手方向状の基板部Ａとそ
の基板部Ａから延在された折曲げ部A,B,C,D,及びＥから
なる。夫々の折曲げ部の幅をｘとしたとき折曲げ部A,C
間及びB,D間は略2xとなる様に設計される。この折曲げ
部は最低２つでよいが製造工程上安定させるために４つ
設けたものである。
（１）の平面斜視図であり、長手方向状の基板部Ａとそ
の基板部Ａから延在された折曲げ部A,B,C,D,及びＥから
なる。夫々の折曲げ部の幅をｘとしたとき折曲げ部A,C
間及びB,D間は略2xとなる様に設計される。この折曲げ
部は最低２つでよいが製造工程上安定させるために４つ
設けたものである。
第２図からも明らかな如く、金属基板（１）上には銅
箔がエッチングされ所望形状の導電路（４）が形成さ
れ、その導電路（４）上にはトランジスタ、IC、チップ
抵抗、チップコンデンサー等の複数の半導体素子（５）
及び大型コンデンサー、抵抗、等の複数の電子部品
（６）が固着される。導電路（４）が延在される基板
（１）の一側辺周端部には複数本の外部リード（７）が
固着されている。また導電路（４）は基板部Ａのみなら
ず折曲げ部Ａ及びＢに延在され、折曲げ部Ａ及びＢを実
装領域として用いることが可能である。また、折曲げ部
Ｅの周端辺近傍には組立て時に外部リード（７）を導出
させるための複数の切欠き部（８）が設けられている。
箔がエッチングされ所望形状の導電路（４）が形成さ
れ、その導電路（４）上にはトランジスタ、IC、チップ
抵抗、チップコンデンサー等の複数の半導体素子（５）
及び大型コンデンサー、抵抗、等の複数の電子部品
（６）が固着される。導電路（４）が延在される基板
（１）の一側辺周端部には複数本の外部リード（７）が
固着されている。また導電路（４）は基板部Ａのみなら
ず折曲げ部Ａ及びＢに延在され、折曲げ部Ａ及びＢを実
装領域として用いることが可能である。また、折曲げ部
Ｅの周端辺近傍には組立て時に外部リード（７）を導出
させるための複数の切欠き部（８）が設けられている。
金属基板（１）は第２図に示す点線領域で半導体素子
（５）が密封される様に第１図の如く、折曲げられる。
このとき樹脂薄層（２）及び導電路（４）はあらかじめ
伸び性を有する材質が用いられているためクラック等に
よる断線の恐れはほとんど発生しないものである。
（５）が密封される様に第１図の如く、折曲げられる。
このとき樹脂薄層（２）及び導電路（４）はあらかじめ
伸び性を有する材質が用いられているためクラック等に
よる断線の恐れはほとんど発生しないものである。
折曲げた後、金属基板（１）の接合部は半田あるいは
金属性の接着シートで固着され半導体素子（５）を基板
（１）で囲み完全に密封封止される。このとき、基板
（１）の接合部となる付近には半田を付着させるために
周知技術によってNiあるいはCuがメッキされている。
金属性の接着シートで固着され半導体素子（５）を基板
（１）で囲み完全に密封封止される。このとき、基板
（１）の接合部となる付近には半田を付着させるために
周知技術によってNiあるいはCuがメッキされている。
斯る本発明に依れば電磁シールドを必要とする場合、
従来の如く、シールド用のケース材を用いることなく、
金属基板で半導体素子が完全密封されるので混成集積回
路自体にシールド効果をもたらすことができる。
従来の如く、シールド用のケース材を用いることなく、
金属基板で半導体素子が完全密封されるので混成集積回
路自体にシールド効果をもたらすことができる。
上述した実施例では金属基板（１）にアルミニウム基
板が用いられているが他の実施例として第４図に示す如
く、二枚の銅箔（３）を熱硬化性樹脂（２）で接着し、
熱硬化性樹脂（２）で銅箔（３）を絶縁処理されたフィ
ルム基板（９）を用いて行うことも可能である。このフ
ィルム基板（９）の一方の銅箔（３）をエッチングして
所望形状の導電路を形成して複数の半導体素子が固着さ
れる。
板が用いられているが他の実施例として第４図に示す如
く、二枚の銅箔（３）を熱硬化性樹脂（２）で接着し、
熱硬化性樹脂（２）で銅箔（３）を絶縁処理されたフィ
ルム基板（９）を用いて行うことも可能である。このフ
ィルム基板（９）の一方の銅箔（３）をエッチングして
所望形状の導電路を形成して複数の半導体素子が固着さ
れる。
また他の実施例として第５図に示す如く、金属基板
（１）上に銅箔（３）、樹脂薄層（２）を夫々２層構造
した基板を用いることが可能である。
（１）上に銅箔（３）、樹脂薄層（２）を夫々２層構造
した基板を用いることが可能である。
また他の実施例として第６図に示す如く、アルミニウ
ム基板（１）の両面に樹脂薄層（２）と銅箔（３）とを
貼着した基板を用いることが可能である。
ム基板（１）の両面に樹脂薄層（２）と銅箔（３）とを
貼着した基板を用いることが可能である。
（ト）発明の効果 以上に詳述した如く、本発明に依れば、金属基板で基
板上に固着された複数の半導体素子を完全密封すること
により、混成集積回路自体に電磁シールド効果をもたら
すことができ、電磁シールド用のケース材を必要とせず
電磁シールドを行えるものである。
板上に固着された複数の半導体素子を完全密封すること
により、混成集積回路自体に電磁シールド効果をもたら
すことができ、電磁シールド用のケース材を必要とせず
電磁シールドを行えるものである。
また、本発明では従来の如き、電磁シールドのケース
材を必要としない為、コストを安価にできる利点を有す
る。
材を必要としない為、コストを安価にできる利点を有す
る。
第１図は本発明の実施例を示す斜視図、第２図は第１図
の組立て前の斜視図、第３図乃至第６図は他の実施例を
示す断面図、第７図は従来例を示す斜視組立て分解図で
ある。 （１）……絶縁金属基板、（２）……絶縁樹脂薄層、
（３）……銅箔、（４）……導電路、（５）……半導体
素子。
の組立て前の斜視図、第３図乃至第６図は他の実施例を
示す断面図、第７図は従来例を示す斜視組立て分解図で
ある。 （１）……絶縁金属基板、（２）……絶縁樹脂薄層、
（３）……銅箔、（４）……導電路、（５）……半導体
素子。
Claims (8)
- 【請求項１】絶縁金属基板からなる基板と、前記基板上
に形成された所望形状の導電路と、前記導電路上に固着
された複数の半導体素子とを備え、前記基板を所定方向
に延在させ前記半導体素子が四方から前記基板で密封さ
れたことを特徴とする混成集積回路。 - 【請求項２】前記絶縁金属基板は絶縁処理されたアルミ
ニウム基板が用いられ、且つ、その少なくとも一主面に
は密着樹脂薄層を介して銅箔が貼着されていることを特
徴とする請求項１記載の混成集積回路。 - 【請求項３】前記銅箔上に他の接着樹脂薄層を介して他
の銅箔が貼着されたことを特徴とする請求項１記載の混
成集積回路。 - 【請求項４】二枚の銅箔を熱硬化性樹脂で接着し、且
つ、熱硬化性樹脂で前記銅箔を絶縁処理して形成された
フィルム基板からなる基板と、前記一方の銅箔をエッチ
ングして形成された所望形状の導電路と、前記導電路上
に固着された複数の半導体素子とを備え、前記基板を所
定方向に延在させ前記半導体素子が四方から前記基板で
密封されたことを特徴とする混成集積回路。 - 【請求項５】前記半導体素子の密封は、前記基板の所定
位置で折曲げられて行われたことを特徴とする請求項１
又は請求項４記載の混成集積回路。 - 【請求項６】前記折曲げによる前記基板の接合部は半田
あるいは金属性接着テープで完全接合されることを特徴
とする請求項５記載の混成集積回路。 - 【請求項７】前記基板の少なくとも一側辺周端部には複
数の外部リードを導出させるための切欠き部が設けられ
たことを特徴とする請求項１又は請求項４記載の混成集
積回路。 - 【請求項８】前記接合部となる前記基板表面露出の所定
領域にNiあるいはCuの金属がメッキされたことを特徴と
する請求項６記載の混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20055988A JP2680619B2 (ja) | 1988-08-10 | 1988-08-10 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20055988A JP2680619B2 (ja) | 1988-08-10 | 1988-08-10 | 混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0249487A JPH0249487A (ja) | 1990-02-19 |
| JP2680619B2 true JP2680619B2 (ja) | 1997-11-19 |
Family
ID=16426327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20055988A Expired - Fee Related JP2680619B2 (ja) | 1988-08-10 | 1988-08-10 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2680619B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106132146B (zh) * | 2016-08-23 | 2022-01-04 | 重庆大及电子科技有限公司 | 一种电磁兼容机箱 |
-
1988
- 1988-08-10 JP JP20055988A patent/JP2680619B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0249487A (ja) | 1990-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3230398B2 (ja) | 同一平面ヒ−トシンクおよび電気コンタクトを有する電子デバイス | |
| JP4058642B2 (ja) | 半導体装置 | |
| JP2010067989A (ja) | モジュール部品 | |
| WO2004021435A1 (ja) | モジュール部品 | |
| JPH06177295A (ja) | 混成集積回路装置 | |
| JP2680619B2 (ja) | 混成集積回路 | |
| JPH04273200A (ja) | シールド装置 | |
| JP6460280B2 (ja) | 部品実装基板 | |
| JPH0378793B2 (ja) | ||
| JP3164182B2 (ja) | 複合電子部品 | |
| JPH0445253Y2 (ja) | ||
| JP2532400Y2 (ja) | ハイブリットｉｃ | |
| JP2000174168A (ja) | 半導体装置 | |
| JPH0143872Y2 (ja) | ||
| JPH0534133Y2 (ja) | ||
| JP2771575B2 (ja) | 混成集積回路 | |
| JP2664440B2 (ja) | 混成集積回路 | |
| JP2544272Y2 (ja) | 混成集積回路 | |
| JP2544273Y2 (ja) | 混成集積回路 | |
| JPH0534132Y2 (ja) | ||
| JPH0590440A (ja) | 両面実装基板用リードレスパツケージケース | |
| JPH0430565A (ja) | 高出力用混成集積回路装置 | |
| JP2001210984A (ja) | 部品の放熱構造 | |
| JP2000133911A (ja) | 電子部品搭載装置 | |
| JPH0817861A (ja) | Ｔａｂテープを用いたチップ型電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |