JPH0249487A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH0249487A JPH0249487A JP20055988A JP20055988A JPH0249487A JP H0249487 A JPH0249487 A JP H0249487A JP 20055988 A JP20055988 A JP 20055988A JP 20055988 A JP20055988 A JP 20055988A JP H0249487 A JPH0249487 A JP H0249487A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- substrate
- metal substrate
- hybrid integrated
- copper foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 20
- 239000011889 copper foil Substances 0.000 claims description 14
- 229920005989 resin Polymers 0.000 claims description 9
- 239000011347 resin Substances 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229920001187 thermosetting polymer Polymers 0.000 claims description 4
- 238000005452 bending Methods 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 239000004840 adhesive resin Substances 0.000 claims 2
- 229920006223 adhesive resin Polymers 0.000 claims 2
- 239000002390 adhesive tape Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 6
- 230000001070 adhesive effect Effects 0.000 abstract description 3
- 239000000853 adhesive Substances 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0284—Details of three-dimensional rigid printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は混成集積回路に関し、特に電磁シールドを有す
る混成集積回路に関する。
る混成集積回路に関する。
（ロ）従来の技術
最近の電子機器では機器の小形化を図ることから、ＤＣ
−ＤＣコンバータ、スイッチング電源等のハイブリット
ＩＣとして構成された電子部品ユニットが互いに近接し
てレイアウトきれている場合が多く、これら電子部品ユ
ニットの動作時に発生するスイッチングノイズ、漏洩磁
束等による電磁波が他の電子部品ユニットに影響を及ぼ
すことのないようにすることが厳しく規制されている。
−ＤＣコンバータ、スイッチング電源等のハイブリット
ＩＣとして構成された電子部品ユニットが互いに近接し
てレイアウトきれている場合が多く、これら電子部品ユ
ニットの動作時に発生するスイッチングノイズ、漏洩磁
束等による電磁波が他の電子部品ユニットに影響を及ぼ
すことのないようにすることが厳しく規制されている。
このために各電子部品ユニットに対して性能の高い電磁
シールド性が要求されている。
シールド性が要求されている。
ところでハイブリットＩＣ，特に金属基板を用いたハイ
ブリットＩＣのシールド対策として本出願人は第７図で
示す構造を出願した。
ブリットＩＣのシールド対策として本出願人は第７図で
示す構造を出願した。
この構造に依れば、絶縁フィルム（２３）によって二枚
の金属基板（２１）（２２）が連結され、絶縁フィルム
（２３）を折曲げる様に金属の基板に設けられた穴（２
７）とケース材（２４）に設けられた穴（２７’）とを
−致させビス（２８〉等により固着して折曲げ部分のフ
ィルム（２３）を蓋体（２４°）で完全封止する構造で
ある。斯る技術は実願昭６２−２３０１４に記載されて
いる。
の金属基板（２１）（２２）が連結され、絶縁フィルム
（２３）を折曲げる様に金属の基板に設けられた穴（２
７）とケース材（２４）に設けられた穴（２７’）とを
−致させビス（２８〉等により固着して折曲げ部分のフ
ィルム（２３）を蓋体（２４°）で完全封止する構造で
ある。斯る技術は実願昭６２−２３０１４に記載されて
いる。
（ハ）発明が解決しようとする課題
上述した混成集積回路では確しかに電磁シールドを行う
ことができる。しかしながら、従来の構造ではケース材
と基板との固着がビス止めによって行われると共に二枚
の金属基板が絶縁フィルムによって連結されており、そ
の絶縁フィルムはケース材から露出するため絶縁フィル
ムを密封する蓋体を必要としていたので作業工程が煩雑
となる問題があった。
ことができる。しかしながら、従来の構造ではケース材
と基板との固着がビス止めによって行われると共に二枚
の金属基板が絶縁フィルムによって連結されており、そ
の絶縁フィルムはケース材から露出するため絶縁フィル
ムを密封する蓋体を必要としていたので作業工程が煩雑
となる問題があった。
また、従来構造では電磁シールド用の専用のケース材を
必要としていた。
必要としていた。
（ニ）課題を解決するための手段
本発明は上述した課題に鑑みて為されたものであり、絶
縁金属基板と、前記絶縁金属基板上に形成された所望形
状の導電路と、前記導電路上に固着された複数の半導体
素子とを備え、前記絶縁金属基板を所定方向に延在させ
前記半導体素子が四方から前記絶縁金属基板で密封して
解決する。
縁金属基板と、前記絶縁金属基板上に形成された所望形
状の導電路と、前記導電路上に固着された複数の半導体
素子とを備え、前記絶縁金属基板を所定方向に延在させ
前記半導体素子が四方から前記絶縁金属基板で密封して
解決する。
（＊）作用
この様に本発明に依れば、絶縁金属基板で半導体素子を
四方から密封することにより、電磁シールド用の従来の
ケース材を必要とせず混成集積回路自体で電磁シールド
を行えることができるものである。
四方から密封することにより、電磁シールド用の従来の
ケース材を必要とせず混成集積回路自体で電磁シールド
を行えることができるものである。
（へ）実施例
以下に第１図に示した実施例に基づいて本発明の混成集
積回路を詳細に説明する。
積回路を詳細に説明する。
本発明の混成集積回路は第１図に示す如く、絶縁金属基
板（１）上に固着された複数の半導体素子が前記絶縁金
属基板（１）で完全密封され混成集積回路自体に電磁シ
ールド効果をもたらすものである。
板（１）上に固着された複数の半導体素子が前記絶縁金
属基板（１）で完全密封され混成集積回路自体に電磁シ
ールド効果をもたらすものである。
絶縁金属基板（１）は絶縁処理された鉄あるいはアルミ
ニウム基板が用いられ、本実施例ではアルミニウム基板
を用いて説明する。そのアルミニウム基板表面には周知
技術である陽極酸化によって酸化アルミニウム膜が形成
されている。この基板の少なくとも一主面には第３図に
示す如く、エポキシ樹脂等の接着性を有する絶縁樹脂薄
層（２）を介して所望の厚みの銅箔（３）が貼着されて
いる。
ニウム基板が用いられ、本実施例ではアルミニウム基板
を用いて説明する。そのアルミニウム基板表面には周知
技術である陽極酸化によって酸化アルミニウム膜が形成
されている。この基板の少なくとも一主面には第３図に
示す如く、エポキシ樹脂等の接着性を有する絶縁樹脂薄
層（２）を介して所望の厚みの銅箔（３）が貼着されて
いる。
第２図は本発明の混成集積回路を組立てる前の基板（１
）の平面斜視図であり、長手方向状の基板部Ａとその基
板部Ａから延在された折曲げ部Ａ。
）の平面斜視図であり、長手方向状の基板部Ａとその基
板部Ａから延在された折曲げ部Ａ。
Ｂ、Ｃ，Ｄ、及びＥからなる。夫々の折曲げ部の幅をＸ
としたとき折曲げ部Ａ、Ｃ間及びＢ、Ｄ間は略２ｘとな
る様に設計される。この折曲げ部は最低２つでよいが製
造工程上安定させるために４つ設けたものである。
としたとき折曲げ部Ａ、Ｃ間及びＢ、Ｄ間は略２ｘとな
る様に設計される。この折曲げ部は最低２つでよいが製
造工程上安定させるために４つ設けたものである。
第２図からも明らかな如く、金属基板（１）上には銅箔
がエツチングされ所望形状の導電路（４）が形成きれ、
その導電路（４）上にはトランジスタ、ＩＣ，チップ抵
抗、チップコンデンサー等ノ複数の半導体素子（５）及
び大型コンデンサー、抵抗、等の複数の電子部品（６）
が固着される。導電路（４）が延在される基板（１）の
−側辺周端部には複数本の外部リード（７）が固着され
ている。また導電路（４）は基板部Ａのみならず折曲げ
部Ａ及びＢに延在され、折曲げ部Ａ及びＢを実装領域と
して用いることが可能である。また、折曲げ部Ｅの周端
辺近傍には組立て時に外部リード（７）を導出させるた
めの複数の切欠き部（８）が設けられている。
がエツチングされ所望形状の導電路（４）が形成きれ、
その導電路（４）上にはトランジスタ、ＩＣ，チップ抵
抗、チップコンデンサー等ノ複数の半導体素子（５）及
び大型コンデンサー、抵抗、等の複数の電子部品（６）
が固着される。導電路（４）が延在される基板（１）の
−側辺周端部には複数本の外部リード（７）が固着され
ている。また導電路（４）は基板部Ａのみならず折曲げ
部Ａ及びＢに延在され、折曲げ部Ａ及びＢを実装領域と
して用いることが可能である。また、折曲げ部Ｅの周端
辺近傍には組立て時に外部リード（７）を導出させるた
めの複数の切欠き部（８）が設けられている。
金属基板（１）は第２図に示す点線領域で半導体素子（
５）が密封される様に第１図の如く、折曲げられる。こ
のとき樹脂薄Ｊ！！（２）及び導電路（４）はあらかじ
め伸び性を有する材質が用いられているためクラック等
による断線の恐れはほとんど発生しないものである。
５）が密封される様に第１図の如く、折曲げられる。こ
のとき樹脂薄Ｊ！！（２）及び導電路（４）はあらかじ
め伸び性を有する材質が用いられているためクラック等
による断線の恐れはほとんど発生しないものである。
折曲げた後、金属基板（１）の接合部は半田あるいは金
属性の接着シートで固着され半導体素子（５）を基板（
１）で囲み完全に密封封止される。このとき、基板（１
）の接合部となる付近には半田を付着させるために周知
技術によってＮｉあるいはＣｕがメッキきれている。
属性の接着シートで固着され半導体素子（５）を基板（
１）で囲み完全に密封封止される。このとき、基板（１
）の接合部となる付近には半田を付着させるために周知
技術によってＮｉあるいはＣｕがメッキきれている。
斯る本発明に依れば電磁シールドを必要とする場合、従
来の如く、シールド用のケース材を用いることなく、金
属基板で半導体素子が完全密封されるので混成集積回路
自体にシールド効果をもたらすことができる。
来の如く、シールド用のケース材を用いることなく、金
属基板で半導体素子が完全密封されるので混成集積回路
自体にシールド効果をもたらすことができる。
上述した実施例では金属基板（１）にアルミニウム基板
が用いられているが他の実施例として第４図に示す如く
、二枚の銅箔（３）を熱硬化性樹脂（２）で接着し、熱
硬化性樹脂（２）で銅箔（３）を絶縁処理されたフィル
ム基板（９）を用いて行うことも可能である。このフィ
ルム基板（９）の一方の銅箔（３）をエツチングして所
望形状の導電路を形成して複数の半導体素子が固着され
る。
が用いられているが他の実施例として第４図に示す如く
、二枚の銅箔（３）を熱硬化性樹脂（２）で接着し、熱
硬化性樹脂（２）で銅箔（３）を絶縁処理されたフィル
ム基板（９）を用いて行うことも可能である。このフィ
ルム基板（９）の一方の銅箔（３）をエツチングして所
望形状の導電路を形成して複数の半導体素子が固着され
る。
また他の実施例として第５図に示す如く、金属基板（１
）上に銅箔（３）、樹脂薄層（２）を夫々２層構造した
基板を用いることが可能である。
）上に銅箔（３）、樹脂薄層（２）を夫々２層構造した
基板を用いることが可能である。
また他の実施例として第６図に示す如く、アルミニウム
基板（１）の両面に樹脂薄層（２）と銅箔（３）とを貼
着した基板を用いることが可能である。
基板（１）の両面に樹脂薄層（２）と銅箔（３）とを貼
着した基板を用いることが可能である。
（ト）発明の効果
以上に詳述した如く、本発明に依れば、金属基板で基板
上に固着された複数の半導体素子を完全密封することに
より、混成集積回路自体に電磁シールド効果をもたらす
ことができ、電磁シールド用のケース材を必要とせず電
磁シールドを行えるものである。
上に固着された複数の半導体素子を完全密封することに
より、混成集積回路自体に電磁シールド効果をもたらす
ことができ、電磁シールド用のケース材を必要とせず電
磁シールドを行えるものである。
また、本発明では従来の如き、電磁シールドのケース材
を必要としない為、コストを安価にできる利点を有する
。
を必要としない為、コストを安価にできる利点を有する
。
第１図は本発明の実施例を示す斜視図、第２図は第１図
の組立て前の斜視図、第３図乃至第６図は他の実施例を
示す断面図、第７図は従来例を示す斜視組立て分解図で
ある。 （１）・・・絶縁金属基板、 （２）・・・絶縁樹脂薄
層、（３）・・・銅箔、 （４）・・・導電路、 （５
）・・・半導体素子。 第１１：１ ｆｓ２図
の組立て前の斜視図、第３図乃至第６図は他の実施例を
示す断面図、第７図は従来例を示す斜視組立て分解図で
ある。 （１）・・・絶縁金属基板、 （２）・・・絶縁樹脂薄
層、（３）・・・銅箔、 （４）・・・導電路、 （５
）・・・半導体素子。 第１１：１ ｆｓ２図
Claims (8)
- （１）絶縁金属基板と、前記絶縁金属基板上に形成され
た所望形状の導電路と、前記導電路上に固着された複数
の半導体素子とを備え、前記絶縁金属基板を所定方向に
延在させ前記半導体素子が四方から前記絶縁金属基板で
密封されたことを特徴とする混成集積回路。 - （２）前記絶縁金属基板は絶縁処理されたアルミニウム
基板が用いられ、且つ、その少なくとも一主面には接着
樹脂薄層を介して銅箔が貼着されていることを特徴とす
る請求項１記載の混成集積回路。 - （３）前記銅箔上に他の接着樹脂薄層を介して他の銅箔
が貼着されたことを特徴とする請求項１記載の混成集積
回路。 - （４）二枚の銅箔を熱硬化性樹脂で接着し、且つ、熱硬
化性樹脂で前記銅箔を絶縁処理して形成されたフィルム
基板と、前記一方の銅箔をエッチングして形成された所
望形状の導電路と、前記導電路上に固着された複数の半
導体素子とを備え、前記フィルム基板を所定方向に延在
させ前記半導体素子が四方から前記フィルム基板で密封
されたことを特徴とする混成集積回路。 - （５）前記半導体素子の密封は前記絶縁金属基板及びフ
ィルム基板の所定位置で折曲げられて行われたことを特
徴とする請求項１及び４記載の混成集積回路。 - （６）前記折曲げによる前記絶縁金属基板及び前記フィ
ルム基板の接合部は半田あるいは金属性接着テープで完
全接合されることを特徴とする請求項５記載の混成集積
回路。 - （７）前記絶縁金属基板及び前記フィルム基板の少なく
とも一側辺周端部には複数の外部リードを導出させるた
めの切欠き部が設けられたことを特徴とする請求項１及
び４記載の混成集積回路。 - （８）前記接合部となる前記基板表面露出の所定領域に
ＮｉあるいはＣｕの金属がメッキされたことを特徴とす
る請求項６記載の混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20055988A JP2680619B2 (ja) | 1988-08-10 | 1988-08-10 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20055988A JP2680619B2 (ja) | 1988-08-10 | 1988-08-10 | 混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0249487A true JPH0249487A (ja) | 1990-02-19 |
| JP2680619B2 JP2680619B2 (ja) | 1997-11-19 |
Family
ID=16426327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20055988A Expired - Fee Related JP2680619B2 (ja) | 1988-08-10 | 1988-08-10 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2680619B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106132146A (zh) * | 2016-08-23 | 2016-11-16 | 重庆大及电子科技有限公司 | 一种电磁兼容机箱 |
-
1988
- 1988-08-10 JP JP20055988A patent/JP2680619B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106132146A (zh) * | 2016-08-23 | 2016-11-16 | 重庆大及电子科技有限公司 | 一种电磁兼容机箱 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2680619B2 (ja) | 1997-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20070110202A (ko) | 테이프 캐리어 및 반도체 장치 그리고 반도체 모듈 장치 | |
| JPH07193187A (ja) | 同一平面ヒ−トシンクおよび電気コンタクトを有する電子デバイス | |
| JP2010067989A (ja) | モジュール部品 | |
| JPH06177295A (ja) | 混成集積回路装置 | |
| JPH0249487A (ja) | 混成集積回路 | |
| JPH04273200A (ja) | シールド装置 | |
| JPH0378793B2 (ja) | ||
| WO2000048243A1 (fr) | Substrat de circuit imprime flexible, bande porte-puces, dispositif a semiconducteur sur bande, dispositif a semiconducteur, procede de fabrication de semiconducteur, substrat de circuit, et dispositif electronique | |
| JPH04206658A (ja) | ハーメチックシール型電気回路装置 | |
| JP6460280B2 (ja) | 部品実装基板 | |
| JPH01135050A (ja) | 半導体装置 | |
| JPH0445253Y2 (ja) | ||
| JP2002374060A (ja) | 電子回路板 | |
| JP2000133911A (ja) | 電子部品搭載装置 | |
| JP2544273Y2 (ja) | 混成集積回路 | |
| JP2532400Y2 (ja) | ハイブリットｉｃ | |
| JPH0729660Y2 (ja) | 回路装置 | |
| JPH0534133Y2 (ja) | ||
| JPH02163989A (ja) | 混成集積回路 | |
| JPH047889A (ja) | 混成集積回路 | |
| JP2552514Y2 (ja) | 混成集積回路 | |
| JPH0143872Y2 (ja) | ||
| JP3356341B2 (ja) | Ｔａｂテープ及びその製造方法並びに半導体装置 | |
| JPH0639483Y2 (ja) | 混成集積回路 | |
| JPH02110990A (ja) | 混成集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |