JPH02163989A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH02163989A JPH02163989A JP31875588A JP31875588A JPH02163989A JP H02163989 A JPH02163989 A JP H02163989A JP 31875588 A JP31875588 A JP 31875588A JP 31875588 A JP31875588 A JP 31875588A JP H02163989 A JPH02163989 A JP H02163989A
- Authority
- JP
- Japan
- Prior art keywords
- case material
- conductive
- fixed
- substrate
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 229920005989 resin Polymers 0.000 claims abstract description 5
- 239000011347 resin Substances 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- 230000010354 integration Effects 0.000 claims 2
- 230000001105 regulatory effect Effects 0.000 claims 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 abstract description 4
- 238000001746 injection moulding Methods 0.000 abstract description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 3
- 239000010949 copper Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 abstract description 2
- 229910052802 copper Inorganic materials 0.000 abstract description 2
- 229910052759 nickel Inorganic materials 0.000 abstract description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 241000282994 Cervidae Species 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010397 one-hybrid screening Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（り産業上の利用分野
本発明は混成集積回路に関し、特に回路素子封止用のケ
ース材を利用した混成集積回路に関する。
ース材を利用した混成集積回路に関する。
く口）従来の技術
従来混成集積回路に複数の発熱を有する大信号系の半導
体素子と発熱を有さない複数の小信号系の半導体素子と
を集積化する場合、１枚の基板上に集積化すると基板面
積が大きくなるため通常大信号系の半導体素子の発熱を
考慮して夫々異った基板上に大信号系の半導体素子と小
信号系の半導体素子とを区別して混成集積回路としてい
た。
体素子と発熱を有さない複数の小信号系の半導体素子と
を集積化する場合、１枚の基板上に集積化すると基板面
積が大きくなるため通常大信号系の半導体素子の発熱を
考慮して夫々異った基板上に大信号系の半導体素子と小
信号系の半導体素子とを区別して混成集積回路としてい
た。
第４図はその代表例であり、アルミニウム基板等の一方
の混成集積回路基板（１１）上に発熱を有する大信号系
の半導体素子（１３）が、他方の混成集積回路基板（１
２）上に発熱しない小信号系の半導体素子（１４）が固
着移れ、ケース材（１５）で一体止きれている。
の混成集積回路基板（１１）上に発熱を有する大信号系
の半導体素子（１３）が、他方の混成集積回路基板（１
２）上に発熱しない小信号系の半導体素子（１４）が固
着移れ、ケース材（１５）で一体止きれている。
（ハ）発明が解決しようとする課題
斯る発熱を有する大信号系の回路素子と発熱を有さない
小信号系の回路素子とを同一基板上に形成すると基板が
大となり混成集積回路の小型化が行えない問題がある。
小信号系の回路素子とを同一基板上に形成すると基板が
大となり混成集積回路の小型化が行えない問題がある。
また夫々の回路素子を異なる基板上に形成すると二枚の
基板が必要となりコスト高になる問題があった。
基板が必要となりコスト高になる問題があった。
更に夫々の基板をリード端子で半田接続しなければなら
ず作業性及び半田接合部の信頼性面での問題があった。
ず作業性及び半田接合部の信頼性面での問題があった。
（ニ）課題を解決するための手段
本発明は上述した課題に鑑みて為きれたものであり、発
熱を有する大信号系の回路素子と発熱を有さない小信号
系の回路素子とが同一絶縁金属基板に固着され、前記夫
々の回路素子を密封封止するために前記基板にケース材
が固着されてなる混成集積回路において、前記ケース材
の内面に所望形状の導電路が形成され、前記導電路上に
前記発熱を有きない小信号系の回路素子のみが固着され
、前記ケース材に形成された前記導電路と前記基板上に
形成された導電路とが導電性シートによって接続して解
決することを特徴とする。
熱を有する大信号系の回路素子と発熱を有さない小信号
系の回路素子とが同一絶縁金属基板に固着され、前記夫
々の回路素子を密封封止するために前記基板にケース材
が固着されてなる混成集積回路において、前記ケース材
の内面に所望形状の導電路が形成され、前記導電路上に
前記発熱を有きない小信号系の回路素子のみが固着され
、前記ケース材に形成された前記導電路と前記基板上に
形成された導電路とが導電性シートによって接続して解
決することを特徴とする。
（＊）作用
この様に本発明に依れば、基板と一体化されるケース材
の内面側に導電路を形成し、その導電路上に発熱を市啓
ない回路素子を設けることにより、基板上に発熱を有す
る回路素子のみが形成されることになり、発熱を有する
回路素子が固着される導電路の引回し線の幅を広く設定
でき、熱抵抗を著しく低下させることが可能となる。
の内面側に導電路を形成し、その導電路上に発熱を市啓
ない回路素子を設けることにより、基板上に発熱を有す
る回路素子のみが形成されることになり、発熱を有する
回路素子が固着される導電路の引回し線の幅を広く設定
でき、熱抵抗を著しく低下させることが可能となる。
また、基板上には発熱性の回路素子のみのため基板のノ
ド型化が行える。
ド型化が行える。
（へ）実施例
以下に第１図に示した実施例に基づいて本発明の混成集
積回路を詳細に説明する。
積回路を詳細に説明する。
本発明の混成集積回路は第１図に示す如く、混成集積回
路基板（１）と、混成集積回路基板〈１）上に固着され
た発熱性のある回路素子（２）と、回路素子（２）を密
封すると共にその内面に導電路（３）が形成されたケー
ス材（４）と、導電路（３）と基板（１）上の導電路（
３°）とを接続する導電性シート（５）とから構成され
る。
路基板（１）と、混成集積回路基板〈１）上に固着され
た発熱性のある回路素子（２）と、回路素子（２）を密
封すると共にその内面に導電路（３）が形成されたケー
ス材（４）と、導電路（３）と基板（１）上の導電路（
３°）とを接続する導電性シート（５）とから構成され
る。
混成集積回路基板（１）はセラミックスあるいは金属基
板が用いられ、本実施例では放熱性に優れた金属基板を
用いたもので説明する６本実施例の基板（１）はアルミ
ニウム基板が用いられており、そのアルミニウム基板は
陽極酸化によって絶縁処理が施されている。
板が用いられ、本実施例では放熱性に優れた金属基板を
用いたもので説明する６本実施例の基板（１）はアルミ
ニウム基板が用いられており、そのアルミニウム基板は
陽極酸化によって絶縁処理が施されている。
その基板（１）の−主面にはエポキシ樹脂等の所定の絶
縁樹脂層（図示しない）を介して第１の導電路（３°）
が形成されている。この第１の導電路（３″）は銅箔の
エツチングあるいはＣｕ印刷等の周知の技術によって所
望形状に形成されている。第１の導電路（３′）上には
発熱を有するパワートランジスタ、ＩＣ，ＬＳＩ及びニ
ッケルメッキ抵抗等の複数の回路素子（２）が固着され
、近傍の導電路にワイヤでボンディング接続が為されて
いる。
縁樹脂層（図示しない）を介して第１の導電路（３°）
が形成されている。この第１の導電路（３″）は銅箔の
エツチングあるいはＣｕ印刷等の周知の技術によって所
望形状に形成されている。第１の導電路（３′）上には
発熱を有するパワートランジスタ、ＩＣ，ＬＳＩ及びニ
ッケルメッキ抵抗等の複数の回路素子（２）が固着され
、近傍の導電路にワイヤでボンディング接続が為されて
いる。
基板（１）上に固着された回路素子（２）は樹脂製のケ
ース材（４）によって密封封止され外部との遮蔽が行わ
れている。
ース材（４）によって密封封止され外部との遮蔽が行わ
れている。
本発明の第１の特徴とするところは、外部との遮蔽を行
うケース材（４）の内面に第２の導電路（３）を形成し
、その第２の導電路（３）上に小信号系のトランジスタ
、チップ抵抗、チップコンデンサ等の発熱を有さない複
数の回路素子（６）が固着されているところにある。
うケース材（４）の内面に第２の導電路（３）を形成し
、その第２の導電路（３）上に小信号系のトランジスタ
、チップ抵抗、チップコンデンサ等の発熱を有さない複
数の回路素子（６）が固着されているところにある。
本実施例で用いられるケース材（４）は耐熱温度が１５
０°〜３５０°Ｃクラスの耐熱性に優れたエポキシ系の
樹脂によって、射出成形で略箱状に形成されている０箱
状に形成されたケース材（４）の内面の所定位置には導
電性シート（５）が嵌合される四部＜７）が射出成形時
に形成されている。凹部（７）が設けられているケース
材り４）の内面側には上述した如く、所望形状の第２の
導電路（３）が形成されている。第２の導電路（３〉は
銅あるいはニッケルのメツキによって形成されるか、あ
るいはＡｇペースト材を用いて直接所望の描画装置にて
描画形成することが可能である。
０°〜３５０°Ｃクラスの耐熱性に優れたエポキシ系の
樹脂によって、射出成形で略箱状に形成されている０箱
状に形成されたケース材（４）の内面の所定位置には導
電性シート（５）が嵌合される四部＜７）が射出成形時
に形成されている。凹部（７）が設けられているケース
材り４）の内面側には上述した如く、所望形状の第２の
導電路（３）が形成されている。第２の導電路（３〉は
銅あるいはニッケルのメツキによって形成されるか、あ
るいはＡｇペースト材を用いて直接所望の描画装置にて
描画形成することが可能である。
基板（１）上に固着実装される回路素子（２）は半田、
あるいはｈｇペーストによって接続されるが、ケース材
（４）上に固着される回路素子（６）も同様に半田、Ａ
ｇペーストの両者を使用することができる。なぜなら、
本実施例で使用されるケース材（４）の耐熱温度が最高
的３５０°Ｃまで保証されるため、十分に半田工程が可
能となる。
あるいはｈｇペーストによって接続されるが、ケース材
（４）上に固着される回路素子（６）も同様に半田、Ａ
ｇペーストの両者を使用することができる。なぜなら、
本実施例で使用されるケース材（４）の耐熱温度が最高
的３５０°Ｃまで保証されるため、十分に半田工程が可
能となる。
本発明の第２の特徴とするところは導電性シート（５）
によって第１の導電路（３′）と第２の導電路（３）と
を接続せしめるところにある。導電性シート（５）はあ
る程度弾性力を有するゴム又は合成樹脂から成る絶縁シ
ートで第２図に示す如く、板状に形成され、その厚さ方
向に線状導体（１０）が複数本埋め込まれており、導電
性シート（５）の両面からは複数の線状導体り１０）が
突出されている。斯る導電性シート（５）は特開昭６２
−２２９７１４号公報、特開昭５９−５８７０９号公報
に記載されている。
によって第１の導電路（３′）と第２の導電路（３）と
を接続せしめるところにある。導電性シート（５）はあ
る程度弾性力を有するゴム又は合成樹脂から成る絶縁シ
ートで第２図に示す如く、板状に形成され、その厚さ方
向に線状導体（１０）が複数本埋め込まれており、導電
性シート（５）の両面からは複数の線状導体り１０）が
突出されている。斯る導電性シート（５）は特開昭６２
−２２９７１４号公報、特開昭５９−５８７０９号公報
に記載されている。
ケース材（４）と基板（１）とを一体止する際に、この
導電性シート（５）の一端はケース材（４）に設けられ
た凹部（７）に嵌合されているため、基板（１）とケー
ス材（４）との固着時に導電性シート（５）のズレが起
こる恐れはない、このとき導電性シート（５）の他端は
ケース材（４）の段差部（８）よりも若干突出する様に
配置されているので、基板（１）とケース材（４）とを
固着すれば、導電性シート（５）が両者によって押圧挾
持きれた状態となり、夫々の第１及び第２の導電路（３
’）（３）の接続が行われ、所定の回路機能を有した混
成集積回路を提供することができる。
導電性シート（５）の一端はケース材（４）に設けられ
た凹部（７）に嵌合されているため、基板（１）とケー
ス材（４）との固着時に導電性シート（５）のズレが起
こる恐れはない、このとき導電性シート（５）の他端は
ケース材（４）の段差部（８）よりも若干突出する様に
配置されているので、基板（１）とケース材（４）とを
固着すれば、導電性シート（５）が両者によって押圧挾
持きれた状態となり、夫々の第１及び第２の導電路（３
’）（３）の接続が行われ、所定の回路機能を有した混
成集積回路を提供することができる。
また、導電性シート（５）は他３図に示す如く、ケース
材（４）と基板（１）間に樹脂（９）を充填させて強固
に固定させてもよい。
材（４）と基板（１）間に樹脂（９）を充填させて強固
に固定させてもよい。
斯る本発明に依れば、ケース材に導電路を形成し、その
導電路上に回路素子を固着し、導電性シートによって夫
々の導電路を接続することにより、発熱性のある回路素
子のみを基板上に実装することができ、基板の小型化、
あるいは発熱側の導体幅を広く設定することができ、熱
抵抗を低くすることができる。
導電路上に回路素子を固着し、導電性シートによって夫
々の導電路を接続することにより、発熱性のある回路素
子のみを基板上に実装することができ、基板の小型化、
あるいは発熱側の導体幅を広く設定することができ、熱
抵抗を低くすることができる。
（ト）発明の効果
以上に詳述した如く、本発明に依れば、ケース材に導電
路を形成し、その導電路上に発熱性を有さない回路素子
を固着し、導電性シートによってケース材上に形成され
た導電路と基板上の導電路とを接続することにより、基
板上には発熱性を有する回路素子のみが固着されるため
、基板の小型化、即ち混成集積回路の小型化が図れる。
路を形成し、その導電路上に発熱性を有さない回路素子
を固着し、導電性シートによってケース材上に形成され
た導電路と基板上の導電路とを接続することにより、基
板上には発熱性を有する回路素子のみが固着されるため
、基板の小型化、即ち混成集積回路の小型化が図れる。
また、基板上には発熱性のある回路素子のみが実装され
るため、従来と同一の大きさで導電路の引回し線の幅を
広く設定することができ、熱抵抗を著しく低下させるこ
とができる。
るため、従来と同一の大きさで導電路の引回し線の幅を
広く設定することができ、熱抵抗を著しく低下させるこ
とができる。
第１図は本発明の実施例を示す断面図、第２図は本実施
例で使用した導電性シートの斜視図、第３図は他の実施
例を示す断面図、及び第４図は従来例を示す断面図であ
る。 （１〉・・・混成集積回路基板、 （２）（６）・・・
回路素子、（３）（３’）・・・導電路、 （４）・・
・ケース材、 り５）・・・導電性シート。 第１ （１） 鹿へ隻ｉＩ８利魚 ｆ２１＋６１ ω詩（舌 ＋３１ ｆｒ） ：４屯玲 ブース斯 Ｓ硫Ａ王シート 第２図 １１′ｌ 第３図 第４
例で使用した導電性シートの斜視図、第３図は他の実施
例を示す断面図、及び第４図は従来例を示す断面図であ
る。 （１〉・・・混成集積回路基板、 （２）（６）・・・
回路素子、（３）（３’）・・・導電路、 （４）・・
・ケース材、 り５）・・・導電性シート。 第１ （１） 鹿へ隻ｉＩ８利魚 ｆ２１＋６１ ω詩（舌 ＋３１ ｆｒ） ：４屯玲 ブース斯 Ｓ硫Ａ王シート 第２図 １１′ｌ 第３図 第４
Claims (6)
- （１）発熱を有する回路素子と発熱を有さない回路素子
とが同一絶縁金属基板に固着され、前記夫々の回路素子
を密封封止するために前記基板にケース材が固着されて
なる混成集積回路において、 前記ケース材の内面に所望形状の導電路が形成され、 前記導電路上に前記発熱を有さない回路素子のみが固着
されてなることを特徴とする混成集積回路。 - （２）発熱を有する回路素子と発熱を有さない回路素子
とが同一絶縁金属基板に固着され、前記夫々の回路素子
を密封封止するために前記基板にケース材が固着されて
なる混成集積回路において、 前記ケース材の内面に所望形状の導電路が形成され、 前記導電路上に前記発熱を有さない回路素子のみが固着
され 前記ケース材に形成された前記導電路と前記基板上に形
成された導電路とが導電性シートによって接続されてい
ることを特徴とする混成集積回路。 - （３）前記導電性シートは絶縁シートで形成され、その
両面から多数の線状導体が突出されていることを特徴と
する請求項２記載の混成集積回路。 - （４）前記導電性シートは前記ケース材と前記基板とで
挾持されていることを特徴とする請求項２記載の混成集
積回路。 - （５）前記ケース材には前記導電性シートを位置規制す
るための凹部が形成されていることを特徴とする請求項
２記載の混成集積回路。 - （６）前記ケース材と前記基板によって形成された空間
部に注入された樹脂によって前記導電性シートが固定さ
れてなることを特徴とする請求項２記載の混成集積回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63318755A JP2771567B2 (ja) | 1988-12-16 | 1988-12-16 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63318755A JP2771567B2 (ja) | 1988-12-16 | 1988-12-16 | 混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02163989A true JPH02163989A (ja) | 1990-06-25 |
| JP2771567B2 JP2771567B2 (ja) | 1998-07-02 |
Family
ID=18102575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63318755A Expired - Fee Related JP2771567B2 (ja) | 1988-12-16 | 1988-12-16 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2771567B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109688696A (zh) * | 2019-01-04 | 2019-04-26 | 维沃移动通信有限公司 | 电路板装置、电路板装置的制作工艺及电子设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5052560A (ja) * | 1973-09-10 | 1975-05-10 | ||
| JPS6249874U (ja) * | 1985-09-17 | 1987-03-27 |
-
1988
- 1988-12-16 JP JP63318755A patent/JP2771567B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5052560A (ja) * | 1973-09-10 | 1975-05-10 | ||
| JPS6249874U (ja) * | 1985-09-17 | 1987-03-27 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109688696A (zh) * | 2019-01-04 | 2019-04-26 | 维沃移动通信有限公司 | 电路板装置、电路板装置的制作工艺及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2771567B2 (ja) | 1998-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0677618A (ja) | 電子パッケージおよびその作成方法 | |
| JPH03225854A (ja) | 半導体デバイス及びその製造方法 | |
| JP2848068B2 (ja) | 半導体装置 | |
| JP2925722B2 (ja) | ハーメチックシール型電気回路装置 | |
| JP2691352B2 (ja) | 電子部品塔載装置 | |
| JPS61251047A (ja) | 半導体デバイスパッケージ及びその製造方法 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JPH02163989A (ja) | 混成集積回路 | |
| JPH08148647A (ja) | 半導体装置 | |
| JP4189666B2 (ja) | パワーモジュール | |
| JPH0196952A (ja) | 気密封止チツプキヤリア | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JP3509532B2 (ja) | 半導体装置用基板、半導体装置及びその製造方法並びに電子機器 | |
| JPH04269841A (ja) | 半導体装置 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JPH11145180A (ja) | 電子部品およびその製造方法 | |
| JP2002184890A (ja) | 表面実装型半導体装置 | |
| JP2544272Y2 (ja) | 混成集積回路 | |
| JPH06140535A (ja) | テープキャリアパッケージ型半導体装置 | |
| JP3615236B2 (ja) | 混成集積回路装置 | |
| JPH01287987A (ja) | 混成集積回路 | |
| JPH05335709A (ja) | 印刷配線基板 | |
| JPH0648875Y2 (ja) | 半導体装置 | |
| JP3011502B2 (ja) | 混成集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |