JPH0677618A - 電子パッケージおよびその作成方法 - Google Patents

電子パッケージおよびその作成方法

Info

Publication number
JPH0677618A
JPH0677618A JP5122211A JP12221193A JPH0677618A JP H0677618 A JPH0677618 A JP H0677618A JP 5122211 A JP5122211 A JP 5122211A JP 12221193 A JP12221193 A JP 12221193A JP H0677618 A JPH0677618 A JP H0677618A
Authority
JP
Japan
Prior art keywords
circuit board
flexible circuit
conductors
frame
electronic package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5122211A
Other languages
English (en)
Other versions
JPH0773152B2 (ja
Inventor
Christopher G Angulas
クリストファー・ジェラルド・アンギュラス
Thomas E Kindl
トーマス・エドワード・キンドル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0677618A publication Critical patent/JPH0677618A/ja
Publication of JPH0773152B2 publication Critical patent/JPH0773152B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/056—Folded around rigid support or component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 一部にフレキシブル回路および半導体デバイ
スを使用した電子パッケージを提供する。 【構成】 電子パッケージ１０は、第１の基板（例え
ば、プリント配線板）１１と、半導体デバイス（チッ
プ）３１が電気的に接続された第２のフレキシブル回路
基板（例えば、導体を備えたポリイミド誘電体）２３と
を備えている。フレキシブル回路基板の他の部分はフレ
ーム４１を包み込んでおり、フレームは、フレームを包
み込んでいるフレキシブル基板を第１の基板に対して間
隔をおいて配置するための部分を有している。そのた
め、両基板の導体を正確に位置合わせして、それらを電
気的に永久的な形で接続することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電子パッケージに関し、
特にその一部にフレキシブル回路および半導体デバイス
（チップ）を使用したパッケージに関するものである。
さらに詳しくは、情報処理システム（コンピュータ）の
分野で使用するパッケージに関するものである。
【０００２】
【従来の技術】上述した電子パッケージとして従来より
種々のものが知られており、その例は例えば米国特許第
４，８４９，８５６号明細書、第４，９１４，５５１号
明細書、第５，００３，４２９号明細書、第５，００
９，３９３号明細書に示されている。これらの明細書に
示されているように、電子パッケージは、一般に例えば
ポリイミドなどの誘電体によって形成した、例えば銅な
どの少なくとも１つの回路層を有するフレキシブル回路
部材を備え、そしてフレキシブル回路部材の一方の面に
電気的に接続されたチップを含んでいる。このチップ
は、半田を用い、例えばよく知られたコントロールド・
コラプス・チップ接続（ａ／ｋ／ａ Ｃ４）法と呼ばれ
る技術によって、フレキシブル回路部材の回路に電気的
に接続される。本発明の権利保有者は現在上記技術を用
いている。フレキシブル回路（ａ／ｋ／ａテープ）は、
プリント配線板などの上に形成した銅パッドや銅配線な
どの各回路に電気的に接続される。この種の基板は通
常、グラスファイバで強化したエポキシ樹脂などの誘電
体材料の層から成り、基板には電源、信号、および／ま
たはグランド面などの種々の導電レベルが散在してい
る。このような基板についてはよく知られているので、
さらに詳しい説明は省略する。最後に、電子パッケージ
にはヒートシンク部材が取り付けられる。このヒートシ
ンクはチップに熱的に結合され、動作時にパッケージよ
り熱を除去する。この種のヒートシンクは通常、アルミ
ニウムなどの金属要素を備え、それは適当な“足”によ
り、上記フレキシブル回路の外部で、上記基板に確実に
取り付けられる。チップは熱的接着剤（いくつかのもの
が従来より知られている）を用いてヒートシンクに熱的
に結合させることができる。熱の除去をさらに強く行う
場合には、ヒートシンクの所定の位置に適当なフィンな
どが設けられる。
【０００３】
【発明が解決しようとする課題】上述したタイプのパッ
ケージでは、フレキシブル回路の外側リードは、回路基
板上の各導体に半田によって電気的に接続される。この
ようなリードを半田付けするある技術では、フレキシブ
ル回路部材の誘電体材料が、フレキシブル回路の周辺部
に沿って除去され（エッチングにより除去）、外側リー
ドの導体の端子端部が露出される。基板の導体に半田を
付着させ、外側リードはそれに位置合わせして半田上に
配置される。そして、例えばサーモード（ｔｈｅｒｍｏ
ｄｅ）構造を用いて熱が加えられ、導体の各対（フレキ
シブル回路および基板）が半田接合される。このような
形の接続では、外側リードの比較的小さい端子端部はそ
れぞれ、一般に既知のエッチング液を用いて誘電体材料
をエッチングし、ほぼ全体を誘電体から露出させる必要
がある。そのため、この工程は時間と費用がかかるもの
となっている。また、このような処理では高い温度で酸
および腐食剤を用いるため、環境保護の観点からも望ま
しいものではない。
【０００４】本発明による電子パッケージおよびその作
成方法では、上述のような誘電体の除去は不要である
（従ってそのためのエッチングなどの処理が不要であ
る）。もちろん、フレキシブル回路の外側リード導体
を、パッケージの回路基板構造体上の各導体に対して方
向づけし、確実に電気的に接続する（例えば、半田付
け）ことができる。本発明は低コストで容易に実施で
き、またパッケージの大量生産にも適用できる。
【０００５】この電子パッケージおよびその作成方法に
より、当該技術分野において重要な技術的進歩がもたら
されよう。
【０００６】従って本発明の主要な目的は、電子パッケ
ージ、特にコンピュータ産業で用られるパッケージの技
術を向上させることにある。
【０００７】また、本発明の他の目的は、従来の種々の
パッケージの上述した欠点を除去した電子パッケージを
提供することにある。
【０００８】本発明のさらに他の目的は、比較的低コス
トで生産でき、そして大量生産に適用できる電子パッケ
ージを提供することにある。
【０００９】
【課題を解決するための手段】本発明の電子パッケージ
は、回路を形成した第１の基板（例えばプリント配線
板）と、少なくとも一部がこの基板から所定の距離に配
置されたフレームと、このフレームに固定され、少なく
とも一部が、前記回路基板から所定の距離にある前記フ
レームの一部を包み込んでいるフレキシブル回路とを備
えている。フレキシブル回路上の選択された導体は電気
的に、前記基板上の各導体に接続されている。電子パッ
ケージはさらに半導体デバイス（例えば、チップ）を有
し、半導体デバイスはフレキシブル回路の選択された導
体に電気的に接続され、従って、チップと基板とは、導
電性の経路によって電気的に接続されている。そして、
このような接続を行う場合、従来必要であった誘電体の
除去などは不要である。
【００１０】本発明はまた、電子パッケージを作成する
方法を提供する。この方法では、回路を形成したフレキ
シブル回路基板を設け、このフレキシブル回路基板をフ
レームに固定し、その際、フレキシブ回路基板の部分で
フレームを包み込み、フレキシブル回路基板で包み込ま
れたフレームを回路基板から所定の距離に配置してフレ
キシブル回路基板上の選択した導体を配線板上の各導体
に電気的に接続し、フレキシブル回路基板上に半導体デ
バイス（例えば、チップ）を配置してそれをフレキシブ
ル回路基板上の選択した導体に電気的に接続する。
【００１１】
【実施例】次に本発明の実施例について図面を参照して
詳しく説明する。図１に本発明の一実施例の電子パッケ
ージ１０を示す。パッケージ１０は第１の回路基板１１
を有し、本発明の望ましい実施例では、回路基板１１は
多層プリント配線板とする。このような回路基板につい
ては従来より知られており、典型例として、誘電体材料
（グラスファイバで強化したエポキシ樹脂）の少なくと
も１つの（望ましくは複数の）層１３と、複数の導電面
（例えば、信号、電源、および／またはグランド）とを
その一部として有している。図１の実施例では、１つの
導電面のみを示した。すなわち基板１１の上面に配置さ
れた複数の信号導体１５がそれである。
【００１２】望ましい実施例では、導体１５の選択され
たものは、ほぼ長方形のパッド１９を有し、それらは表
面１７上に所定のパターン（例えば、長方形）を形成し
ている。図１のパターンはあくまでも説明のためのもの
であり、本発明がこれによって限定されるものではな
い。図１の実施例のパッド１９は複数の信号線２１に電
気的に接続する。信号線２１は図のように所定のパター
ンで展開し、第１の基板１１の回路を形成している。導
体１５には望ましくは銅、その他の従来から用いられて
いる既知の導電材料を用い、同じく既知の技術を用いて
付着させ、上述のような回路基板を作成する。
【００１３】パッケージ１０はさらにフレキシブル回路
基板２３を有している。この回路基板２３は、その一部
として第２の複数の導体２５を有している。本発明の望
ましい実施例としてのフレキシブル回路基板２３は、導
体２５を有する、誘電体材料（例えば、ポリイミド）の
比較的薄い層２７から成る。導体２５は、フレキシブル
回路を製造するための既知の技術を用いて望ましく形成
する。この既知の技術には、誘電体層上でのスパッタリ
ングあるいはメッキ処理、および適当なフォトレジスト
・システムを用いたイメージングが含まれる。一方、基
板２３上の導体パターンは、加熱、加圧し、さらに場合
によっては接着剤を用いて、金属（例えば、銅）の層を
誘電体層に貼り合わせ、その後、フォトレジストおよび
エッチングによる転写を行うことによって形成できる。
これらの技術は、フレキシブル回路基板を作成する技術
として既知である。例えば、本発明の望ましいフレキシ
ブル基板では、誘電体の厚さは約０．０５０８ｍｍ（約
０．００２インチ）、対応する金属層の厚さは約０．０
３５５６ｍｍ（約０．００１４インチ）とし、その結
果、フレキシブル回路全体の厚さは約０．０８６３６ｍ
ｍ（約０．００３４インチ）となる。
【００１４】本発明の電子パッケージおよびその作成方
法では、フレキシブル回路基板上の導体微細パターン２
５は、第１の基板１１上の各導体１５に正確に位置合わ
せし、各導体１５に電気的に接続する。そしてこの接続
を行う場合、上述のように、従来のある種のパッケージ
では、導体２５の端子端部を露出させるためにフレキシ
ブル基板の誘電体の端部を選択的に除去する必要があっ
たが、本発明ではそれは不要である。本発明は、上記正
確な位置合わせおよび接続を保証しつつ、上記誘電体の
除去を不要とする技術を提供するものである。
【００１５】例えば本発明では、それぞれ幅がわずか約
０．１２７ｍｍ（約０．００５インチ）で、隣接する導
体から約０．１７７８ｍｍ（約０．００７インチ）しか
離れていないフレキシブル回路基板２３上の導体２５の
パターンを、幅がわずか約０．２０３２ｍｍ（約０．０
０８インチ）で、隣接する導体から０．１０１６ｍｍ
（約０．００４インチ）しか離れていない導体１５の対
応するものに電気的に接続することができる。このよう
に本発明が対象とする係合導体の対が接近して配置され
ていることは、本発明により非常に高密度の導体を正確
に接続できることを意味する。
【００１６】基板２３上の導体２５の内側リード部に
は、少なくとも１つの半導体デバイス（例えば、チッ
プ）３１を接続する。デバイス３１は既知のタイプの半
導体チップであり、例えば図のように長方形の箱形であ
り、幅は約１２．７ｍｍ（約０．５００インチ）、奥行
きも約１２．７ｍｍ（約０．５００インチ）、厚さは約
０．６３５ｍｍ（約０．０２５インチ）程度である。本
発明の望ましい一実施例では、図１に示すデバイスの底
面にある接続部は、従来よりコントロールド・コラプス
・チップ接続（ａ／ｋ／ａ Ｃ４）と呼ばれている既知
の半田付け処理を用いて、導体２５の内部端子端部３３
（図２）に電気的に接続する。このような半田接続は、
図２では球形の半田ボールとして示している。デバイス
３１とフレキシブル基板２３の回路とのこのような形の
接続について、これ以上の説明は省略する。導体２５
は、導体１５のように、内側の端子端部３３から展開
し、フレキシブル基板の上面に所定の回路パターンを形
成している。このパターンは、図１のように、複数の信
号線３７を含み、それらはデバイス３１から基板２３の
外側周辺部に向かって伸展している。これについては図
２にも示し、信号線３７は、下部誘電体２７のほぼ端部
まで延びている。
【００１７】なお、本発明は図１、図２に示した回路２
５の構成に限定されるものではない。特に、本発明にも
とづくこのような回路をさらに追加することも可能であ
る。例えば、誘電体層２７の導体２５とは反対側の面に
導電性の板２６（例えば、グランド）を付加し、基板２
３の電気的性能を向上させるようにしてもよい。そして
この導電性の板の所定の部分は、必要に応じて導電バイ
アあるいはメッキ・スルーホールなどの既知の技術によ
って、導体２５のそれぞれに接続することができる。ま
た、図５を参照して説明すると、フレキシブル回路基板
の一部として中間に導電層（図示せず）を設けてもよい
（フレキシブル回路基板の柔軟性はその場合にも維持さ
れる）。このような中間の導電層も、上述した下部の導
電層に接続すると同時に、上述したバイアあるいはメッ
キ・スルーホールを用いて上側の回路２５に電気的に接
続することができよう。
【００１８】なお、図１では説明のため、ほぼ長方形の
フレキシブル回路基板２３の１つの角の部分は除去して
あるが、実際にはこの部分は他の３つの角の部分と同様
の構造となっている。このことは図３でも同じである。
【００１９】本発明のフレキシブル回路基板を、基板１
１に対して上述のように正確に位置合わせし、配置する
ため、パッケージ１０はさらにフレーム４１を有してい
る。フレーム４１は、基板１１の上面１７から間隔をお
いて配置し、そして重要なことであるが、フレキシブル
基板２３の一部によって包み込み、その部分の基板２３
上の導体を基板１１上の各導体１５に電気的に接続する
ように構成した部分を少なくとも有している。フレーム
４１は、図１および図２に示すように、望ましくは長方
形とし、内側に開口４５を形成する４つの長側部４３を
有するものとする。図１および図２の実施例では、開口
４５もほぼ長方形となっている。フレキシブル基板と共
に示した図１から分かるように、フレーム４１の手前の
２つの側部は一点に集まり、一体構造を形成している。
これら２つの側部の接続部分は図１では説明のため除去
してあるが、点線によって示している。
【００２０】本発明の望ましい実施例では、フレーム４
１はプラスティックの材料により構成する（このような
材料としては、例えばライトン（Ｒｙｔｏｎ）が望まし
い。ライトンはフィリップス・ペトローリアム・カンパ
ニーの商標である。）。他のプラスティック材料として
は例えばテフロン（デュポン社の商標）が適している。
フレーム４１の材料は、その熱膨張係数が、本発明のフ
レキシブル基板および第１の基板にそれぞれ用いる誘電
体２７，１３の熱膨張係数にほぼ等しいことが望まし
い。例えば上記プラスティック材料の熱膨張係数は約１
７ｐ．ｐ．ｍ／℃であり、金属・誘電体（銅・ポリイミ
ド）フレキシブル回路基板の熱膨張係数はその値にほぼ
等しい。上述した基板１１に用いるグラスファイバ強化
樹脂材料の熱膨張係数は約１８ｐ．ｐ．ｍ／℃である。
図示した導体層２５に加えて、フレキシブル基板の下側
に上述のように導体層を付加する場合には（図５）、フ
レーム４１に上述した絶縁材料を用いることは基本的な
ことである。一方、誘電体としての絶縁コーティング層
（例えば、ポリイミド）を設ける場合には、金属材料
（例えば、銅、ステンレス）を用いることも可能であ
る。すなわち、絶縁のために誘電体のコーティング層を
金属材料の上に設ける。ただし、フレキシブル基板２３
が単一の導体層のみを有している場合には、このコーテ
ィング層の追加は不要である。
【００２１】図２に詳しく示すように、側部４３は下側
基板の上面１７より距離（“Ｄ”）だけ離れている。こ
の距離は例えば約０．３３０２ｍｍ（約０．０１３イン
チ）とする。同じく図２に示すように、半導体デバイス
３１が、フレキシブル回路基板２３の、フレーム４１の
開口４５とは反対側の面に配置してある。開口４５を設
けることにより、装置を軽くでき、また機械的な柔軟性
を高めることができる。
【００２２】フレキシブル基板２３はフレーム４１上に
配置し、適当な接着剤によってフレーム４１に固定す
る。この接着剤としては例えばＣＨＲ−ＸＡ２５２とい
う型番で、ケミカル・ハード・ラバー・カンパニーより
発売されているものを用いることができる。接着剤はフ
レームの４つの側部４３の上面に適切に塗布し、その上
にフレキシブル基板を押圧する。また、フレキシブル基
板は既知の道具を用いて張力を加えた状態で取り付けて
もよい。それによってフレキシブル基板をフレーム４４
に対して充分に平坦にすることができる。基板２３をフ
レームの上面に接着した後は、基板の外側端部によって
フレームの外側周辺部を包み込み、図のような構造とす
る。フレームの下面にも接着剤を用い、フレキシブル基
板を完全に固定する。
【００２３】また、フレキシブル回路基板２３をフレー
ム４１に固定するのに、接着剤を用いる代りに、ピン５
１を用いていもよい。図２に示すように、このようなピ
ン５１はフレームの所定の側部４３に挿入して突出させ
（あるいは側部と一体の突出ピンとする）、フレキシブ
ル基板を配置したとき、フレキシブル基板に形成した開
口５３に填まるようにする。ピンとしては例えばライト
ンで作成されたものを用い、フレーム側部の対応する穴
に押し込む。基板上面の上記開口のまわりに補強材（例
えば、銅。図示せず。）を設け、比較的薄いフレキシブ
ル基板が変形しないように（例えば、裂けたりしないよ
うに）してもよい。
【００２４】フレキシブル回路基板２３によってフレー
ム４１を包み込み、そして基板をフレームに固定し、半
導体デバイス３１を上述のようにして電気的に接続（例
えば、半田付け）した後、このサブアセンブリは、下部
の第１の基板１１上の各回路と位置合わせして、フレキ
シブル基板の個々の導体２５が、下部基板上の導体１５
の各パッド１９に電気的に接続できるようにする。この
位置合わせおよび配置は、例えば真空装置６１（図２）
を用いて望ましく行うことができる。すなわち、この装
置は降下してデバイス３１の上面に係合し、チップ、そ
の下のフレキシブル基板、ならびにフレームを導体１５
の上部に保持する。サブアセンブリは次に、図２に示す
ように、降下させて導体１５と係合させる。重要なこと
であるが、次に永久的な接続を、両回路基板の位置合わ
せした各導体の対に対して行う。この永久的な接続は例
えば半田を用いて望ましく行うことができる。この処理
は２つの技術の中のいずれかによって行える。すなわ
ち、下部基板のパッド１９上に予め付着させた半田を再
溶融させるか、あるいは同じく予めパッドに付着させた
半田ペーストをリフローさせることによって行う。第１
の技術を用いた場合には、既知のウェーブソルダー・プ
ロセスおよび装置を用いて、半田をパッド１９に付着さ
せる。この処理では、半田の波が半田親和性のパッド１
９の部分を通過し、それらに接触する。その結果、各パ
ッドに少量の半田が堆積する。パッドは、周囲の半田非
親和性の材料のコーティングによって互いに電気的に絶
縁されている。非親和性の材料としては例えばチバガイ
ギー社のプロビマー（Ｐｒｏｂｉｍｅｒ）５２を用いる
ことができる（プロビマーはチバガイギー社の商標であ
る）。このウェーブソルダー・プロセスで使用する半田
としては、例えば既知の６３：３７の共晶すず・鉛半田
が望ましい。各パッド１９に半田を付着させた後、フレ
キシブル回路基板・フレーム・チップ・サブアセンブリ
を、フレキシブル基板上の導体２５の包み込み部が、半
田コーティングした各導体１９に係合するように下降さ
せる。そして例えばホット・コンタクト・サーモード７
１（図２）を用いるなど、既知の方法で熱を加える。サ
ーモード７１は、図２に示すように、吸引装置６１を含
む全装置７３の伸展部を形成している。これらのサーモ
ード７１はフレキシブル回路基板の外周の包み込み部に
係合し、その部分を加熱する。導体２５付近を通過した
熱によって、半田は溶融し、リフローする。その結果、
上記サブアセンブリと下部基板とが、機械的および電気
的に接合される。上記サブアセンブリを下部基板に対し
て正確に配置するために、スプリット・オプティクスを
用いてもよい。スプリット・オプティクスは下部基板お
よび上記サブアセンブリ上で適合する（例えば、それら
の位置決めポイントにおいて）。サブアセンブリの上述
した部分に熱を加えるために、近接ホットエアー・サー
モードを用いることもできる。また、下部基板およびサ
ブアセンブリを適当な加熱オーブンに入れてもよい。フ
レキシブル回路基板の加熱は、上記コンタクト・サーモ
ード７１を用いて、半田のリフローが生じるまで行う
（例えば、約２５０℃で）。このリフローした半田は図
２では符号７５によって示す。
【００２５】上述したサブアセンブリを装着する第２の
例では、望ましくはスクリーニング技術（種々のものが
知られている）を用いて各パッド１９に所定量の半田ペ
ーストを塗布する。そして再び上記真空装置を用いて、
サブアセンブリを、フレキシブル基板の各導体が下部基
板上の対応するパッド１９に位置合わせして配置する。
サブアセンブリは次に各導体が接触するまで下降させ、
そして上記ペーストをリフローさせる。ペーストをリフ
ローさせるには、熱風を吹き付けるか、あるいはサブア
センブリと下部基板を加熱炉に入れればよい。半田ペー
ストとしては、すずと半田との比が６３：３７のものが
よく、そのようなものはアルファ・メタルズ社より入手
できる。加熱炉を用いる場合には、約２５０℃で約１．
５〜５分間加熱することによって半田を完全にリフロー
させることができる。
【００２６】このようにして接続を終了すると、真空を
解除し、装置７３を取り外す。
【００２７】パッケージ１０を完全な形で完成させるに
は、ヒートシンク８１（図４）を付加することが望まし
い。ヒートシンクは望ましくは金属製（例えば、アルミ
ニウム）とし、図４のように、フレームを包み込んだフ
レキシブル基板上に配置する。一般に、このようなヒー
トシンクは外側に足部（図示せず）を有し、それらは下
部基板１１の上面上の各部に係合する。半導体デバイス
３１は望ましくは接着剤を用いて上記ヒートシンクに熱
的に結合させる。接着剤としては、例えばスコッチカス
トという商品名のものをミネソタ・マイニング・マニフ
ァクチャリング・カンパニーより入手できる。この接着
剤は約４７重量％のエポキシ・ポリマーと、約５２重量
％の硬化剤と軟化剤との混合物と、約０．４重量％の着
色剤とを含んでいる。硬化剤と軟化剤との混合物は、約
２５％〜３９％のヘキサハイドロ無水フタル酸と、約５
０重量％〜約７５重量％のポリプロピレン・グリコール
および／またはポリオキシプロピレン・グリコール軟化
剤と、約０．８５重量％〜約１重量％の第３アミンと、
少量のヘキサハイドロフタル酸とを含んでいる。この接
着剤は既知であるので、これ以上の説明は省略する。図
４の符号８３で示したものがこの接着剤である。ヒート
シンク８１は、良く知られているように、複数のフィン
８５を有していてもよく、それによって放熱が促進され
る。
【００２８】図３，図４に本発明の他の実施例として電
子パッケージ１０′を示す。パッケージ１０′は図１，
図２のパッケージ１０とほぼ同じであるが、図１，図２
のフレーム４１の開口４５の代りに、フレーム（この場
合には４１′）の中心部に突出部９１を付加した点で異
なっている。これにより、フレームの上部平面部の側部
（図３，図４では４３′）は下部基板の上面１７から間
隔（“Ｄ”）をおいて配置されることになる。突出部９
１は上面１７に物理的に接触させ、そこに配置する。そ
して、重要なことであるが、突出部９１を設けたことに
より、半導体デバイス３１と下部基板との間の間隔は常
に正確に維持される。さらに、突出部９１は、その材料
を適切に選択した場合には、チップ３１から熱を除去す
る熱伝導体として機能を果たす。図３，図４の突出部９
１は望ましくは長方形とし、その位置は半導体デバイス
３１の真後ろとする。パッケージ１０′の他の要素は、
パッケージ１０とすべて同じであり、それらはパッケー
ジ１０と同じ符号で示した。
【００２９】図３，図４のフレキシブル基板・フレーム
・半導体デバイス・サブアセンブリの配置は、図１，図
２のサブアセンブリの場合と同様であり、従って詳しい
説明は省略する。
【００３０】図５に、この実施例のフレキシブル基板２
３′をより詳しく示す。基板２３′は、誘電体２７（例
えば、ポリイミド）の上に、上部層の導体２５を有して
いる。上述のように、基板２３′はさらに、誘電体２７
の、上部層導体２５とは反対側の面に第２の導体層２６
を有している。この第２の下側層の導体２６は、上述の
ように、導体２５のそれぞれに電気的に接続することが
できる（例えば、メッキスルーホールにより）。このよ
うに回路層を追加することにより、上述のように、電子
パッケージの機能をさらに高めることができる。
【００３１】以上、電子パッケージと、その作成方法に
ついて記述した。この電子パッケージでは、所定のフレ
ームを包み込むフレキシブル回路基板を用いるので、基
板を他の基板に対して正確に配置して、両基板の導体を
接続することができる。その結果、パッケージング、特
に情報処理システム（コンピュータ）におけるパッケー
ジングで強く望まれている高密度接続が可能となる。重
要なことであるが、本発明のフレキシブル回路基板で
は、基板の導体の端子端部を露出させるために、エッチ
ングなどの比較的困難な処理によって基板誘電体の一部
を選択的に除去するといったことが不要である。
【００３２】ここでは本発明の現時点で望ましい実施例
を示し、説明したが、本発明の範囲から逸脱しない範囲
で種々の変更、改良を加え得ることは当業者にとって明
らかであろう。
【００３３】以下、本発明の実施態様を示す。 （１）第１の複数の導体を含む第１の回路基板と、前記
第１の回路基板に対して、少なくとも一部が間隔をおい
て配置されたフレームと、第２の複数の導体を含むフレ
キシブル回路基板とを備え、前記フレキシブル回路基板
は、前記フレームに取り付けられ、前記フレキシブル回
路基板の少なくとも一部は、前記第１の回路基板に対し
て間隔をおいて配置された前記フレームの前記部分を包
み込んでおり、その包み込んでいる部分の前記第２の複
数の導体の選択されたものは、前記第１の回路基板の前
記導体のそれぞれに電気的に接続され、前記フレキシブ
ル回路基板上に配置され、前記第２の複数の導体の選択
されたものに電気的に接続された半導体デバイスを備え
た電子パッケージ。 （２）前記第１の回路基板はプリント配線板から成るこ
とを特徴とする（１）記載の電子パッケージ。 （３）前記フレームは開口を有し、前記半導体デバイス
は前記フレキシブル回路基板の、前記開口とは反対側の
面に配置されたことを特徴とする（１）記載の電子パッ
ケージ。 （４）前記フレームはほぼ長方形であり、前記開口をほ
ぼ取り囲む４つの側部部材を有し、前記フレキシブル回
路基板の、前記フレームを包み込んでいる前記部分は、
前記側部部材の少なくとも１つを包み込んでいることを
特徴とする（３）記載の電子パッケージ。 （５）前記フレームの前記部分の前記第１の回路基板に
対する前記間隔を維持するため、前記フレームは前記第
１の回路基板上に配置される突出部を有することを特徴
とする（１）記載の電子パッケージ。 （６）前記フレームはほぼ長方形であり、前記突出部を
ほぼ取り囲む４つの側部部材を含み、前記フレキシブル
回路基板の前記フレームを包み込んでいる部分は、前記
側部部材の少なくとも１つを包み込んでいることを特徴
とする（５）記載の電子パッケージ。 （７）前記フレキシブル回路基板は接着剤を用いて前記
フレームに取り付けられることを特徴とする（１）記載
の電子パッケージ。 （８）前記フレキシブル回路基板は少なくとも１つのピ
ンを用いて前記フレームに取り付けられ、前記フレキシ
ブル回路基板は少なくとも１つの穴を有し、前記ピンは
前記フレーム上に配置されるか、あるいは前記フレーム
の一部として形成され、前記ピンは前記穴の中に配置さ
れることを特徴とする（１）記載の電子パッケージ。 （９）前記フレキシブル回路基板は張力を加えた状態で
前記フレームに配置されることを特徴とする（１）記載
の電子パッケージ。 （１０）前記半導体デバイスは、前記フレキシブル回路
基板上の前記第２の複数の導体の選択されたものに対し
て、半田により電気的に接続されることを特徴とする
（１）記載の電子パッケージ。 （１１）前記フレキシブル回路基板上の前記第２の複数
の導体の前記選択されたものは、前記第１の回路基板上
の前記導体の前記それぞれのものに、半田によって電気
的に接続されていることを特徴とする（１）記載の電子
パッケージ。 （１２）前記フレキシブル回路基板は、前記第２の複数
の導体を有する誘電体層を含み、前記フレキシブル回路
基板はさらに、前記誘電体層の、前記第２の複数の導体
とは反対側の面に配置され、前記第２の複数の導体と、
前記誘電体層を通じて電気的に接続された第３の複数の
導体を有することを特徴とする（１）記載の電子パッケ
ージ。 （１３）ヒートシンクをさらに備え、前記半導体デバイ
スは熱的に前記ヒートシンクに結合されていることを特
徴とする（１）記載の電子パッケージ。 （１４）第１の複数の導体を備えた第１の回路基板を設
け、第２の複数の導体を備えたフレキシブル回路基板を
設け、前記第２の複数の導体を備えた前記フレキシブル
回路基板をフレームに取り付け、前記フレキシブル回路
基板の少なくとも一部で前記フレームを部分的に包み込
み、前記フレキシブル回路基板が包み込んでいる前記フ
レームの前記部分を、前記第１の回路基板に対して間隔
をおいて配置し、前記第２の複数の導体の選択されたも
のを、前記第１の複数の導体のそれぞれに電気的に接続
し、半導体デバイスを前記フレキシブル回路基板上に配
置し、前記デバイスを前記第２の複数の導体の選択され
たものに電気的に接続することを特徴とする電子パッケ
ージの作成方法。 （１５）フレキシブル回路基板が取り付けられ、それに
よって部分的に包み込まれているフレームを前記第１の
回路基板に配置する前に、前記デバイスを前記フレキシ
ブル回路上に配置し、前記第２の複数の導体に電気的に
接続することを特徴とする（１４）記載の電子パッケー
ジの作成方法。 （１６）フレキシブル回路基板が取り付けられ、それに
よって部分的に包み込まれているフレームの前記配置
は、前記半導体デバイスを係合し、そして前記デバイス
と、前記フレキシブル回路基板と、前記フレームとを前
記第１の回路基板に関する前記位置に移動させることに
よって行うことを特徴とする（１５）記載の電子パッケ
ージの作成方法。 （１７）前記半導体デバイスの前記係合は、真空装置を
用いて行うことを特徴とする（１６）記載の電子パッケ
ージの作成方法。 （１８）前記フレキシブル回路基板上の前記第２の複数
の導体の前記選択されたものは、半田処理によって、前
記第１の複数の導体の前記それぞれのものに電気的に接
続することを特徴とする（１４）記載の電子パッケージ
の作成方法。 （１９）前記半田処理は、前記第１の複数の導体の前記
それぞれのものに半田を堆積させた後、前記第２の複数
の導体の前記選択されたものを、前記第１の複数の導体
の前記それぞれのものの前記半田に係合させ、次に前記
半田を加熱して、前記第１の導体の前記それぞれのもの
と、前記第２の導体の前記選択されたものとを電気的に
接続する処理を含むことを特徴とする（１８）記載の電
子パッケージの作成方法。 （２０）前記第２のフレキシブル回路基板は、前記第２
の複数の導体を備えた誘電体材料を有し、前記誘電体材
料の部分が、前記第２の複数の導体の端子端部を露出す
るためのエッチングなどの処理によって、除去されるこ
とがないことを特徴とする（１４）記載の方法。
【００３４】
【発明の効果】本発明により、フレキシブル回路の外側
リードについて誘電体を除去する必要のない電子パッケ
ージが達成された。
【図面の簡単な説明】
【図１】本発明の一実施例の電子パッケージを示す部分
斜視図である。
【図２】図１のパッケージの拡大断面図であり、パッケ
ージの少なくとも一部を組み立てるために用いる装置を
示す図である。
【図３】本発明の他の実施例の電子パッケージを示す部
分斜視図である。
【図４】図３のパッケージの拡大断面図であり、パッケ
ージの一部を形成するヒートシンク部材を示す図であ
る。
【図５】図２，図４の部分拡大断面図であり、本発明の
他の実施例のフレキシブル回路基板が、本発明のフレー
ムを包み込んでいる部分を示す図である。
【符号の説明】
１０ 電子パッケージ １１ 回路基板 １５，２５ 導体 ２３ フレキシブル回路基板 ３１ 半導体デバイス ４１ フレーム ４５ 開口
フロントページの続き (72)発明者 クリストファー・ジェラルド・アンギュラ ス アメリカ合衆国 ニューヨーク州 ジョン ソン シティノース ボルドウィン スト リート 256 (72)発明者 トーマス・エドワード・キンドル アメリカ合衆国 ニューヨーク州 エンド ウェル キムドライブ 2009

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】第１の複数の導体を含む第１の回路基板
    と、 前記第１の回路基板に対して、少なくとも一部が間隔を
    おいて配置されたフレームと、 第２の複数の導体を含むフレキシブル回路基板とを備
    え、前記フレキシブル回路基板は、前記フレームに取り
    付けられ、前記フレキシブル回路基板の少なくとも一部
    は、前記第１の回路基板に対して間隔をおいて配置され
    た前記フレームの前記部分を包み込んでおり、その包み
    込んでいる部分の前記第２の複数の導体の選択されたも
    のは、前記第１の回路基板の前記導体のそれぞれに電気
    的に接続され、 前記フレキシブル回路基板上に配置され、前記第２の複
    数の導体の選択されたものに電気的に接続された半導体
    デバイスを備えた電子パッケージ。
  2. 【請求項２】前記フレームは開口を有し、前記半導体デ
    バイスは前記フレキシブル回路基板の、前記開口とは反
    対側の面に配置されたことを特徴とする請求項１記載の
    電子パッケージ。
  3. 【請求項３】前記フレームの前記部分の前記第１の回路
    基板に対する前記間隔を維持するため、前記フレームは
    前記第１の回路基板上に配置される突出部を有すること
    を特徴とする請求項１記載の電子パッケージ。
  4. 【請求項４】前記フレキシブル回路基板は少なくとも１
    つのピンを用いて前記フレームに取り付けられ、前記フ
    レキシブル回路基板は少なくとも１つの穴を有し、前記
    ピンは前記フレーム上に配置されるか、あるいは前記フ
    レームの一部として形成され、前記ピンは前記穴の中に
    配置されることを特徴とする請求項１記載の電子パッケ
    ージ。
  5. 【請求項５】前記フレキシブル回路基板は、前記第２の
    複数の導体を有する誘電体層を含み、前記フレキシブル
    回路基板はさらに、前記誘電体層の、前記第２の複数の
    導体とは反対側の面に配置され、前記第２の複数の導体
    と、前記誘電体層を通じて電気的に接続された第３の複
    数の導体を有することを特徴とする請求項１記載の電子
    パッケージ。
  6. 【請求項６】ヒートシンクをさらに備え、前記半導体デ
    バイスは熱的に前記ヒートシンクに結合されていること
    を特徴とする請求項１記載の電子パッケージ。
  7. 【請求項７】第１の複数の導体を備えた第１の回路基板
    を設け、 第２の複数の導体を備えたフレキシブル回路基板を設
    け、 前記第２の複数の導体を備えた前記フレキシブル回路基
    板をフレームに取り付け、前記フレキシブル回路基板の
    少なくとも一部で前記フレームを部分的に包み込み、 前記フレキシブル回路基板が包み込んでいる前記フレー
    ムの前記部分を、前記第１の回路基板に対して間隔をお
    いて配置し、前記第２の複数の導体の選択されたもの
    を、前記第１の複数の導体のそれぞれに電気的に接続
    し、 半導体デバイスを前記フレキシブル回路基板上に配置
    し、前記デバイスを前記第２の複数の導体の選択された
    ものに電気的に接続することを特徴とする電子パッケー
    ジの作成方法。
  8. 【請求項８】フレキシブル回路基板が取り付けられ、そ
    れによって部分的に包み込まれているフレームを前記第
    １の回路基板に配置する前に、前記デバイスを前記フレ
    キシブル回路上に配置し、前記第２の複数の導体に電気
    的に接続することを特徴とする請求項７記載の電子パッ
    ケージの作成方法。
  9. 【請求項９】前記フレキシブル回路基板上の前記第２の
    複数の導体の前記選択されたものは、半田処理によっ
    て、前記第１の複数の導体の前記それぞれのものに電気
    的に接続することを特徴とする請求項７記載の電子パッ
    ケージの作成方法。
  10. 【請求項１０】前記第２のフレキシブル回路基板は、前
    記第２の複数の導体を備えた誘電体材料を有し、前記誘
    電体材料の部分が、前記第２の複数の導体の端子端部を
    露出するためのエッチングなどの処理によって、除去さ
    れることがないことを特徴とする請求項７記載の方法。
JP5122211A 1992-07-06 1993-05-25 電子パッケージおよびその作成方法 Expired - Lifetime JPH0773152B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/909,520 US5278724A (en) 1992-07-06 1992-07-06 Electronic package and method of making same
US909520 1992-07-06

Publications (2)

Publication Number Publication Date
JPH0677618A true JPH0677618A (ja) 1994-03-18
JPH0773152B2 JPH0773152B2 (ja) 1995-08-02

Family

ID=25427369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5122211A Expired - Lifetime JPH0773152B2 (ja) 1992-07-06 1993-05-25 電子パッケージおよびその作成方法

Country Status (2)

Country Link
US (1) US5278724A (ja)
JP (1) JPH0773152B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004312000A (ja) * 2003-04-01 2004-11-04 Hewlett-Packard Development Co Lp 電気的相互接続組立品およびその形成方法
JP2014503997A (ja) * 2010-11-29 2014-02-13 シュバイツァー エレクトロニク アーゲー 電子デバイス、その製作方法、及び電子デバイスを備えているプリント基板

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5261155A (en) * 1991-08-12 1993-11-16 International Business Machines Corporation Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders
US5854534A (en) 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
US5375041A (en) * 1992-12-02 1994-12-20 Intel Corporation Ra-tab array bump tab tape based I.C. package
US6147393A (en) * 1993-05-05 2000-11-14 Ixys Corporation Isolated multi-chip devices
US6107674A (en) * 1993-05-05 2000-08-22 Ixys Corporation Isolated multi-chip devices
JP3198796B2 (ja) * 1993-06-25 2001-08-13 富士電機株式会社 モールドモジュール
US5359493A (en) * 1993-07-09 1994-10-25 Texas Instruments Incorporated Three dimensional multi-chip module with integral heat sink
US6008991A (en) * 1993-12-20 1999-12-28 Lsi Logic Corporation Electronic system including packaged integrated circuits with heat spreading standoff support members
TW258829B (ja) * 1994-01-28 1995-10-01 Ibm
US5923538A (en) * 1994-10-17 1999-07-13 Lsi Logic Corporation Support member for mounting a microelectronic circuit package
AU5937096A (en) * 1995-07-07 1997-02-10 Minnesota Mining And Manufacturing Company Separable electrical connector assembly having a planar array of conductive protrusions
US5633533A (en) * 1995-07-26 1997-05-27 International Business Machines Corporation Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5760465A (en) * 1996-02-01 1998-06-02 International Business Machines Corporation Electronic package with strain relief means
US5825625A (en) * 1996-05-20 1998-10-20 Hewlett-Packard Company Heat conductive substrate mounted in PC board for transferring heat from IC to heat sink
US5773884A (en) * 1996-06-27 1998-06-30 International Business Machines Corporation Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers
US6020221A (en) * 1996-12-12 2000-02-01 Lsi Logic Corporation Process for manufacturing a semiconductor device having a stiffener member
US6075287A (en) * 1997-04-03 2000-06-13 International Business Machines Corporation Integrated, multi-chip, thermally conductive packaging device and methodology
US6234820B1 (en) 1997-07-21 2001-05-22 Rambus Inc. Method and apparatus for joining printed circuit boards
US6002589A (en) 1997-07-21 1999-12-14 Rambus Inc. Integrated circuit package for coupling to a printed circuit board
US5960535A (en) * 1997-10-28 1999-10-05 Hewlett-Packard Company Heat conductive substrate press-mounted in PC board hole for transferring heat from IC to heat sink
US6060341A (en) * 1998-01-12 2000-05-09 International Business Machines Corporation Method of making an electronic package
CN1174488C (zh) * 1999-03-08 2004-11-03 皇家菲利浦电子有限公司 显示装置
JP2000353770A (ja) * 1999-05-20 2000-12-19 Whitaker Corp:The 集積回路パッケージ、ミリ波集積回路パッケージ、及び集積回路パッケージを基板に組立及び実装する方法
US20040012078A1 (en) * 2002-07-22 2004-01-22 Hortaleza Edgardo R. Folded tape area array package with one metal layer
US6995465B2 (en) * 2003-06-04 2006-02-07 Intel Corporation Silicon building block architecture with flex tape
CN100556248C (zh) * 2007-04-27 2009-10-28 富葵精密组件(深圳)有限公司 柔性电路板激光加工承载装置
US7845956B1 (en) * 2009-05-26 2010-12-07 Thomas Baycura Electrical component interface

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL159818B (nl) * 1972-04-06 1979-03-15 Philips Nv Halfgeleiderinrichting, bevattende een flexibele isolerende folie, die aan een zijde is voorzien van metalen geleider- sporen.
JPS57193094A (en) * 1981-05-18 1982-11-27 Matsushita Electric Ind Co Ltd Electronic circuit part and method of mounting same
JPS594096A (ja) * 1982-06-30 1984-01-10 日本メクトロン株式会社 異種回路基板相互の接続方法
US4824379A (en) * 1982-09-10 1989-04-25 Advanced Circuit Technology Flexible circuit connection assembly
FR2538989B1 (fr) * 1982-12-30 1985-10-04 Thomson Csf Structure d'assemblage de circuits electroniques complexes, et procede d'amelioration de la fiabilite d'un tel assemblage
JPS6151539U (ja) * 1984-09-03 1986-04-07
US4691972A (en) * 1985-03-01 1987-09-08 Rogers Corporation Solderless connection apparatus
GB8626827D0 (en) * 1986-10-11 1986-12-10 Microelectronics & Computer Minimodule connector
US4885126A (en) * 1986-10-17 1989-12-05 Polonio John D Interconnection mechanisms for electronic components
US4843520A (en) * 1987-02-03 1989-06-27 Matsushita Electric Industrial Co. Ltd. Electronic circuit module
US4859189A (en) * 1987-09-25 1989-08-22 Minnesota Mining And Manufacturing Company Multipurpose socket
DE3824654A1 (de) * 1988-07-20 1990-02-01 Ibm Deutschland Elektronische baueinheit
US5018005A (en) * 1989-12-27 1991-05-21 Motorola Inc. Thin, molded, surface mount electronic device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004312000A (ja) * 2003-04-01 2004-11-04 Hewlett-Packard Development Co Lp 電気的相互接続組立品およびその形成方法
JP2014503997A (ja) * 2010-11-29 2014-02-13 シュバイツァー エレクトロニク アーゲー 電子デバイス、その製作方法、及び電子デバイスを備えているプリント基板

Also Published As

Publication number Publication date
JPH0773152B2 (ja) 1995-08-02
US5278724A (en) 1994-01-11

Similar Documents

Publication Publication Date Title
JPH0677618A (ja) 電子パッケージおよびその作成方法
JP3053585B2 (ja) 電子パッケージ
JP2664873B2 (ja) 電子パッケージおよびその作製方法
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JP3011233B2 (ja) 半導体パッケージ及びその半導体実装構造
US6256877B1 (en) Method for transforming a substrate with edge contacts into a ball grid array
JPH08213510A (ja) 熱伝導性を強化した半導体チップ・パッケージ
JP2768650B2 (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
KR20000048471A (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
JPH0661606A (ja) 回路パッケージ構造
JPH09283695A (ja) 半導体実装構造
US7036712B2 (en) Methods to couple integrated circuit packages to bonding pads having vias
US5109601A (en) Method of marking a thin film package
EP0521720A1 (en) Heat-dissipating multi-layer circuit board
US4310811A (en) Reworkable multi-layer printed circuit board
US4965700A (en) Thin film package for mixed bonding of chips
JPH0378793B2 (ja)
JPH0864636A (ja) 電子デバイス組立体
JPH08167676A (ja) 半導体装置
JPH10150065A (ja) チップサイズパッケージ
JP2004241416A (ja) 電子回路ユニットおよびその製造方法
EP0343379A2 (en) Thin film package for mixed bonding of a chip
JPH0751794Y2 (ja) 半導体の実装構造
JPS62244156A (ja) 表面実装用パツケ−ジ
JPS6224691A (ja) チツプキヤリアの実装方法