JPS6224691A - チツプキヤリアの実装方法 - Google Patents

チツプキヤリアの実装方法

Info

Publication number
JPS6224691A
JPS6224691A JP16347585A JP16347585A JPS6224691A JP S6224691 A JPS6224691 A JP S6224691A JP 16347585 A JP16347585 A JP 16347585A JP 16347585 A JP16347585 A JP 16347585A JP S6224691 A JPS6224691 A JP S6224691A
Authority
JP
Japan
Prior art keywords
chip carrier
pad
length
substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16347585A
Other languages
English (en)
Other versions
JPH0380357B2 (ja
Inventor
谷辺 範夫
村瀬 博士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16347585A priority Critical patent/JPS6224691A/ja
Publication of JPS6224691A publication Critical patent/JPS6224691A/ja
Publication of JPH0380357B2 publication Critical patent/JPH0380357B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔1既要〕 チップキャリアを印刷配線基板に実装するにあたり、チ
ップキャリアの電極パッドの長さと、印刷配線基板の基
板パッドの長さの比率を所定に設定し、半田付けの信頼
度を向上させる。
〔産業上の利用分野〕
本発明はチップキャリアの実装方法の改良に関する。
電子機器3通信機器等においては、LSI、IC等の半
導体チップを信号、電源あるいはアース等の電極パター
ンが形成された角板状のセラミック基台よりなるチップ
キャリアに搭載密封し、このようなチップキャリアを基
板に多数実装した装置が広く使用されている。
チップキャリアを印刷配線基板に実装する従来の一般的
の方法は、第3図の斜視図に示すように、チップキャリ
ア1をサブセラミック基板7を介して印刷配線基板6に
実装している。
即ち、サブセラミック基板7の上面には、チップキャリ
ア1の裏面に設けた電極パッドに対応して、基板パッド
10を並設し、それぞれの基板パッド10は、サブセラ
ミック基板7の側面に並設したリード端子8に接続しで
ある。対応する電極パッドと基板パッド10とを半田付
けすることにより、チップキャリア1をサブセラミック
基板7に搭載し、その後それぞれのリード端子8を、対
応する印刷配線基板6のスルーホール9に挿着半田付け
している。
チップキャリアIを直接印刷配線基板6に実装すると、
セラミック基台と印刷配線基板(例えばガラスエポキシ
樹脂等よりなる印刷回路用銅張積層板)との熱膨張係数
の差に起因して、半田付は部分に亀裂が発生する恐れが
ある。このことを避けるために上述のように、サブセラ
ミンク基板7を介して印刷配線基板6に実装している。
しかし、印刷配線基板に部品の高密度搭載化。
小形化に伴い、チップキャリア1を直接、印刷配線基板
6に実装することが要求されている。
〔従来の技術〕
チップキャリアを印刷配線基板に直接に実装する従来方
法を、第4図の斜視図、及び第5図の要部断面図を参照
して説明する。
第4図及び第5図において、角板状のセラミック基台よ
りなるチップキャリア1は、上面にLSI、IC等の半
導体チップ2が埋設される角形の凹部が設けられ、凹部
の上方には凹部よりも平面視が大きい角孔が設けられて
いる。
角孔の上周縁を含む面で、チップキャリア1の底面に並
行する境界面には、凹部のそれぞれの辺に直交し、チッ
プキャリア1の側壁に並設された後述する端子部4にそ
れぞれ通じる所望数の、タングステン等をメタライズし
、さらに金メッキしてなる電極パターン3が形成されて
いる。この電極パターン3は、半導体チップ2のそれぞ
れの電極に、例えばワイヤボンデングされて接続されて
いる。
チップキャリア1の垂直のそれぞれの側壁には、側壁面
に垂直方向の深さが一定で、はぼ半円柱形に凹んでなる
リードレス形の端子部4が並列して設けられ、それぞれ
の端子部4の凹面には、タングステン等をメタライズし
、さらに金メ・ツキし電極膜を形成して電極パターン3
と電気的に接続している。
また、チップキャリア1の裏面には、それぞれの端子部
4の凹面に連結した角片状の電極パッド5が形成されて
いる。
一方、印刷配線基板6の上面には、チップキャリア1の
電極パッド5に対応して、基板パッド10と、基板パッ
ド10に接続された導体パターン11が形成されている
上述のようなチップキャリア1を、印刷配線基板6に実
装するには、まず半田が付着しては困る導体パターン1
1上の全面に半田レジスト膜を塗布し、その後、印刷配
線基板6の基板パッド10の上面に半田ペーストを、例
えばスクリーン印刷などして塗布したり、或いは半田プ
リフォームを間に入れたりした後に、基板パッド10に
電極パッド5を位置合わせして、チップキャリア1をi
置し、例えば赤外線加熱等して、半田層12を形成して
接着している。
この接着時に、基板パッド10と電極パッド5との関係
寸法を所望に規制すると、半田層12の溶融状態の半田
の表面張力で、電極パッド5と基板パッド10とが互い
に近寄る方向に引っ張られて、チップキャリア1の実装
位置の位置合わせが自動的に行われる。
しかし基板パッド10の長さが所定値より大きくなると
、このような作用が弱くなり、チップキャリア1の位置
がずれて、所定のパフドブない隣接したバッドに接続さ
れる等、接続不良となる恐れがある。
実験より得られた、このような位置ずれ発生の特性図を
第6図(a)に示す。
第6図ta+は縦軸に位置ずれ発生頻度を、横軸に電極
パッド5 (長さLa)と基板パッド10 (長さLb
)の長さの比率(Lb/La)をとっている。
この特性は右上がりに上昇する曲′4IAAで示され、
(Lb/La)が1.1〜1.3の間では殆ど位置ずれ
不良が発生しなく、(Lb/La)が1.7を越えると
急激に不良が発生することを示している。
したがって、基板パッド10の長さLb  を電極パッ
ド5の長さLa (例えば1龍)よりも所望長(例えば
0.3mm)だけ長くして、(Lb/La)を1.3前
後にしている。
なお、基板パッド10の幅は電極パッド5の幅(例えば
0.811)に等しいか、わずかに大きい。
〔発明が解決しようとする問題点〕
しかしながら上記の如(印刷配線基板6に直接チップキ
ャリア1を実装した場合には、印刷配線基板6とチップ
キャリア1のセラミック基台の熱膨張係数の差が大きい
ことに起因して、実装時の加熱、稼動時の発熱等により
、半田層12に応力が付加される。この応力は、チップ
キャリア1の周辺の中心より離れるに従い大きく、チッ
プキャリア1の隅近傍の電極パッド5の半田層12に亀
裂が発生する恐れがある。
したがって、従来の実装手段で、形状の大きいチップキ
ャリア1を、直接印刷配線基板6に実装すると、半田付
けの信頼度が低下するという問題点があった。
〔問題点を解決するための手段〕
上記従来の問題点を解決するため本発明は、チップキャ
リアlの裏面に並設した電極パッド5の長さを一定に形
成して、隅部に設けた電極パッド5に対応する基板パッ
ド10Nの長さは、電極パッド5の長さの1.5倍乃至
1.7倍の範囲に形成し、周辺の中心に近づくにつれて
、基板パッドの長さは、その倍率を小さくし、それぞれ
の周辺の中心部の電極パッド5に対応する基板パッド1
〇への長さは、1.1倍乃至1.3倍の範囲に形成して
、半田付は実装するようにしたものである。
〔作用〕
熱歪に起因し半田層12に亀裂が発生する不良発生頻度
は、実験より第6図(blのような特性図が得られてい
る。
第6図fb)は垂直の2軸に熱歪による不良発生頻度を
、X軸に半田層12の厚さhを、Y軸に(Lb/La)
をとっである。
不良頻度と(Lb/La)との関係は曲線Bで示すよう
に、(Lb/La)力月、3より小さくなると急激に上
昇する。また半田層12の厚さhと、不良頻度との関係
は曲線Cで示すように、hが70μmより小さくなると
急激に上昇する。
第6図(a)、 (b)の不良発生頻度特性図より、推
定し得るように、上記本発明の手段によれば、熱歪によ
る応力が最大である隅部に設けた電極パッド5に対応す
る基板パッド10Nの長さを、電極パッド5の長さの1
.5倍乃至1.7倍であるので、半田層12に亀裂の発
生する恐れが少ない。
また、チップキャリア1のそれぞれの辺の中心部の電極
パッド5に対応する基板パッド10Aの長さは、1.1
倍乃至1.3倍の範囲に形成しであるので、この部分の
溶融状態の半田により、チップキャリア1の位置合わせ
が行われ、印刷配線基板6の所定の位置にチップキャリ
ア1が載置される。
したがって、隅部に設けた電極パッド5と基板パッド1
0Nとの間にも位置ずれが発生する恐れが少ない。
即ち、形状の大きいチップキャリア1を印刷配線基Fi
6に実装した場合でも、位置ずれが少なく、且つ熱歪に
起因する亀裂が半田接着部分に発生する恐れが少なく、
信頼度が向上する。
〔実施例〕
以下図示実施例により、本発明を具体的に説明する。な
お、全図を通じて同一符号は同一対象物を示す。
第1図は本発明の1実施例の平面図であり、第2図(a
)は隅部、即ち第1図に示す鎖線X、 −X。
部分の断面図、(b)は辺の中心部、即ち第1図に示す
鎖線X2−X2部分の断面図である。
第1図及び第2図において、印刷配線基板6の上面には
、チップキャリア1の電極パッド5に対応して、基板パ
ッドが角形のそれぞれの4辺に並列して形成され、それ
ぞれの基板パッドより四方に放射状に導体パターン11
が形成されている。
この基板パッドの内側の側辺が形成する角形枠の大きさ
は、チップギヤリア1の裏面に設けた基板パッドの内側
の側辺が形成する角形枠の大きさに等しくしである。
チップキャリア1の隅部に設けた電極パッド5に対応す
る印刷配線基板6の、基板パッド10Nの長さLb、は
第2図(a+に示すように、電極パッド5の長さLaの
1.5倍乃至1.7倍の範囲に形成しである。
そして、周辺の中心に近づくにつれて、基板パッド10
C,10Bの長さは、その倍率を小さくし、それぞれの
周辺の中心部の電極パッド5に対応する基板パッド10
Aの長さはLbzは、第2図(b)に示すように、電極
パッド5の長さLaの1.1倍乃至1.3倍の範囲に形
成しである。
なお、このそれぞれの基板パッドの長さを上述のように
変えて形成せず、十分に長く形成し、導体パターン11
上の全面に半田レジスト膜15を塗布する際に、第1図
、第2図のように、内枠のそれぞれの辺を点線で示すよ
うに内側に凸のビラミント形に塗布して、それぞれの基
板パッドの露出長さを、上述の寸法にしても良い。
その後、印刷配線基板6の基板パッドの上面に半田ペー
ストを、例えばスクリーン印刷などして塗布したり、或
いは半田プリフォームを間に入れたりした後に、基板パ
ッド10に電極パッド5を位置合わせして、チップキャ
リア1を載置し、例えば赤外線加熱等して、半田層12
を形成してチップキャリア1を印刷配線基板6に実装し
ている。
上述のようにして実装されたチップキャリア1は、各辺
の中心近傍の基板パッドは勿論のこと、熱歪による応力
が最大である隅部に設けた電極パッド5に対応する基板
バッド10N部分の、半田層I2に亀裂の発生する恐れ
が少ない。
また、中心部の電極パッド5に対応する基板パッド10
Aの長さは、1.1倍乃至1.3倍の範囲に形成しであ
るので、この部分の溶融状態の半田により、チップキャ
リア1の位置合わせが行われ、他の電極パッドと対応す
る基板パッド間においても、位置ずれが発生する恐れが
大幅に改善される。
〔発明の効果〕
以上説明したように本発明は、チップキャリアの電極パ
ッドの長さと印刷配線基板の基板パッドの長さの比率を
所定に設定したことにより、チップキャリアと印刷配線
基板の熱膨張係数の差に起因する熱歪により、接着部の
半田に亀裂が発生する恐れが少なく、且つ位置ずれがな
くて、形状の大きいチップキャリアに適応して実用上で
優れた効果がある。
【図面の簡単な説明】
第1図は本発明の1実施例の平面図、 第2図(a)は第1図に示す鎖線X、−X、部分の断面
図、 (b)は第1図の鎖線X2−X2部分の断面図、第3図
は従来の実装手段を示す斜視図、第4図は従来の他の実
装手段を示す斜視図、第5図は第4図に示す従来例の要
部断面図、第6図は不良発生特性図で、 (a)は位置ずれ発生頻度図、 (b)は熱歪による不良発生特性図である。 図において、 ■はチップキャリア・ 2は半導体チップ、 3は電極パターン、 4は端子部、 5は電極パッド、 6は印刷配線基板、 10、 10A、 10Nは基板パッド、11は導体パ
ターン、 12は半田層、 15は半田レジスト膜を示す。

Claims (1)

  1. 【特許請求の範囲】  印刷配線基板(6)の表面に、チップキャリア(1)
    の裏面の周辺に並設した電極パッド(5)のそれぞれに
    対応した基板パッドを設け、該電極パッド(5)と該基
    板パッドを半田付けして該チップキャリア(1)を実装
    するにあたり、 該電極パッド(5)の長さを一定に形成して、隅部に設
    けた該電極パッド(5)に対応する該基板パッド(10
    N)の長さは、該電極パッド(5)の長さの1.5倍乃
    至1.7倍の範囲に形成し、 周辺の中心に近づくにつれて、該基板パッドの長さは、
    その倍率を小さくし、 それぞれの周辺の中心部の該電極パッド(5)に対応す
    る該基板パッド(10A)の長さは、1.1倍乃至1.
    3倍の範囲に形成して、半田付けすることを特徴とする
    チップキャリアの実装方法。
JP16347585A 1985-07-24 1985-07-24 チツプキヤリアの実装方法 Granted JPS6224691A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16347585A JPS6224691A (ja) 1985-07-24 1985-07-24 チツプキヤリアの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16347585A JPS6224691A (ja) 1985-07-24 1985-07-24 チツプキヤリアの実装方法

Publications (2)

Publication Number Publication Date
JPS6224691A true JPS6224691A (ja) 1987-02-02
JPH0380357B2 JPH0380357B2 (ja) 1991-12-24

Family

ID=15774577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16347585A Granted JPS6224691A (ja) 1985-07-24 1985-07-24 チツプキヤリアの実装方法

Country Status (1)

Country Link
JP (1) JPS6224691A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147723A (ja) * 2004-11-17 2006-06-08 Sharp Corp 半導体素子用の電気回路基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147723A (ja) * 2004-11-17 2006-06-08 Sharp Corp 半導体素子用の電気回路基板

Also Published As

Publication number Publication date
JPH0380357B2 (ja) 1991-12-24

Similar Documents

Publication Publication Date Title
JP2996510B2 (ja) 電子回路基板
US5367435A (en) Electronic package structure and method of making same
US5278724A (en) Electronic package and method of making same
KR0157284B1 (ko) 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지
JPH0767002B2 (ja) 回路パッケージ構造
JPH0823160A (ja) プリント配線板と電子部品の接続方法
US5109601A (en) Method of marking a thin film package
JP2889407B2 (ja) 垂直半導体相互接続方法及び構成体
JP3016910B2 (ja) 半導体モジュール構造
US4965700A (en) Thin film package for mixed bonding of chips
US6653168B2 (en) LSI package and internal connecting method used therefor
JPS6224691A (ja) チツプキヤリアの実装方法
JP2845218B2 (ja) 電子部品の実装構造およびその製造方法
JPH05259372A (ja) ハイブリッドic
JPH04262590A (ja) フレキシブル配線板
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
KR19990002341A (ko) 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법
JPH0730055A (ja) マルチチップモジュール実装型プリント配線板
JP2904274B2 (ja) Lsiパッケージの実装方法
JPH0645763A (ja) 印刷配線板
JP2541494B2 (ja) 半導体装置
JPH08167676A (ja) 半導体装置
JPS6189693A (ja) プリント配線基板モジユ−ル
EP0343379A2 (en) Thin film package for mixed bonding of a chip
JPH0810192Y2 (ja) 半導体の実装構造