JP2889407B2 - 垂直半導体相互接続方法及び構成体 - Google Patents
垂直半導体相互接続方法及び構成体Info
- Publication number
- JP2889407B2 JP2889407B2 JP3235308A JP23530891A JP2889407B2 JP 2889407 B2 JP2889407 B2 JP 2889407B2 JP 3235308 A JP3235308 A JP 3235308A JP 23530891 A JP23530891 A JP 23530891A JP 2889407 B2 JP2889407 B2 JP 2889407B2
- Authority
- JP
- Japan
- Prior art keywords
- tape
- integrated circuit
- assembly
- substrate
- tape assembly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06596—Structural arrangements for testing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、集積回路に関するもの
であって、更に詳細には、集積回路を他の回路へ電気的
に接続することが可能なように集積回路をパッケージす
る技術に関するものである。
であって、更に詳細には、集積回路を他の回路へ電気的
に接続することが可能なように集積回路をパッケージす
る技術に関するものである。
【０００２】
【従来の技術】集積回路の製造は複雑な技術である。し
かしながら、集積回路チップを保護し、他の回路への電
気的相互接続を与え、且つしばしば著しい量の熱を除去
するために比較的破損しやすい集積回路チップをパッケ
ージする技術も非常に複雑な技術である。集積回路の複
雑性、集積度及び速度においてなされる進化に追付くた
めに、集積回路のパッケージにおける継続した技術的な
進化が必要であった。更に、パッケージプロセスにおい
て遭遇する歩留まり損失を最小としながら、信頼性のあ
り低コストの態様でこのような技術水準の集積回路パッ
ケージ技術を提供することは極めて望ましいことであ
る。
かしながら、集積回路チップを保護し、他の回路への電
気的相互接続を与え、且つしばしば著しい量の熱を除去
するために比較的破損しやすい集積回路チップをパッケ
ージする技術も非常に複雑な技術である。集積回路の複
雑性、集積度及び速度においてなされる進化に追付くた
めに、集積回路のパッケージにおける継続した技術的な
進化が必要であった。更に、パッケージプロセスにおい
て遭遇する歩留まり損失を最小としながら、信頼性のあ
り低コストの態様でこのような技術水準の集積回路パッ
ケージ技術を提供することは極めて望ましいことであ
る。
【０００３】ある場合には多数の電気的ピンを有する最
近の高集積度の集積回路をパッケージすることの必要性
に加えて、複数個の集積回路装置を単一の電子システム
又はサブシステム内に組立てることが可能であることが
基本的なものとなっている。このようなシステム又はサ
ブシステムは、更に、小さな面積に複数個の集積回路装
置を組立て且つかなりの量の熱を除去することが可能な
ような態様で組立てるための低コストで信頼性のあり高
い歩留まりの方法を要求している。
近の高集積度の集積回路をパッケージすることの必要性
に加えて、複数個の集積回路装置を単一の電子システム
又はサブシステム内に組立てることが可能であることが
基本的なものとなっている。このようなシステム又はサ
ブシステムは、更に、小さな面積に複数個の集積回路装
置を組立て且つかなりの量の熱を除去することが可能な
ような態様で組立てるための低コストで信頼性のあり高
い歩留まりの方法を要求している。
【０００４】例えば、セラミック基板やプリント回路基
板等のような基板上に複数個の集積回路ダイを装着し、
且つダイから基板へのワイヤ相互接続を設けることは公
知である。次いで、集積回路ダイは、例えば多種類のエ
ポキシの内の１つ等のような適宜の化合物を使用して封
止化させる。更に、テープ自動化ボンディング（ＴＡ
Ｂ）を使用して集積回路ダイへ電気的接続を与えること
も従来公知である。該テープは、ほぼ中央に位置させた
窓内に突出する部分を有する予め定めたパターンの電気
的トレースを有しており、その露出されたリードは、該
テープ上又は集積回路ダイのボンディングパッド上に形
成した隆起された金属バンプへの内側リードボンド（Ｉ
ＬＢ）のために使用される。該テープ上のトレースは、
外側エッジへ延在し、そこで、該トレースは、リードフ
レームヘの外側リードボンド（ＯＬＢ）のために露出さ
れ、それは、次いで、適宜のエポキシで封止化されて、
他の回路への電気的接続用のパッケージリードを有する
デュアルインラインパッケージ（ＤＩＰ）を形成する。
より高い集積度の適用に対しては、該パッケージの各エ
ッジに関連し１つを超えた行のリードを有するパッケー
ジが開発されている。表面装着装置（ＳＭＤ）が開発さ
れており、それは、小さなリードを有するか、又はリー
ドなしであり、且つプリント回路基板内に形成される貫
通穴を必要とすることなしにプリント回路基板の表面上
に装着すべく構成されている。更に別のアプローチにお
いては、ＴＡＢ外側リードボンドが、直接的に、プリン
ト回路基板へ行われる。
板等のような基板上に複数個の集積回路ダイを装着し、
且つダイから基板へのワイヤ相互接続を設けることは公
知である。次いで、集積回路ダイは、例えば多種類のエ
ポキシの内の１つ等のような適宜の化合物を使用して封
止化させる。更に、テープ自動化ボンディング（ＴＡ
Ｂ）を使用して集積回路ダイへ電気的接続を与えること
も従来公知である。該テープは、ほぼ中央に位置させた
窓内に突出する部分を有する予め定めたパターンの電気
的トレースを有しており、その露出されたリードは、該
テープ上又は集積回路ダイのボンディングパッド上に形
成した隆起された金属バンプへの内側リードボンド（Ｉ
ＬＢ）のために使用される。該テープ上のトレースは、
外側エッジへ延在し、そこで、該トレースは、リードフ
レームヘの外側リードボンド（ＯＬＢ）のために露出さ
れ、それは、次いで、適宜のエポキシで封止化されて、
他の回路への電気的接続用のパッケージリードを有する
デュアルインラインパッケージ（ＤＩＰ）を形成する。
より高い集積度の適用に対しては、該パッケージの各エ
ッジに関連し１つを超えた行のリードを有するパッケー
ジが開発されている。表面装着装置（ＳＭＤ）が開発さ
れており、それは、小さなリードを有するか、又はリー
ドなしであり、且つプリント回路基板内に形成される貫
通穴を必要とすることなしにプリント回路基板の表面上
に装着すべく構成されている。更に別のアプローチにお
いては、ＴＡＢ外側リードボンドが、直接的に、プリン
ト回路基板へ行われる。
【０００５】多様なパッケージ技術の詳細な説明は、
「マイクロエレクトロニクスパッケージングハンドブッ
ク（Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｐａｃｋａｇ
ｉｎｇＨａｎｄｂｏｏｋ）」Ｒ． Ｔｕｍｍａｌａ及び
Ｅ． Ｒｙｍａｓｚｅｗｓｋｉ著、バンノストランドラ
インホルド出版（１９８９）、ニューヨークの文献に記
載されている。集積回路をパッケージするための別の技
術は、１９８４年１月１７日に発行されたＨｅｎｌｅ
ｅｔ ａｌ．の米国特許第４，４２６，６８９号に記載
されている。この特許は、集積回路ダイを水平基板上に
垂直に装着することにより集積回路ダイを組立てること
を記載している。この特許は、基板の表面上の対応する
電気的接続領域へ集積回路ボンディングパッドを電気的
に且つ物理的に接続するために適宜のボンディング技術
を使用することが可能であるように、集積回路ダイ上の
全てのボンディングパッドが１つのエッジに沿って位置
される第一実施例を示している。このことは、近接させ
て水平基板上に複数個の集積回路ダイを垂直に装着し、
その際に高い集積度を与えることを可能としている。
「マイクロエレクトロニクスパッケージングハンドブッ
ク（Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｐａｃｋａｇ
ｉｎｇＨａｎｄｂｏｏｋ）」Ｒ． Ｔｕｍｍａｌａ及び
Ｅ． Ｒｙｍａｓｚｅｗｓｋｉ著、バンノストランドラ
インホルド出版（１９８９）、ニューヨークの文献に記
載されている。集積回路をパッケージするための別の技
術は、１９８４年１月１７日に発行されたＨｅｎｌｅ
ｅｔ ａｌ．の米国特許第４，４２６，６８９号に記載
されている。この特許は、集積回路ダイを水平基板上に
垂直に装着することにより集積回路ダイを組立てること
を記載している。この特許は、基板の表面上の対応する
電気的接続領域へ集積回路ボンディングパッドを電気的
に且つ物理的に接続するために適宜のボンディング技術
を使用することが可能であるように、集積回路ダイ上の
全てのボンディングパッドが１つのエッジに沿って位置
される第一実施例を示している。このことは、近接させ
て水平基板上に複数個の集積回路ダイを垂直に装着し、
その際に高い集積度を与えることを可能としている。
【０００６】上記特許は、更に、複数個のダイを基板へ
組立てるためにＴＡＢを使用することを記載している。
上記特許は、１つを超えたエッジに沿ってダイのボンデ
ィングパッドを位置させることが可能な複数個のダイを
装着するＴＡＢを記載している。この特許の実施例にお
いては、各ダイは、該ダイがそれの関連する窓内に懸下
されるように、該テープの窓領域内に延在する金属フィ
ンガへ該ダイのボンディングパッド上に形成されている
内側リードボンドバンプによって装着されている。該特
許によれば、水平基板に関して垂直方向にダイを窓内に
懸下させた湾曲したテープ構造を形成するために該テー
プを屈曲させる。集積回路ダイを収容することのない該
湾曲したテープ構造の部分は、基板の表面と実質的に平
行に形成されており、該湾曲したテープ構造の外側リー
ドボンドが基板の表面上に位置されている金属相互接続
を占有することを可能としている。上記特許は、外側リ
ードボンド用に使用されるべきテープ上の金属トレース
の部分が開放した窓内にそれらがテープの存在しない窓
内に延在することを記載している。
組立てるためにＴＡＢを使用することを記載している。
上記特許は、１つを超えたエッジに沿ってダイのボンデ
ィングパッドを位置させることが可能な複数個のダイを
装着するＴＡＢを記載している。この特許の実施例にお
いては、各ダイは、該ダイがそれの関連する窓内に懸下
されるように、該テープの窓領域内に延在する金属フィ
ンガへ該ダイのボンディングパッド上に形成されている
内側リードボンドバンプによって装着されている。該特
許によれば、水平基板に関して垂直方向にダイを窓内に
懸下させた湾曲したテープ構造を形成するために該テー
プを屈曲させる。集積回路ダイを収容することのない該
湾曲したテープ構造の部分は、基板の表面と実質的に平
行に形成されており、該湾曲したテープ構造の外側リー
ドボンドが基板の表面上に位置されている金属相互接続
を占有することを可能としている。上記特許は、外側リ
ードボンド用に使用されるべきテープ上の金属トレース
の部分が開放した窓内にそれらがテープの存在しない窓
内に延在することを記載している。
【０００７】上記特許は、ＴＡＢを使用することのない
その発明の第一実施例において使用する直角コネクタの
形成を記載している。上記特許は、金属コネクタがボン
ディングパッドへボンドされ次いで適宜の工具でクラン
プされることを記載している。次いで、集積回路ダイ
は、クランプ装置に関して回転され、その際にリードを
屈曲させる。この技術は、明らかに、上記特許の第二実
施例において使用されるテープを入り組んだ構造とさせ
るため、即ち基板へ外側リードボンドされるべきテープ
の部分をクランプさせ、且つテープのクランプした部分
に関して回転された集積回路ダイを保持するために上記
特許によって使用されている。従って、上記特許は、複
数個の集積回路ダイが単一のテープ片上へ内側リードボ
ンドされ、次いでそれを旋回させ且つ基板へ外側リード
ボンドさせ、その際に複数個の集積回路ダイを単一体と
して基板へ接続させるＴＡＢパッケージ技術を記載して
いる。
その発明の第一実施例において使用する直角コネクタの
形成を記載している。上記特許は、金属コネクタがボン
ディングパッドへボンドされ次いで適宜の工具でクラン
プされることを記載している。次いで、集積回路ダイ
は、クランプ装置に関して回転され、その際にリードを
屈曲させる。この技術は、明らかに、上記特許の第二実
施例において使用されるテープを入り組んだ構造とさせ
るため、即ち基板へ外側リードボンドされるべきテープ
の部分をクランプさせ、且つテープのクランプした部分
に関して回転された集積回路ダイを保持するために上記
特許によって使用されている。従って、上記特許は、複
数個の集積回路ダイが単一のテープ片上へ内側リードボ
ンドされ、次いでそれを旋回させ且つ基板へ外側リード
ボンドさせ、その際に複数個の集積回路ダイを単一体と
して基板へ接続させるＴＡＢパッケージ技術を記載して
いる。
【０００８】
【発明が解決しようとする課題】本発明は、相互接続密
度を増加させた半導体パッケージを提供することであ
る。本発明の別の目的とするところは、組立の前に個々
の部品のテストを行なうことを可能とし且つ必要な場合
に個々の組立体の置き換えにより装置を再調整すること
によって歩留まりを増加させた半導体パッケージ及び方
法を提供することである。
度を増加させた半導体パッケージを提供することであ
る。本発明の別の目的とするところは、組立の前に個々
の部品のテストを行なうことを可能とし且つ必要な場合
に個々の組立体の置き換えにより装置を再調整すること
によって歩留まりを増加させた半導体パッケージ及び方
法を提供することである。
【０００９】
【課題を解決するための手段】本発明によれば、集積回
路パッケージ構成体を製造する新規な方法が提供され
る。複数個のＴＡＢ組立体が形成され、その各組立体は
集積回路が内側リードボンドされるテープの部分を有し
ている。次いで、該テープの一部が集積回路の表面に対
して所望のゼロでない角度であるようにテープユニット
を形成する。例えば水平基板に対して実質的に垂直であ
るように水平基板に関し任意の所望のゼロでない角度で
集積回路を装着する態様で該テープを基板に対して外側
リードボンドさせる。垂直でない配列状態とした場合に
は、組立体の全体的な高さを減少させることが可能であ
る。複数個のこのように形成したテープユニットを水平
基板へ外側リードボンドさせることにより、高集積度の
電子的サブシステムが提供される。
路パッケージ構成体を製造する新規な方法が提供され
る。複数個のＴＡＢ組立体が形成され、その各組立体は
集積回路が内側リードボンドされるテープの部分を有し
ている。次いで、該テープの一部が集積回路の表面に対
して所望のゼロでない角度であるようにテープユニット
を形成する。例えば水平基板に対して実質的に垂直であ
るように水平基板に関し任意の所望のゼロでない角度で
集積回路を装着する態様で該テープを基板に対して外側
リードボンドさせる。垂直でない配列状態とした場合に
は、組立体の全体的な高さを減少させることが可能であ
る。複数個のこのように形成したテープユニットを水平
基板へ外側リードボンドさせることにより、高集積度の
電子的サブシステムが提供される。
【００１０】所望により、ボンディングパッドは、集積
回路ダイの任意の１つ又はそれ以上のエッジ上に形成す
ることが可能である。一実施例においては、これらのボ
ンディングパッドは、集積回路ダイの両側のエッジに沿
って形成される。別の実施例においては、これらのボン
ディングパッドは、その周辺部内側の領域を包含する、
集積回路ダイの表面上の任意の箇所に形成する。一実施
例においては、ダイを、テープが切除されていない区域
においてテープへ内側リードボンドされる。この実施例
においては、テープ上の電気的トレースは、ダイの表面
と接触した状態ではなくその上方にルーチング、即ち経
路決定することが可能であり、その際に良好なるルーチ
ング（経路決定）密度を与えている。絶縁性テープは、
単一の電気的相互接続層、又はテープ構成体内に形成さ
れる適宜のビア、即ち貫通導体を介して互いに電気的に
相互接続されている複数個の電気的相互接続層を有する
ことが可能である。
回路ダイの任意の１つ又はそれ以上のエッジ上に形成す
ることが可能である。一実施例においては、これらのボ
ンディングパッドは、集積回路ダイの両側のエッジに沿
って形成される。別の実施例においては、これらのボン
ディングパッドは、その周辺部内側の領域を包含する、
集積回路ダイの表面上の任意の箇所に形成する。一実施
例においては、ダイを、テープが切除されていない区域
においてテープへ内側リードボンドされる。この実施例
においては、テープ上の電気的トレースは、ダイの表面
と接触した状態ではなくその上方にルーチング、即ち経
路決定することが可能であり、その際に良好なるルーチ
ング（経路決定）密度を与えている。絶縁性テープは、
単一の電気的相互接続層、又はテープ構成体内に形成さ
れる適宜のビア、即ち貫通導体を介して互いに電気的に
相互接続されている複数個の電気的相互接続層を有する
ことが可能である。
【００１１】本発明の一実施例においては、集積回路ダ
イが内側リードボンドされるべき区域と反対側のテープ
部分が二次的メタリゼーション領域を有している。テー
プ内の適宜のビア、即ち貫通導体が、これらの二次的メ
タリゼーション領域を、集積回路へ内側リードボンドさ
れるべきメタルリードの選択したものへ接続している。
本発明の一実施例においては、二次的メタリゼーション
領域は、例えば集積回路へ印加される供給電圧をフィル
タするために使用されるチップコンデンサ等のような付
加的な部品を装着することを可能とするのに充分な大き
さに形成される。
イが内側リードボンドされるべき区域と反対側のテープ
部分が二次的メタリゼーション領域を有している。テー
プ内の適宜のビア、即ち貫通導体が、これらの二次的メ
タリゼーション領域を、集積回路へ内側リードボンドさ
れるべきメタルリードの選択したものへ接続している。
本発明の一実施例においては、二次的メタリゼーション
領域は、例えば集積回路へ印加される供給電圧をフィル
タするために使用されるチップコンデンサ等のような付
加的な部品を装着することを可能とするのに充分な大き
さに形成される。
【００１２】本発明によれば、相互接続構成体において
ベンド、即ち屈曲部を形成する新規な技術が提供されて
いる。相互接続構成体におけるベンド（屈曲部）は、基
板へ外側リードボンドされるべき基部を与えるために必
要であり、該基部及び該基板は実質的に水平であり、集
積回路ダイが内側リードボンドされる相互接続構成体の
残部は該基板に対して所望のゼロでない角度に形成され
ている。本発明によれば、ベンド即ち屈曲部が形成され
るべき区域は実質的に絶縁性テープが存在しないように
構成されており、従ってベンド（屈曲部）の区域内に大
量の絶縁性テープが残存した場合に発生する予測不可能
な角度形成の悪影響を発生することなしに、メタルリー
ドを正確且つ予測可能な角度に形成させることが可能で
ある。本発明によれば、集積回路ダイを内側リードボン
ドさせるべきテープの部分を固定して保持し、その間に
固定した集積回路ダイに関して横方向の力を印加するこ
とにより該基部を形成することによってテープ相互接続
構成体が形成される。
ベンド、即ち屈曲部を形成する新規な技術が提供されて
いる。相互接続構成体におけるベンド（屈曲部）は、基
板へ外側リードボンドされるべき基部を与えるために必
要であり、該基部及び該基板は実質的に水平であり、集
積回路ダイが内側リードボンドされる相互接続構成体の
残部は該基板に対して所望のゼロでない角度に形成され
ている。本発明によれば、ベンド即ち屈曲部が形成され
るべき区域は実質的に絶縁性テープが存在しないように
構成されており、従ってベンド（屈曲部）の区域内に大
量の絶縁性テープが残存した場合に発生する予測不可能
な角度形成の悪影響を発生することなしに、メタルリー
ドを正確且つ予測可能な角度に形成させることが可能で
ある。本発明によれば、集積回路ダイを内側リードボン
ドさせるべきテープの部分を固定して保持し、その間に
固定した集積回路ダイに関して横方向の力を印加するこ
とにより該基部を形成することによってテープ相互接続
構成体が形成される。
【００１３】
【実施例】図１は本発明の一実施例に基づいて構成され
たテープキャリアを示した概略図である。テープキャリ
ア１００は、以下に説明する如く、フィルムが存在しな
い区域を除いて、フィルムの固体シートとして考えるこ
とが可能である。テープキャリア１００は、例えばトレ
ース１０２ａ及び１０２ｂ等のような複数個の金属トレ
ースを有している。金属トレース１０２ａは、例えば、
その内側リードボンド領域１０３ａから、テープキャリ
ア１００へ装着した場合に集積回路ダイのテスト期間中
に使用するために容易にアクセス可能な離れた位置（不
図示）へ延在している。一実施例においては、金属相互
接続リード１０２ａのＩＬＢ（内側リードボンド）部分
１０３ａは、ＩＬＢ部分１０３ａの少なくとも一表面上
においてテープが存在しない窓１０１内に形成されてい
る。一実施例においては、この金属相互接続リードのＩ
ＬＢ部分は、金属リードが内側リードボンドのために露
出されるように形成されている。別の実施例において
は、内側リードボンドされるべきメタリゼーションリー
ドの部分は絶縁性テープで被覆されており、それが内側
リードボンディングのために“貫通”してボンディング
される。図１に示した実施例においては、金属構造を支
持手段１０８が、窓１０１内に位置されたテープの部分
と、外側フレーム（図示していないが、後に図２に関し
て説明する）との間の機械的な支持を与えるために使用
されている。
たテープキャリアを示した概略図である。テープキャリ
ア１００は、以下に説明する如く、フィルムが存在しな
い区域を除いて、フィルムの固体シートとして考えるこ
とが可能である。テープキャリア１００は、例えばトレ
ース１０２ａ及び１０２ｂ等のような複数個の金属トレ
ースを有している。金属トレース１０２ａは、例えば、
その内側リードボンド領域１０３ａから、テープキャリ
ア１００へ装着した場合に集積回路ダイのテスト期間中
に使用するために容易にアクセス可能な離れた位置（不
図示）へ延在している。一実施例においては、金属相互
接続リード１０２ａのＩＬＢ（内側リードボンド）部分
１０３ａは、ＩＬＢ部分１０３ａの少なくとも一表面上
においてテープが存在しない窓１０１内に形成されてい
る。一実施例においては、この金属相互接続リードのＩ
ＬＢ部分は、金属リードが内側リードボンドのために露
出されるように形成されている。別の実施例において
は、内側リードボンドされるべきメタリゼーションリー
ドの部分は絶縁性テープで被覆されており、それが内側
リードボンディングのために“貫通”してボンディング
される。図１に示した実施例においては、金属構造を支
持手段１０８が、窓１０１内に位置されたテープの部分
と、外側フレーム（図示していないが、後に図２に関し
て説明する）との間の機械的な支持を与えるために使用
されている。
【００１４】一実施例においては、テープ組立体１００
へ装着されるべき集積回路ダイの一側部に沿ってのみボ
ンディングパッドが設けられている。このような実施例
においては、金属リードのＩＬＢ部分は、ＩＬＢ部分１
０３ａがボンドされるダイのエッジ上に設けることが必
要であるにすぎない。しかしながら、図１の実施例は、
両側のエッジ上にボンディングパッドを有する集積回路
ダイへ内側リードボンドを行なう場合に使用するテープ
構成体１００の例である。この実施例によれば、テープ
は、窓１０１内に設けられており、その際に集積回路の
上側に位置するテープの部分上に金属トレースを形成す
ることを可能としており、それはテープ構成体１００へ
内側リードボンドされる。
へ装着されるべき集積回路ダイの一側部に沿ってのみボ
ンディングパッドが設けられている。このような実施例
においては、金属リードのＩＬＢ部分は、ＩＬＢ部分１
０３ａがボンドされるダイのエッジ上に設けることが必
要であるにすぎない。しかしながら、図１の実施例は、
両側のエッジ上にボンディングパッドを有する集積回路
ダイへ内側リードボンドを行なう場合に使用するテープ
構成体１００の例である。この実施例によれば、テープ
は、窓１０１内に設けられており、その際に集積回路の
上側に位置するテープの部分上に金属トレースを形成す
ることを可能としており、それはテープ構成体１００へ
内側リードボンドされる。
【００１５】図１には、更に、テープ構成体１００を基
板１００（不図示）へ接続するために外側リードボンド
が行なわれる一般的な近傍である金属リード１０９ａ及
び１０９ｂの部分が示されている。内側リードボンド用
の金属リードは、一実施例においては、絶縁膜は設けら
れていない。別の実施例においては、それらは絶縁膜で
被覆されており、それを“貫通”してボンディングされ
て内側リードボンディングを実施する。重要なことであ
るが、本発明によれば、窓１２０が適宜の寸法に形成さ
れており、従って外側リードボンドされるべき区域１０
９ａ及び１０９ｂは実質的に絶縁テープが存在していな
い。従って、たとえば、リード１０２ａ及び１０２ｂ
は、基本的に窓１２０内の空中に懸下される。ベンド、
即ち屈曲部が発生すべき区域内に窓１２０を設けること
は、本発明の重要な特徴の１つであり、そうでない場合
には、ユニット毎に、形成した角度において予測不可能
で且つ広範な変動を発生することのある区域内に絶縁膜
が存在しないので、ベンド、即ち屈曲部を正確で且つ予
測可能な角度に形成することを可能としている。、図１
に示した如く、例えば１０２ａ及び１０２ｂ等のような
金属リードは、外側リードボンド区域１０９ａ及び１０
９ｂを超えて延在している。テープキャリア１００は、
概略、図２に示した如く、適宜のフレーム２０１内に形
成されている。このことは、例えば１０２ａ及び１０２
ｂ等のような金属リードが、テスト装置によって容易に
接続される適宜の区域へ接続するためにフレーム２０１
へ向かって延在することを可能としており、その際に内
側リードボンドした集積回路をテストするためのアクセ
スを与えている。テストが行なわれると、大略点線で示
した矩形２０５の中に存在するテープ組立体の部分がフ
レーム２０１から除去され、フォーミング（形成）及び
基板への外側リードボンドが行なわれる。
板１００（不図示）へ接続するために外側リードボンド
が行なわれる一般的な近傍である金属リード１０９ａ及
び１０９ｂの部分が示されている。内側リードボンド用
の金属リードは、一実施例においては、絶縁膜は設けら
れていない。別の実施例においては、それらは絶縁膜で
被覆されており、それを“貫通”してボンディングされ
て内側リードボンディングを実施する。重要なことであ
るが、本発明によれば、窓１２０が適宜の寸法に形成さ
れており、従って外側リードボンドされるべき区域１０
９ａ及び１０９ｂは実質的に絶縁テープが存在していな
い。従って、たとえば、リード１０２ａ及び１０２ｂ
は、基本的に窓１２０内の空中に懸下される。ベンド、
即ち屈曲部が発生すべき区域内に窓１２０を設けること
は、本発明の重要な特徴の１つであり、そうでない場合
には、ユニット毎に、形成した角度において予測不可能
で且つ広範な変動を発生することのある区域内に絶縁膜
が存在しないので、ベンド、即ち屈曲部を正確で且つ予
測可能な角度に形成することを可能としている。、図１
に示した如く、例えば１０２ａ及び１０２ｂ等のような
金属リードは、外側リードボンド区域１０９ａ及び１０
９ｂを超えて延在している。テープキャリア１００は、
概略、図２に示した如く、適宜のフレーム２０１内に形
成されている。このことは、例えば１０２ａ及び１０２
ｂ等のような金属リードが、テスト装置によって容易に
接続される適宜の区域へ接続するためにフレーム２０１
へ向かって延在することを可能としており、その際に内
側リードボンドした集積回路をテストするためのアクセ
スを与えている。テストが行なわれると、大略点線で示
した矩形２０５の中に存在するテープ組立体の部分がフ
レーム２０１から除去され、フォーミング（形成）及び
基板への外側リードボンドが行なわれる。
【００１６】更に、図１を再度参照すると、テープ組立
体１００の一実施例は、集積回路が装着されるのと反対
側の表面上に二次的メタリゼーション領域１０５及び１
０６を有している。一実施例においては、メタリゼーシ
ョン領域１０５及び１０６は、メタリゼーション領域１
０５及び１０６上に装着される外部部品へ電源信号を接
続するために使用される。このような外部部品は、例え
ば、集積回路へ供給される電源信号を分離させる公知の
目的のために使用される物理的に小さな寸法のチップコ
ンデンサを有することが可能である。図１に示した如
く、金属部分１０５及び１０６は、領域１０７によって
分離されており、該領域を横断して外部部品が延在す
る。メタリゼーション領域１０５及び１０６は、ビア
（貫通導体）１０４を使用してテープの反対側のメタリ
ゼーションへ接続されており、そのメタリゼーションは
内側リードボンド及び外側リードボンドの何れか一方又
は両方のために使用される。
体１００の一実施例は、集積回路が装着されるのと反対
側の表面上に二次的メタリゼーション領域１０５及び１
０６を有している。一実施例においては、メタリゼーシ
ョン領域１０５及び１０６は、メタリゼーション領域１
０５及び１０６上に装着される外部部品へ電源信号を接
続するために使用される。このような外部部品は、例え
ば、集積回路へ供給される電源信号を分離させる公知の
目的のために使用される物理的に小さな寸法のチップコ
ンデンサを有することが可能である。図１に示した如
く、金属部分１０５及び１０６は、領域１０７によって
分離されており、該領域を横断して外部部品が延在す
る。メタリゼーション領域１０５及び１０６は、ビア
（貫通導体）１０４を使用してテープの反対側のメタリ
ゼーションへ接続されており、そのメタリゼーションは
内側リードボンド及び外側リードボンドの何れか一方又
は両方のために使用される。
【００１７】図３は、集積回路ダイ３０１が内側リード
ボンドされており且つチップコンデンサ３０５が取付け
られている図１の構成体を示した概略断面図である。図
３に示した如く、集積回路３０１は例えば公知の態様で
そのボンディングパッド上に形成したバンプ３０２を有
している。集積回路ダイ３０１は、テープキャリア３０
４上に形成した金属リード１０２ａ及び１０２ｂに対し
てバンプ３０２を介して内側リードボンドされている。
テープ３０４の反対側には金属区域１０５及び１０６が
位置されており、それに対して、例えばチップコンデン
サ３０５等のような外部部品が接続されている。絶縁領
域１０７が金属領域１０５と１０６とを電気的に分離し
ており、該絶縁領域１０７は、テープを有するか、又は
単に間隙を有することが可能である。一例として、メタ
リゼーション部分１０６は、テープ３０４を貫通して形
成されているビア（貫通導体）１０４によってリード１
０２ｂへ接続されている。
ボンドされており且つチップコンデンサ３０５が取付け
られている図１の構成体を示した概略断面図である。図
３に示した如く、集積回路３０１は例えば公知の態様で
そのボンディングパッド上に形成したバンプ３０２を有
している。集積回路ダイ３０１は、テープキャリア３０
４上に形成した金属リード１０２ａ及び１０２ｂに対し
てバンプ３０２を介して内側リードボンドされている。
テープ３０４の反対側には金属区域１０５及び１０６が
位置されており、それに対して、例えばチップコンデン
サ３０５等のような外部部品が接続されている。絶縁領
域１０７が金属領域１０５と１０６とを電気的に分離し
ており、該絶縁領域１０７は、テープを有するか、又は
単に間隙を有することが可能である。一例として、メタ
リゼーション部分１０６は、テープ３０４を貫通して形
成されているビア（貫通導体）１０４によってリード１
０２ｂへ接続されている。
【００１８】図４（ａ）は、大略図３の構成を示してい
るが、簡単化のために、図３のチップコンデンサ３０５
は図４（ａ）には示してはいない。しかしながら、チッ
プコンデンサ３０５は、使用される場合には、大略、集
積回路ダイ３０１が内側リードボンドされるのと反対の
テープ４０１の側における区域４０２に対して通常電気
的及び機械的に取付けられるものであることを理解する
ことは容易である。図４（ａ）に示した如く、個々の集
積回路テープユニット４００は、図４（ｂ）に示した如
く、脚部４０５を有するようにフォーミング、即ち形成
が行なわれる。脚部４０５は、集積回路ダイ３０１が内
側リードボンドされているテープの部分に関して所望の
角度に該テープの部分を屈曲させることよってフォーミ
ング、即ち形成される。このことは、何れの任意の態様
で実施することが可能であり、例えば、脚部４０５が、
湾曲部４０６を介してテープの残部へ取付けられてお
り、その湾曲部４０６は、滑らかな曲線状のものとする
か、又は脚部４０５とテープの残部との間に所望の角度
を与えるために幾つかの折れ曲がったベンドで形成する
ことも可能である。図４（ｂ）は概略断面図であるが、
脚部４０５が、基板へ外側リードボンドされる複数個の
メタリゼーションリードを有していることは容易に理解
される。
るが、簡単化のために、図３のチップコンデンサ３０５
は図４（ａ）には示してはいない。しかしながら、チッ
プコンデンサ３０５は、使用される場合には、大略、集
積回路ダイ３０１が内側リードボンドされるのと反対の
テープ４０１の側における区域４０２に対して通常電気
的及び機械的に取付けられるものであることを理解する
ことは容易である。図４（ａ）に示した如く、個々の集
積回路テープユニット４００は、図４（ｂ）に示した如
く、脚部４０５を有するようにフォーミング、即ち形成
が行なわれる。脚部４０５は、集積回路ダイ３０１が内
側リードボンドされているテープの部分に関して所望の
角度に該テープの部分を屈曲させることよってフォーミ
ング、即ち形成される。このことは、何れの任意の態様
で実施することが可能であり、例えば、脚部４０５が、
湾曲部４０６を介してテープの残部へ取付けられてお
り、その湾曲部４０６は、滑らかな曲線状のものとする
か、又は脚部４０５とテープの残部との間に所望の角度
を与えるために幾つかの折れ曲がったベンドで形成する
ことも可能である。図４（ｂ）は概略断面図であるが、
脚部４０５が、基板へ外側リードボンドされる複数個の
メタリゼーションリードを有していることは容易に理解
される。
【００１９】図５は、複数個のテープ装着した集積回路
を示した概略断面図であり、その場合、テープユニット
４００は、基板５０１へ外側リードボンドされている。
基板５０１は、例えば、プリント回路基板、又はセラミ
ック基板又はその他の任意の基板を有することが可能で
ある。基板５０１は、その表面上に複数個の金属トレー
ス（不図示）を有しており、それに対して、集積回路テ
ープ組立体４００の各々の脚部４０５上に設けられてい
る対応する金属トレースが外側リードボンドされる。図
５に示した如く、極めて高い集積度が与えられる。なぜ
ならば、隣接する集積回路テープ組立体の間のピッチＴ
は極めて小さくすることが可能だからである。実際に、
ピッチＴは、集積回路テープ組立体４００（その上に装
着されている集積回路を包含する）の厚さとその脚部４
０５の長さとの和によって支配される。脚部４０５は、
例えば、従来の半田リフロ又は適宜の小さな外側リード
ボンディング工具を使用する熱圧着外側リードボンド技
術を使用する適宜の外側リードへボンドを行なうのに充
分な大きさであることが必要であるにすぎない。一例と
して、ピッチＴは、典型的に、約５０乃至１５０ミルの
オーダとすることが可能である。
を示した概略断面図であり、その場合、テープユニット
４００は、基板５０１へ外側リードボンドされている。
基板５０１は、例えば、プリント回路基板、又はセラミ
ック基板又はその他の任意の基板を有することが可能で
ある。基板５０１は、その表面上に複数個の金属トレー
ス（不図示）を有しており、それに対して、集積回路テ
ープ組立体４００の各々の脚部４０５上に設けられてい
る対応する金属トレースが外側リードボンドされる。図
５に示した如く、極めて高い集積度が与えられる。なぜ
ならば、隣接する集積回路テープ組立体の間のピッチＴ
は極めて小さくすることが可能だからである。実際に、
ピッチＴは、集積回路テープ組立体４００（その上に装
着されている集積回路を包含する）の厚さとその脚部４
０５の長さとの和によって支配される。脚部４０５は、
例えば、従来の半田リフロ又は適宜の小さな外側リード
ボンディング工具を使用する熱圧着外側リードボンド技
術を使用する適宜の外側リードへボンドを行なうのに充
分な大きさであることが必要であるにすぎない。一例と
して、ピッチＴは、典型的に、約５０乃至１５０ミルの
オーダとすることが可能である。
【００２０】図５に示した如く、個々の集積回路組立体
４００は、共通基板５０１へ外側リードボンドさせるこ
とが可能であり、その際に非常に高集積度の電子部品を
提供している。更に、複数個の個別的集積回路テープ組
立体４００は基板５０１に装着されているので、従来技
術と比較して歩留まりが増加される。なぜならば、個別
的集積回路テープ組立体４００は、基板５０１へ外側リ
ードボンドされる前に、組立てられ且つテストされるか
らである。更に、基板５０１へ外側リードボンドするこ
とにより、個々の集積回路テープ組立体４００の組立期
間中又はその後に問題が発生した場合には、その個別的
な集積回路テープ組立体４００を除去し且つ他のものと
置換させることが可能である。
４００は、共通基板５０１へ外側リードボンドさせるこ
とが可能であり、その際に非常に高集積度の電子部品を
提供している。更に、複数個の個別的集積回路テープ組
立体４００は基板５０１に装着されているので、従来技
術と比較して歩留まりが増加される。なぜならば、個別
的集積回路テープ組立体４００は、基板５０１へ外側リ
ードボンドされる前に、組立てられ且つテストされるか
らである。更に、基板５０１へ外側リードボンドするこ
とにより、個々の集積回路テープ組立体４００の組立期
間中又はその後に問題が発生した場合には、その個別的
な集積回路テープ組立体４００を除去し且つ他のものと
置換させることが可能である。
【００２１】集積回路テープ組立体４００内に設けられ
る集積回路は、任意の従来の態様で封止化させることが
可能である。本発明の一実施例においては、該集積回路
は、例えば、エポキシを使用することによる従来の態様
で封止化されるものではなく、基板５０１と集積回路テ
ープ組立体４００とを包含する全体的な副組立体５００
が適宜の不活性環境内に浸漬させる。例えば、副組立体
５００を、例えば３Ｍコーポレーションから入手可能な
タイプのフルオロカーボン液体等のような不活性液体の
浴槽内に浸漬させる。このことは、集積回路、及びそれ
らの内側リードボンド及び外側リードボンドを非侵食性
環境に維持することを可能とする。このことは、更に、
大きな冷却能力を与え、その際に、個々の集積回路が比
較的低い温度に維持することを可能とし、その際に集積
回路の動作を向上させることを可能とする。
る集積回路は、任意の従来の態様で封止化させることが
可能である。本発明の一実施例においては、該集積回路
は、例えば、エポキシを使用することによる従来の態様
で封止化されるものではなく、基板５０１と集積回路テ
ープ組立体４００とを包含する全体的な副組立体５００
が適宜の不活性環境内に浸漬させる。例えば、副組立体
５００を、例えば３Ｍコーポレーションから入手可能な
タイプのフルオロカーボン液体等のような不活性液体の
浴槽内に浸漬させる。このことは、集積回路、及びそれ
らの内側リードボンド及び外側リードボンドを非侵食性
環境に維持することを可能とする。このことは、更に、
大きな冷却能力を与え、その際に、個々の集積回路が比
較的低い温度に維持することを可能とし、その際に集積
回路の動作を向上させることを可能とする。
【００２２】図６（ａ）は例えばポリイミド等のような
絶縁膜（フィルム）６０１及び１つ又はそれ以上のメタ
ル相互接続層６０２（典型的には、銅）及び電気的ビア
（貫通導体）６０３を有するテープキャリア構成体を示
した概略断面図である。図６（ａ）のテープ構成体は、
領域６０５をクランプし且つ領域６０６へフォーミング
力Ｆを印化することにより所望の角度（典型的には、９
０゜）を形成するために、図６（ｂ）に示した如く、フ
ォーム、即ち形成される。しかしながら、このことは、
予測不可能で且つ高範囲に変動するフォーム角度を発生
することとなる。このことは図６（ａ）に示したテープ
構成体において発生する問題であり、その場合には、ベ
ンド即ち屈曲部の領域におけるメタルリード６０２がそ
の片側において絶縁膜６０１で被覆されているからであ
り、且つ図７（ａ）に示される如く、ベンド即ち屈曲部
のメタルリード６０２はその両側が絶縁膜６０１によっ
て被覆されているテープ構成体の場合にも発生する問題
である。更に、集積回路ダイが内側リードボンドされて
いるテープ構成体の部分へフォーミング力Ｆを印加する
ことは、集積回路又は内側リードボンドへ損傷を発生さ
せる可能性があり、その際に歩留まり損失を発生させる
こととなる。
絶縁膜（フィルム）６０１及び１つ又はそれ以上のメタ
ル相互接続層６０２（典型的には、銅）及び電気的ビア
（貫通導体）６０３を有するテープキャリア構成体を示
した概略断面図である。図６（ａ）のテープ構成体は、
領域６０５をクランプし且つ領域６０６へフォーミング
力Ｆを印化することにより所望の角度（典型的には、９
０゜）を形成するために、図６（ｂ）に示した如く、フ
ォーム、即ち形成される。しかしながら、このことは、
予測不可能で且つ高範囲に変動するフォーム角度を発生
することとなる。このことは図６（ａ）に示したテープ
構成体において発生する問題であり、その場合には、ベ
ンド即ち屈曲部の領域におけるメタルリード６０２がそ
の片側において絶縁膜６０１で被覆されているからであ
り、且つ図７（ａ）に示される如く、ベンド即ち屈曲部
のメタルリード６０２はその両側が絶縁膜６０１によっ
て被覆されているテープ構成体の場合にも発生する問題
である。更に、集積回路ダイが内側リードボンドされて
いるテープ構成体の部分へフォーミング力Ｆを印加する
ことは、集積回路又は内側リードボンドへ損傷を発生さ
せる可能性があり、その際に歩留まり損失を発生させる
こととなる。
【００２３】本発明によれば、図８（ａ）に示した如
く、新規なテープ構成体８００が提供されている。テー
プ構成体８００は、絶縁性部分８０３及び８０４のみな
らず１つ又はそれ以上のメタル相互接続層８０２を有し
ている。重要なことであるが、ベンド即ち屈曲部が形成
されるべき窓領域１２０内のメタル相互接続８０２はそ
の両側に絶縁性物質が存在していないということであ
る。従って、図８（ｂ）に示した如く、フォーミング力
Ｆを印加した場合に、高度に制御され且つ予測可能なベ
ンド（屈曲部）角度が与えられ、その角度は夫々のユニ
ットにおいて極めて高い一貫性を有している。このこと
は、フォーミング窓１２０内に絶縁体が存在していない
ことによって達成されており、従ってフォーム、即ち形
成されるべき領域内に絶縁膜が存在することに起因する
屈曲角度に関する悪影響は回避されている。
く、新規なテープ構成体８００が提供されている。テー
プ構成体８００は、絶縁性部分８０３及び８０４のみな
らず１つ又はそれ以上のメタル相互接続層８０２を有し
ている。重要なことであるが、ベンド即ち屈曲部が形成
されるべき窓領域１２０内のメタル相互接続８０２はそ
の両側に絶縁性物質が存在していないということであ
る。従って、図８（ｂ）に示した如く、フォーミング力
Ｆを印加した場合に、高度に制御され且つ予測可能なベ
ンド（屈曲部）角度が与えられ、その角度は夫々のユニ
ットにおいて極めて高い一貫性を有している。このこと
は、フォーミング窓１２０内に絶縁体が存在していない
ことによって達成されており、従ってフォーム、即ち形
成されるべき領域内に絶縁膜が存在することに起因する
屈曲角度に関する悪影響は回避されている。
【００２４】図９はメタル相互接続９０５へ内側リード
ボンドされている集積回路ダイ９０１を有するフォー
ム、即ち形成された構成体の概略断面を示している。メ
タル相互接続９０５は絶縁膜９０２及び９０６の上に形
成されており、該絶縁膜は、電気的相互接続９０５が例
えば約９０°等のような所望の角度にフォーム、即ち形
成すべき窓領域１２０においては存在していない。集積
回路ダイ９０１と反対側の絶縁膜９０２の上のメタル領
域へ相互接続部９０４によって電気的及び機械的に接続
されて、例えばチップコンデンサ等のような外部部品９
０３が設けられている。
ボンドされている集積回路ダイ９０１を有するフォー
ム、即ち形成された構成体の概略断面を示している。メ
タル相互接続９０５は絶縁膜９０２及び９０６の上に形
成されており、該絶縁膜は、電気的相互接続９０５が例
えば約９０°等のような所望の角度にフォーム、即ち形
成すべき窓領域１２０においては存在していない。集積
回路ダイ９０１と反対側の絶縁膜９０２の上のメタル領
域へ相互接続部９０４によって電気的及び機械的に接続
されて、例えばチップコンデンサ等のような外部部品９
０３が設けられている。
【００２５】図１０は図９のテープ相互接続構成体を形
成する１つの構成及び方法を示した概略断面図である。
しかしながら、簡単化のために、絶縁性テープ９０２の
裏側に取付けられている外部部品９０３は示していな
い。集積回路ダイ９０１が内側リードボンドされている
テープ相互接続ユニットの部分が、ダイ９０１を受納す
るための凹所が形成されているストリッパ１００１とフ
ォームアンビル１００２とによって所定位置に保持され
ている。次いで、窓１２０内におけるメタル相互接続９
０５において湾曲部Ｒを形成させるために、パンチ１０
０３を矢印で示した方向に移動させる。本発明によれ
ば、集積回路ダイ９０１がこのフォーミングプロセスの
期間中に所定位置に保持されており、従って集積回路ダ
イ９０１及び内側リードボンドへ損傷が与えられる可能
性を最小なものとさせている。
成する１つの構成及び方法を示した概略断面図である。
しかしながら、簡単化のために、絶縁性テープ９０２の
裏側に取付けられている外部部品９０３は示していな
い。集積回路ダイ９０１が内側リードボンドされている
テープ相互接続ユニットの部分が、ダイ９０１を受納す
るための凹所が形成されているストリッパ１００１とフ
ォームアンビル１００２とによって所定位置に保持され
ている。次いで、窓１２０内におけるメタル相互接続９
０５において湾曲部Ｒを形成させるために、パンチ１０
０３を矢印で示した方向に移動させる。本発明によれ
ば、集積回路ダイ９０１がこのフォーミングプロセスの
期間中に所定位置に保持されており、従って集積回路ダ
イ９０１及び内側リードボンドへ損傷が与えられる可能
性を最小なものとさせている。
【００２６】図１０に示した実施例においては、湾曲部
Ｒは制御されない態様で形成される。即ち、フォームア
ンビル１００２は湾曲部Ｒにおいてメタル相互接続部９
０５と接触していない。このことにも拘らず、本発明に
よれば、湾曲部Ｒは高い精度で且つ高度に制御可能な態
様で一貫性を持って形成することが可能である。
Ｒは制御されない態様で形成される。即ち、フォームア
ンビル１００２は湾曲部Ｒにおいてメタル相互接続部９
０５と接触していない。このことにも拘らず、本発明に
よれば、湾曲部Ｒは高い精度で且つ高度に制御可能な態
様で一貫性を持って形成することが可能である。
【００２７】図１１は、本発明に基づいてテープ相互接
続構成体を形成する方法及び構成を示した別の実施例の
概略断面図である。この実施例においては、絶縁性テー
プ９０６が図１０の実施例と比較して、金属相互接続部
９０５の反対側に形成されている。このことは、フォー
ムアンビル１００２を金属相互接続部９０５とその湾曲
部Ｒにおいて接触させることを可能とし、その際により
制御されたフォーミングを行なうことを可能としてい
る。図１２に示した本発明の更に別の実施例において
は、フォームアンビル１００２が１つ又はそれ以上の凹
所１２０１，１２０２等を有しており絶縁性フィルム
（膜）９０２及び９０６がフォームアンビル１００２の
これらの凹所内に受納されることを可能としている。こ
のことは、図示した如く、湾曲部Ｒが形成される箇所に
おいてフォームアンビル１００２が金属相互接続部９０
５と接触することを可能としている。
続構成体を形成する方法及び構成を示した別の実施例の
概略断面図である。この実施例においては、絶縁性テー
プ９０６が図１０の実施例と比較して、金属相互接続部
９０５の反対側に形成されている。このことは、フォー
ムアンビル１００２を金属相互接続部９０５とその湾曲
部Ｒにおいて接触させることを可能とし、その際により
制御されたフォーミングを行なうことを可能としてい
る。図１２に示した本発明の更に別の実施例において
は、フォームアンビル１００２が１つ又はそれ以上の凹
所１２０１，１２０２等を有しており絶縁性フィルム
（膜）９０２及び９０６がフォームアンビル１００２の
これらの凹所内に受納されることを可能としている。こ
のことは、図示した如く、湾曲部Ｒが形成される箇所に
おいてフォームアンビル１００２が金属相互接続部９０
５と接触することを可能としている。
【００２８】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図１】 本発明の一実施例に基づいて構成したテープ
キャリアを示した概略平面図。
キャリアを示した概略平面図。
【図２】 適宜のフレーム内に形成したテープキャリア
を示した概略平面図。
を示した概略平面図。
【図３】 集積回路ダイとチップコンデンサとが取付け
られた図１の構成体を示した概略断面図。
られた図１の構成体を示した概略断面図。
【図４】 （ａ）は集積回路ダイを包含する図１のテー
プキャリアの一実施例を示した概略断面図であり（ｂ）
は形成した後の図４（ａ）の構成を示した概略断面図。
プキャリアの一実施例を示した概略断面図であり（ｂ）
は形成した後の図４（ａ）の構成を示した概略断面図。
【図５】 本発明の一実施例に基づいて構成した複数個
のテープ装着した集積回路を有する基板の一部を示した
概略断面図。
のテープ装着した集積回路を有する基板の一部を示した
概略断面図。
【図６】 （ａ）及び（ｂ）はフォーミングを行なう前
後のテープ構成体を示した各説明図
後のテープ構成体を示した各説明図
【図７】 （ａ）及び（ｂ）はフォーミングを行なう前
後の別のテープ構成体を示した各説明図。
後の別のテープ構成体を示した各説明図。
【図８】 （ａ）及び（ｂ）はフォーミングを行なう前
後の本発明の一実施例に基づくテープ構成体を示した各
説明図。
後の本発明の一実施例に基づくテープ構成体を示した各
説明図。
【図９】 フォーミングを行なった後の本発明の一実施
例に基づくテープ構成体を示した概略図。
例に基づくテープ構成体を示した概略図。
【図１０】 本発明に基づいて構成されたフォーミング
用工具の一実施例を示した概略図。
用工具の一実施例を示した概略図。
【図１１】 本発明に基づいて構成されたフォーミング
用工具の一実施例を示した概略図。
用工具の一実施例を示した概略図。
【図１２】 本発明に基づいて構成されたフォーミング
用工具の一実施例を示した概略図。
用工具の一実施例を示した概略図。
１００ テープキャリア １０２ａ，１０２ｂ 金属トレース １０３ａ 内側リードボンド（ＩＬＢ）部分 １０４ ビア（貫通導体） １０５，１０６ メタリゼーション領域 １０８ 構造的支持部分 １０９ａ，１０９ｂ 金属リード １２０ 窓 ３０１ 集積回路ダイ ３０２ バンプ ３０４ テープキャリア ３０５ チップコンデンサ ９０１ 集積回路ダイ ９０２，９０６ 絶縁膜（フィルム） ９０３ 外部部品（チップコンデンサ） ９０４，９０５ メタル（金属）相互接続
───────────────────────────────────────────────────── フロントページの続き (72)発明者 シャン−ミン リョウ アメリカ合衆国， カリフォルニア 94086，サニーベル， サウス フオル フ ロード 925， ナンバー 82 (72)発明者 カーヘン ザ アメリカ合衆国， カリフォルニア 94022，ロス アルトス， ベンブニュ アベニュー 594 (72)発明者 ノーマン エル． グールド アメリカ合衆国， カリフォルニア， サン ノゼ， サンタ バーバラ ドラ イブ 1676 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 25/00 H01L 21/60 311
Claims (11)
- 【請求項１】 半導体装置パッケージにおいて、第一表
面を有する基板が設けられており、前記基板上に電気的
に且つ物理的に装着されている複数個の個別的な集積回
路テープ組立体が設けられており、前記各個別的集積回
路テープ組立体が、集積回路が内側リードボンドされる
メタル相互接続を有する第一表面を具備すると共に前記
第一表面が前記基板の第一表面から選択されたゼロでな
い角度に配設されている第一テープ部分と、前記基板の
第一表面ヘ外側リードボンドされるメタル相互接続を有
する第一表面を具備する第二テープ部分と、前記第一テ
ープ部分と第二テープ部分とを接続し前記第一テープ部
分を前記第二テープ部分から選択したゼロでない角度に
配設させるべく機能し且つメタル相互接続を有すると共
に実質的に前記テープが存在することのない形成部分と
を有することを特徴とする半導体装置パッケージ。 - 【請求項２】 請求項１において、前記第一テープ部分
が大略前記集積回路上方に延在し且つ前記集積回路へ内
側リードボンドするためのメタル相互接続を具備する第
一表面を有する第三テープ部分を有することを特徴とす
る半導体装置パッケージ。 - 【請求項３】 請求項２において、前記第三テープ部分
が、前記集積回路上の関連するボンディング位置ヘ内側
リードボンドするための第一複数個の位置を前記第一表
面上に有する第一領域と、前記集積回路上の関連するボ
ンディング位置へ内側リードボンドするための第二複数
個の位置を前記第一表面上に有する第二領域と、内側リ
ードボンディングのために前記第二複数個の位置へ電気
的接続を与えるために大略前記第一領域から前記第二領
域へ前記第三テープ部分上を延在する１個又はそれ以上
の電気的相互接続とを有することを特徴とする半導体装
置パッケージ。 - 【請求項４】 集積回路テープ組立体において、集積回
路への内側リードボンディングのためのメタル相互接続
を有する第一表面を持った第一テープ部分、基板への外
側リードボンディングのためのメタル相互接続を有する
第一表面を持った第二テープ部分、前記第一テープ部分
と第二テープ部分とを接続する形成部分、を有してお
り、前記形成部分が、前記第一テープ部分を前記第二テ
ープ部分から選択したゼロでない角度に配設すべく機能
し且つメタル相互接続を有すると共に実質的に前記テー
プが存在しないことを特徴とする集積回路テープ組立
体。 - 【請求項５】 請求項４において、更に、前記第一テー
プ部分の一部として形成されており且つ大略前記集積回
路上方に延在し、且つ前記集積回路ヘの内側リードボン
ディングのための前記メタル相互接続を有する第一表面
を具備する第三テープ部分が設けられていることを特徴
とする集積回路テープ組立体。 - 【請求項６】 請求項５において、前記第三テープ部分
が、前記集積回路上の関連するボンディング位置へ内側
リードボンディングするための第一複数個の位置を前記
第１表面上に有する第一領域と、前記集積回路上の関連
するボンディング位置へ内側リードボンディングするた
めの第二複数個の位置を前記第一表面上に有する第二領
域と、内側リードボンディングのために前記第二複数個
の位置へ電気的接続を与えるために大略前記第一領域か
ら前記第二領域ヘ延在する１個又はそれ以上の電気的接
続とを有することを特徴とする集積回路テープ組立体。 - 【請求項７】 テープと、１個又はそれ以上のメタリゼ
ーション層と、テープ組立体の第一部分へ内側リードボ
ンドされた集積回路と、基板へ外側リードボンドするた
めの前記テープ組立体の第二部分とを具備する集積回路
テープ組立体を形成する構成体において、前記内側リー
ドボンドされた集積回路が配置される面を具備するスト
リッパ、前記集積回路に対向して前記テープ組立体を固
定して保持するための面を具備するフォームアンビル、
前記テープ組立体の前記第一部分が前記テープ組立体の
前記第二部分から選択した角度となるように前記テープ
組立体に湾曲部を形成するために前記フォームアンビル
の前記面に対してほぼ垂直な横方向変位を与えるパン
チ、を有することを特徴とする構成体。 - 【請求項８】 請求項７において、前記フォームアンビ
ルが、前記湾曲部の形成を制御するために形成過程中に
前記テープ組立体と接触する形成部分を有することを特
徴とする構成体。 - 【請求項９】 請求項８において、前記フォームアンビ
ルが、前記テープ組立体の前記第二部分を受納するため
の凹所を有することを特徴とする構成体。 - 【請求項１０】 請求項９において、前記テープ組立体
が、メタル相互接続を有しており且つ実質的にテープが
存在することのない形成部分を有することを特徴とする
構成体。 - 【請求項１１】 テープと、１つ又はそれ以上のメタリ
ゼーション層と、テープ組立体の第一部分ヘ内側リード
ボンドされた集積回路と、基板へ外側リードボンディン
グするためのテープ組立体の第二部分とを有する集積回
路テープ組立体の製造方法において、前記テープ組立体
の前記第一部分を固定して保持し、前記テープ組立体の
前記第一部分が前記テープ組立体の前記第二部分から選
択した角度で配置されるように前記テープ組立体内に湾
曲部を形成するために前記テープ組立体の前記第一部分
に対してほぼ垂直な横方向変位を前記テープ組立体の前
記第二部分へ付与する、上記各ステップを有することを
特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/535,838 US5057907A (en) | 1990-06-11 | 1990-06-11 | Method and structure for forming vertical semiconductor interconnection |
| US535838 | 1990-06-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04297043A JPH04297043A (ja) | 1992-10-21 |
| JP2889407B2 true JP2889407B2 (ja) | 1999-05-10 |
Family
ID=24135988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3235308A Expired - Lifetime JP2889407B2 (ja) | 1990-06-11 | 1991-06-11 | 垂直半導体相互接続方法及び構成体 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5057907A (ja) |
| EP (1) | EP0461458A1 (ja) |
| JP (1) | JP2889407B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5198965A (en) * | 1991-12-18 | 1993-03-30 | International Business Machines Corporation | Free form packaging of specific functions within a computer system |
| JP3330387B2 (ja) * | 1992-01-24 | 2002-09-30 | 日本メクトロン株式会社 | 可撓性多層回路配線基板 |
| US5343366A (en) * | 1992-06-24 | 1994-08-30 | International Business Machines Corporation | Packages for stacked integrated circuit chip cubes |
| US5545924A (en) * | 1993-08-05 | 1996-08-13 | Honeywell Inc. | Three dimensional package for monolithic microwave/millimeterwave integrated circuits |
| US5508558A (en) * | 1993-10-28 | 1996-04-16 | Digital Equipment Corporation | High density, high speed, semiconductor interconnect using-multilayer flexible substrate with unsupported central portion |
| US5619012A (en) * | 1993-12-10 | 1997-04-08 | Philips Electronics North America Corporation | Hinged circuit assembly with multi-conductor framework |
| US5706218A (en) * | 1996-05-15 | 1998-01-06 | Intel Corporation | Random number generator |
| FR2754416B1 (fr) * | 1996-10-04 | 1998-12-18 | Thomson Csf | Module electronique et son procede de fabrication |
| JPH10335580A (ja) * | 1997-06-02 | 1998-12-18 | Mitsubishi Electric Corp | 半導体パッケージおよびこれを用いた半導体モジュール |
| JP3718039B2 (ja) | 1997-12-17 | 2005-11-16 | 株式会社日立製作所 | 半導体装置およびそれを用いた電子装置 |
| US6005776A (en) * | 1998-01-05 | 1999-12-21 | Intel Corporation | Vertical connector based packaging solution for integrated circuits |
| US6532157B1 (en) * | 2000-11-16 | 2003-03-11 | Amkor Technology, Inc. | Angulated semiconductor packages |
| US6721189B1 (en) * | 2002-03-13 | 2004-04-13 | Rambus, Inc. | Memory module |
| US20220399244A1 (en) * | 2021-06-10 | 2022-12-15 | Amulaire Thermal Technology, Inc. | Thermally conductive and electrically insulating substrate |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3353069A (en) * | 1965-04-12 | 1967-11-14 | Intelligent Instr Inc | Mount for electronic tubes |
| US3827056A (en) * | 1972-10-04 | 1974-07-30 | Alden Res Found | Graphic electric recorder scanning device with printed recording strips |
| US4074419A (en) * | 1976-03-16 | 1978-02-21 | Texas Instruments Incorporated | Printed wiring board with angled portion and its method of manufacture |
| US4266282A (en) * | 1979-03-12 | 1981-05-05 | International Business Machines Corporation | Vertical semiconductor integrated circuit chip packaging |
| US4426689A (en) * | 1979-03-12 | 1984-01-17 | International Business Machines Corporation | Vertical semiconductor integrated circuit chip packaging |
| FR2495836A1 (fr) * | 1980-12-05 | 1982-06-11 | Cii Honeywell Bull | Machine automatique de cambrage des pattes de connexion de plaquettes de circuits integres |
| US4772936A (en) * | 1984-09-24 | 1988-09-20 | United Technologies Corporation | Pretestable double-sided tab design |
| JPS6188547A (ja) * | 1984-10-05 | 1986-05-06 | Fujitsu Ltd | 半導体装置 |
| JPS61121078A (ja) * | 1984-11-16 | 1986-06-09 | 松下電器産業株式会社 | 平板型デバイスの電極接続構造体 |
| JPS63131561A (ja) * | 1986-11-18 | 1988-06-03 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 電子パツケージ |
| US4879629A (en) * | 1988-10-31 | 1989-11-07 | Unisys Corporation | Liquid cooled multi-chip integrated circuit module incorporating a seamless compliant member for leakproof operation |
-
1990
- 1990-06-11 US US07/535,838 patent/US5057907A/en not_active Expired - Lifetime
-
1991
- 1991-05-28 EP EP91108641A patent/EP0461458A1/en not_active Ceased
- 1991-06-11 JP JP3235308A patent/JP2889407B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0461458A1 (en) | 1991-12-18 |
| US5057907A (en) | 1991-10-15 |
| JPH04297043A (ja) | 1992-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0683517B1 (en) | Semiconductor device having semiconductor chip bonded to circuit board through bumps and process of mounting thereof | |
| JP2944449B2 (ja) | 半導体パッケージとその製造方法 | |
| US5346861A (en) | Semiconductor chip assemblies and methods of making same | |
| EP1353374B1 (en) | Semiconductor chip assembly and method of making the same | |
| US6191368B1 (en) | Flexible, releasable strip leads | |
| US5280193A (en) | Repairable semiconductor multi-package module having individualized package bodies on a PC board substrate | |
| US5177863A (en) | Method of forming integrated leadouts for a chip carrier | |
| JP2889407B2 (ja) | 垂直半導体相互接続方法及び構成体 | |
| JPH0550134B2 (ja) | ||
| JPH02133943A (ja) | 高集積回路及びその製造方法 | |
| JPS5839048A (ja) | フレキシブル領域接着テ−プ | |
| JPH0661606A (ja) | 回路パッケージ構造 | |
| JPH01255176A (ja) | エラストマ、コネクタ装置 | |
| JPH02152245A (ja) | 多数の回路要素を取り付けうる両面回路板 | |
| US3777365A (en) | Circuit chips having beam leads attached by film strip process | |
| US5061988A (en) | Integrated circuit chip interconnect | |
| US5041903A (en) | Vertical semiconductor interconnection method and structure | |
| US5239199A (en) | Vertical lead-on-chip package | |
| JP2779620B2 (ja) | 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法 | |
| US4531285A (en) | Method for interconnecting close lead center integrated circuit packages to boards | |
| EP0495629B1 (en) | Vertical lead-on-chip package | |
| JPH0558657B2 (ja) | ||
| EP0526147B1 (en) | Film-carrier type semiconductor device and process for fabricating the same | |
| JP2623980B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
| US20230109629A1 (en) | Electronic device including interposers bonded to each other |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090219 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100219 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100219 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110219 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120219 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120219 Year of fee payment: 13 |