JP2004241416A - 電子回路ユニットおよびその製造方法 - Google Patents

電子回路ユニットおよびその製造方法 Download PDF

Info

Publication number
JP2004241416A
JP2004241416A JP2003026108A JP2003026108A JP2004241416A JP 2004241416 A JP2004241416 A JP 2004241416A JP 2003026108 A JP2003026108 A JP 2003026108A JP 2003026108 A JP2003026108 A JP 2003026108A JP 2004241416 A JP2004241416 A JP 2004241416A
Authority
JP
Japan
Prior art keywords
resin layer
electronic circuit
circuit unit
wiring pattern
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003026108A
Other languages
English (en)
Inventor
Kota Iijima
浩太 飯島
Michiya Fujii
道也 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2003026108A priority Critical patent/JP2004241416A/ja
Priority to EP04001625A priority patent/EP1443809A3/en
Publication of JP2004241416A publication Critical patent/JP2004241416A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】ＢＣＢ樹脂層上で発生する熱を効率良く放熱できて外部回路のグラウンドとも容易に接続できる電子回路ユニットを提供すること。
【解決手段】電子回路ユニット１は、金属板からなるベース板２と、このベース板２の表面に設けられてスルーホール３ａを有するＢＣＢ樹脂層３と、このＢＣＢ樹脂層３の表面に設けられた配線パターン４と、この配線パターン４に接続された薄膜コンデンサ５や薄膜抵抗６、ベアチップ半導体７，８等の回路素子とを備えた構成になっており、ベアチップ半導体７，８は配線パターン４にワイヤーボンディングされている。そして、ＢＣＢ樹脂層３のスルーホール３ａを介して、発熱素子であるベアチップ半導体７を金属製のベース板２に直接接触させている。
【選択図】 図２

Description

【０００１】
【発明の属する技術分野】
本発明は、高周波デバイスとして用いて好適な電子回路ユニットと、その製造方法とに関する。
【０００２】
【従来の技術】
近年、コンデンサや抵抗を薄膜形成したりベアチップ半導体を配線パターンにワイヤーボンディングするなどして、電子回路の集積度を著しく高める技術が普及しており、こうした電子回路に好適な基板材料としてベンゾシクロブテン樹脂（以下、ＢＣＢ樹脂と略称）が注目されている。すなわち、ＢＣＢ樹脂は耐熱性および密着性に優れて誘電率および吸水率が低いため、ＢＣＢ樹脂層の表面に配線パターンや回路素子の電極あるいは抵抗膜等を形成しやすいという利点がある。
【０００３】
かかるＢＣＢ樹脂層を備えた従来の電子回路ユニットにおいては、ガラスやセラミック等からなるベース板上に所定膜厚のＢＣＢ樹脂層が設けられ、このＢＣＢ樹脂層の表面に配線パターンや電極、抵抗膜等が設けられている（例えば、特許文献１参照）。そして、電子回路が高周波デバイス用である場合には、絶縁性のベース板とＢＣＢ樹脂層との間に銅箔等からなる接地導体層を介在させておくことにより、ＢＣＢ樹脂層上の配線パターンをマイクロストリップ線路となしたり、ＢＣＢ樹脂層に設けたスルーホールを介して配線パターンと接地導体層とを導通させて接地回路を形成している。
【０００４】
【特許文献１】
特開平９−５５５８４号公報（第２−３頁、図１）
【０００５】
【発明が解決しようとする課題】
ところで、電子回路を構成する回路素子はシールドケース内に収納されることが多いが、ガラスやセラミック等からなるベース板上にＢＣＢ樹脂層を設けてなる従来の電子回路ユニットでは、ＢＣＢ樹脂層上で発生する熱を外部へ効率よく放熱することができなかった。すなわち、高周波デバイスには増幅用トランジスタなどの発熱素子が配設されているため、通電時に発熱素子から少なからぬ熱が放射されるが、ＢＣＢ樹脂層やガラス等のベース板は熱を伝えにくいので、発熱素子からの熱でシールドケース内が高温になって他の回路素子に悪影響を及ぼす危険性があった。
【０００６】
また、高周波デバイスとして用いられる電子回路ユニットは、母基板（マザーボード）上へ実装する際に外部回路のグラウンドと接続することによって接地効果を高めることが望ましいが、ガラス等のベース板を母基板上に載置した状態で、このベース板とＢＣＢ樹脂層との間に介設されている接地導体層を母基板側のグラウンド領域に接続するためには、電子回路ユニットに予め端面電極を付設しておくか、電子回路ユニットを母基板上へ実装する際にワイヤーボンディング等を行わねばならない。それゆえ、従来のこの種の電子回路ユニットは、外部回路のグラウンドと接続して接地効果を高めることが容易でなかった。
【０００７】
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、ＢＣＢ樹脂層上で発生する熱を効率良く放熱できて外部回路のグラウンドとも容易に接続できる電子回路ユニットを提供することにある。
【０００８】
【課題を解決するための手段】
上述した目的を達成するために、本発明による電子回路ユニットでは、金属板からなるベース板と、このベース板の表面に設けられたベンゾシクロブテン樹脂層と、このベンゾシクロブテン樹脂層に設けられたスルーホールと、前記ベンゾシクロブテン樹脂層の表面に設けられた配線パターンと、この配線パターンに接続された複数の回路素子とを備える構成とした。
【０００９】
このように構成された電子回路ユニットは、ＢＣＢ樹脂層のスルーホールを介して、発熱量の多い回路素子（発熱素子）と金属板からなるベース板とを直接接触させたり、あるいは両者を該スルーホール内の半田等に接触させることがてきるので、発熱素子からの熱を金属製のベース板へ導いて効率よく外部へ放熱させることができる。
【００１０】
なお、かかる電子回路ユニットに具備される回路素子が、薄膜形成されたコンデンサおよび抵抗と、配線パターンにワイヤーボンディングされたベアチップ半導体とを含んでいれば、電子回路の集積度が高めやすく小型化に好適となる。
【００１１】
また、かかる電子回路ユニットにおいて、ＢＣＢ樹脂層上の配線パターンをベース板をグラウンドとするマイクロストリップ線路となせば、高周波デバイスとして用いる際に配線パターンのインピーダンス調整が容易となって好ましい。
【００１２】
また、かかる電子回路ユニットにおいて、ＢＣＢ樹脂層のスルーホールを介して配線パターンとベース板とを導通させて接地回路を形成しておけば、ベース板を母基板側のグラウンド領域に接続するだけで、外部回路のグラウンドとの共通化が図れるので、接地効果を容易に高めることができて好ましい。
【００１３】
また、上述した目的を達成するために、本発明による電子回路ユニットの製造方法では、金属板からなるベース板の表面にベンゾシクロブテン樹脂層を形成する工程と、このベンゾシクロブテン樹脂層にスルーホールを形成する工程と、前記ベンゾシクロブテン樹脂層の表面に配線パターンを形成する工程とを含む構成とした。
【００１４】
このようにして製造される電子回路ユニットは、金属板からなるベース板をグラウンドとして活用することができるので、接地導体層を別途設ける必要がなく、その分、工程数を削減することができる。
【００１５】
また、かかる製造方法において、ＢＣＢ樹脂層をスピンコート法によって形成すれば、ＢＣＢ樹脂層の膜厚の均一化が図りやすい。そして、ＢＣＢ樹脂層をスピンコート法で形成した場合には、所定膜厚に形成したＢＣＢ樹脂層の一部を露光およびエッチングしてスルーホールを形成する工程を含んでいることが好ましい。ただし、ＢＣＢ樹脂層を印刷法によって形成することも可能であり、その場合、生産性が向上するためコストダウンが図れる。
【００１６】
また、かかる製造方法において、配線パターンをスパッタリング法によって薄膜形成すれば、高密度なパターニングが行えるため小型化に好適となる。ただし、配線パターンを印刷法によって厚膜形成することも可能であり、その場合、生産性が向上するためコストダウンが図れる。
【００１７】
【発明の実施の形態】
発明の実施の形態について図面を参照して説明すると、図１は本発明の実施形態例に係る電子回路ユニットの要部断面を示す説明図、図２は該電子回路ユニットの全体構成を示す説明図、図３は該電子回路ユニットの製造工程を示す説明図である。
【００１８】
図１，２において、図中符号１で総括的に示す電子回路ユニットは、高周波デバイスとして用いられるものであり、図示せぬ母基板（マザーボード）に実装して使用される。この電子回路ユニット１は、金属板からなるベース板２と、ベース板２の表面に設けられた一定の膜厚のＢＣＢ樹脂層３と、ＢＣＢ樹脂層３の表面に設けられた導電路としての配線パターン４と、配線パターン４に接続された複数の回路素子とによって概略構成されている。これらの回路素子には、薄膜コンデンサ５や薄膜抵抗６、ベアチップ半導体７，８、フリップチップＩＣ９等が含まれ、ベアチップ半導体７，８は配線パターン４にワイヤーボンディングされているので、この電子回路ユニットの電子回路は集積度が高めやすく、それゆえ小型化に好適な構成となっている。
【００１９】
ベース板２としては、Ａｌ板やＣｕ板、あるいはＮｉメッキを施した鉄板等が好ましい。ＢＣＢ樹脂層３には、所定位置に大小のスルーホール３ａが形成されている。そして、配線パターン４とベース板２とを適宜スルーホール３ａを介して導通することにより、接地回路が形成されている。また、配線パターン４の大部分は、ベース板２をグラウンドとするマイクロストリップ線路となっている。
【００２０】
上述した電子回路ユニット１は以下のような手順で製造されたものである。すなわち、図３に示すように、まずベース板２の表面に、スピンコート法によってＢＣＢ樹脂を一定の膜厚に塗布して乾燥させることにより、所定の厚みのＢＣＢ樹脂層３を形成し（Ｓ−１）、この後、ＢＣＢ樹脂層３の一部を露光およびエッチングして除去することにより、スルーホール３ａを形成する（Ｓ−２）。ただし、ベース板２の表面にＢＣＢ樹脂を印刷して乾燥させることにより、スルーホール３ａを有するＢＣＢ樹脂層３を形成することも可能である。
【００２１】
次に、スパッタリング法によって、ＢＣＢ樹脂層３の表面に配線パターン４や薄膜コンデンサ５、薄膜抵抗６等を薄膜形成する（Ｓ−３）。すなわち、ＣｕやＣｒ等をスパッタリングしてエッチングすることにより配線パターン４や薄膜コンデンサ５の電極部等を形成し、ＴａＳｉＯ２等をスパッタリングしてエッチングすることにより薄膜抵抗６を形成し、ＳｉＯ２等をスパッタリングしてエッチングすることにより薄膜コンデンサ５の誘電体膜を形成する。ただし、ＢＣＢ樹脂層３の表面に印刷法によって配線パターン４や薄膜コンデンサ５、薄膜抵抗６等を厚膜形成することも可能であり、例えば配線パターン４はＡｇペースト等を印刷して乾燥させることによっても形成できる。
【００２２】
次に、複数のベアチップ半導体７，８を配線パターン４上やスルーホール３ａ内のベース板２上にダイボンディングした後、各ベアチップ半導体７，８の上面側の電極とこれに対応する配線パターン４とをワイヤーボンディングにて接続する（Ｓ−４）。また、この工程に前後して、接続ランドとなる配線パターン４上にクリーム半田を塗布し、そこにフリップチップＩＣ９等の各種チップ部品を搭載した後、リフロー炉で加熱することにより、これらのチップ部品を半田付けする（Ｓ−５）。
【００２３】
このようにして製造された電子回路ユニット１は、ＢＣＢ樹脂層３のスルーホール３ａを介して、発熱素子であるベアチップ半導体７（例えば増幅用トランジスタ）を金属板からなるベース板２に直接接触させることがてきるので、該発熱素子からの熱をベース板２へ導いて効率よく外部へ放熱させることができる。なお、図示はしていないが、ＢＣＢ樹脂層３のスルーホール３ａ内に半田を充填させ、この半田に発熱素子とベース板２とを接触させることによっても、放熱効果を高めることができる。
【００２４】
また、この電子回路ユニット１は、配線パターン４の大部分がベース板２をグラウンドとするマイクロストリップ線路となっているので、配線パターン４のインピーダンス調整が容易で設計しやすくなっている。しかも、この電子回路ユニット１は、配線パターン４とベース板２とを適宜スルーホール３ａを介して導通することによって接地回路を形成しているので、ベース板２を母基板側のグラウンド領域に接続するだけで外部回路のグラウンドとの共通化が図れ、接地効果を容易に高めることができる。
【００２５】
また、この電子回路ユニット１では、金属板からなるベース板２をグラウンドとして活用している関係上、接地導体層を別途設ける必要がなくなり、その分、製造段階での工程数を削減できるというメリットがある。なお、ＢＣＢ樹脂層３の形成方法として、スピンコート法を採用すれば膜厚の均一なＢＣＢ樹脂層３が容易に得られ、印刷法を採用すれば生産性が向上してコストダウンが図りやすくなる。また、配線パターン４の形成方法として、スパッタリング法を採用すれば高密度なパターニングが行えるため小型化が図りやすく、印刷法を採用すれば生産性が向上するためコストダウンが図りやすくなる。
【００２６】
【発明の効果】
本発明は、以上説明したような形態で実施され、以下に記載されるような効果を奏する。
【００２７】
本発明による電子回路ユニットは、ＢＣＢ樹脂層のスルーホールを介して発熱量の多い回路素子（発熱素子）と金属板からなるベース板とを接触させることができるので、発熱素子からの熱をベース板へ導いて効率よく外部へ放熱させることができる。また、ＢＣＢ樹脂層のスルーホールを介して配線パターンとベース板とを導通させて接地回路を形成しておけば、ベース板を母基板側のグラウンド領域に接続するだけで外部回路のグラウンドとの共通化が図れるので、接地効果を容易に高めることができる。
【００２８】
また、本発明による電子回路ユニットの製造方法は、金属板からなるベース板をグラウンドとして活用することができるので、接地導体層を別途設ける必要がなくなり、その分、工程数を削減することができる。そして、ＢＣＢ樹脂層をスピンコート法によって薄膜形成すれば膜厚の均一化が図りやすく、ＢＣＢ樹脂層を印刷法によって厚膜形成すれば生産性が向上させやすくなる。
【図面の簡単な説明】
【図１】本発明の実施形態例に係る電子回路ユニットの要部断面を示す説明図である。
【図２】該電子回路ユニットの全体構成を示す説明図である。
【図３】該電子回路ユニットの製造工程を示す説明図である。
【符号の説明】
１ 電子回路ユニット
２ ベース板
３ ベンゾシクロブテン（ＢＣＢ）樹脂層
３ａ スルーホール
４ 配線パターン
５ 薄膜コンデンサ
６ 薄膜抵抗
７，８ ベアチップ半導体
９ フリップチップＩＣ

Claims (10)

  1. 金属板からなるベース板と、このベース板の表面に設けられたベンゾシクロブテン樹脂層と、このベンゾシクロブテン樹脂層に設けられたスルーホールと、前記ベンゾシクロブテン樹脂層の表面に設けられた配線パターンと、この配線パターンに接続された複数の回路素子とを備えていることを特徴とする電子回路ユニット。
  2. 請求項１の記載において、前記複数の回路素子が、薄膜形成されたコンデンサおよび抵抗と、前記配線パターンにワイヤーボンディングされたベアチップ半導体とを含むことを特徴とする電子回路ユニット。
  3. 請求項１または２の記載において、前記配線パターンを前記ベース板をグラウンドとするマイクロストリップ線路となしたことを特徴とする電子回路ユニット。
  4. 請求項１〜３いずれかの記載において、前記スルーホールを介して前記配線パターンと前記ベース板とを導通させて接地回路を形成したことを特徴とする電子回路ユニット。
  5. 金属板からなるベース板の表面にベンゾシクロブテン樹脂層を形成する工程と、このベンゾシクロブテン樹脂層にスルーホールを形成する工程と、前記ベンゾシクロブテン樹脂層の表面に配線パターンを形成する工程とを含むことを特徴とする電子回路ユニットの製造方法。
  6. 請求項５の記載において、前記ベンゾシクロブテン樹脂層をスピンコート法によって形成することを特徴とする電子回路ユニットの製造方法。
  7. 請求項６の記載において、前記ベンゾシクロブテン樹脂層の一部を露光およびエッチングして前記スルーホールを形成することを特徴とする電子回路ユニットの製造方法。
  8. 請求項５の記載において、前記ベンゾシクロブテン樹脂層を印刷法によって形成することを特徴とする電子回路ユニットの製造方法。
  9. 請求項５〜８いずれかの記載において、前記配線パターンをスパッタリング法によって薄膜形成することを特徴とする電子回路ユニットの製造方法。
  10. 請求項５〜８いずれかの記載において、前記配線パターンを印刷法によって厚膜形成することを特徴とする電子回路ユニットの製造方法。
JP2003026108A 2003-02-03 2003-02-03 電子回路ユニットおよびその製造方法 Withdrawn JP2004241416A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003026108A JP2004241416A (ja) 2003-02-03 2003-02-03 電子回路ユニットおよびその製造方法
EP04001625A EP1443809A3 (en) 2003-02-03 2004-01-26 Electronic circuit unit and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003026108A JP2004241416A (ja) 2003-02-03 2003-02-03 電子回路ユニットおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2004241416A true JP2004241416A (ja) 2004-08-26

Family

ID=32652952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003026108A Withdrawn JP2004241416A (ja) 2003-02-03 2003-02-03 電子回路ユニットおよびその製造方法

Country Status (2)

Country Link
EP (1) EP1443809A3 (ja)
JP (1) JP2004241416A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251176A (ja) * 2006-03-17 2007-09-27 Samsung Electro-Mechanics Co Ltd 陽極酸化金属基板モジュール
JP2009267322A (ja) * 2008-04-28 2009-11-12 Samsung Electro Mech Co Ltd 発光素子パッケージ及びその製造方法
JP2022540168A (ja) * 2019-07-09 2022-09-14 華為技術有限公司 パッケージング構造および電力増幅器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011089639A1 (de) * 2011-12-22 2013-06-27 Siemens Aktiengesellschaft Schaltungsträger mit einer separaten HF-Schaltung und Verfahren zum Bestücken eines solchen Schaltungsträgers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100223504B1 (ko) * 1992-08-28 1999-10-15 다카노 야스아키 혼성 집적 회로 장치
US5877551A (en) * 1996-11-18 1999-03-02 Olin Corporation Semiconductor package having a ground or power ring and a metal substrate
DE19743289C2 (de) * 1997-09-30 2000-02-17 Siemens Ag Mehrebenen-Zwischenträgersubstrat mit hoher Verdrahtungsdichte, insbesondere für Multichipmodule, und Verfahren zu seiner Herstellung
US20020127494A1 (en) * 2001-03-08 2002-09-12 Sturni Lance C. Process for preparing a multi-layer circuit assembly

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251176A (ja) * 2006-03-17 2007-09-27 Samsung Electro-Mechanics Co Ltd 陽極酸化金属基板モジュール
US8058781B2 (en) 2006-03-17 2011-11-15 Samsung Electro-Mechanics Co., Ltd. Anodized metal substrate module
JP2009267322A (ja) * 2008-04-28 2009-11-12 Samsung Electro Mech Co Ltd 発光素子パッケージ及びその製造方法
US8299692B2 (en) 2008-04-28 2012-10-30 Samsung Electronics Co., Ltd. Light emitting device package and method of manufacturing the same
US9257615B2 (en) 2008-04-28 2016-02-09 Samsung Electronics Co., Ltd. Light emitting device package and method of manufacturing the same
JP2022540168A (ja) * 2019-07-09 2022-09-14 華為技術有限公司 パッケージング構造および電力増幅器
JP7372435B2 (ja) 2019-07-09 2023-10-31 華為技術有限公司 パッケージング構造および電力増幅器

Also Published As

Publication number Publication date
EP1443809A3 (en) 2005-11-23
EP1443809A2 (en) 2004-08-04

Similar Documents

Publication Publication Date Title
JP2004179309A (ja) プリント回路基板の放熱構造とその製造方法
JPH11345921A (ja) プリント基板上に配置された、熱を発生する構成素子のための冷却装置
JPH0677618A (ja) 電子パッケージおよびその作成方法
JPH05267511A (ja) 電子装置パッケージおよびその作製方法
US7036712B2 (en) Methods to couple integrated circuit packages to bonding pads having vias
US6101098A (en) Structure and method for mounting an electric part
JP2004241416A (ja) 電子回路ユニットおよびその製造方法
JP2001060642A (ja) 半導体チップの実装方法と半導体装置の製造方法および半導体装置
JP3104749B2 (ja) 回路装置及びその製造方法
JPH07297320A (ja) Ｂｇａ型半導体装置
JPS6116415A (ja) 配線体
JP2004146419A (ja) 複合多層基板およびそれを用いたモジュール
JP2541494B2 (ja) 半導体装置
JPH0982835A (ja) 回路基板および多層回路基板
JP2817715B2 (ja) ボールグリッドアレイ型回路基板
JP2836638B2 (ja) 薄膜回路基板及びその製造方法
JPH08167676A (ja) 半導体装置
JP2006041238A (ja) 配線基板及び配線基板の製造方法
JP2842013B2 (ja) 混成集積回路装置
JPH0555421A (ja) 混成集積回路装置
JP3480005B2 (ja) 半導体装置搭載用基板
JPH0231794Y2 (ja)
US20050094383A1 (en) Substrate for use in forming electronic package
JP2004172426A (ja) 電子装置
JP2005347723A (ja) システム・イン・パッケージ用微小インダクター

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051128

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060522