JP2544272Y2 - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JP2544272Y2 JP2544272Y2 JP6912391U JP6912391U JP2544272Y2 JP 2544272 Y2 JP2544272 Y2 JP 2544272Y2 JP 6912391 U JP6912391 U JP 6912391U JP 6912391 U JP6912391 U JP 6912391U JP 2544272 Y2 JP2544272 Y2 JP 2544272Y2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- external lead
- integrated circuit
- lead terminals
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本考案は混成集積回路に関し、特
に高集積化あるいは小型化に伴う多数の外部リード端子
を有した混成集積回路の外部リード端子の固定構造に関
する。
に高集積化あるいは小型化に伴う多数の外部リード端子
を有した混成集積回路の外部リード端子の固定構造に関
する。
【０００２】
【従来の技術】一般的に混成集積回路は図４に示す如
く、基板（１１）上に形成された導電路（１２）に複数
の回路素子（１３）を固着して所望機能の回路を形成
し、基板（１１）の周端部に延在された導電路（１２）
に外部リード端子（１４）を半田等のろう材により固着
接続して電子部品として種々の機器に用いられている。
く、基板（１１）上に形成された導電路（１２）に複数
の回路素子（１３）を固着して所望機能の回路を形成
し、基板（１１）の周端部に延在された導電路（１２）
に外部リード端子（１４）を半田等のろう材により固着
接続して電子部品として種々の機器に用いられている。
【０００３】一方、最近では複数のメモリーＩＣ等の搭
載により外部回路と接続するための複数の外部リード端
子が基板の少なくとも二側辺あるいは四側辺から導出さ
せた混成集積回路が存在する。基板（１１）に金属基板
（絶縁樹脂コートされたもの）を用いた混成集積回路で
あっては、外部リード端子の形状は基板（１１）のエッ
ヂとのショートを防止すべく、導電路（１２）と接続さ
れる接続面と外部回路との接続面とが略平行となる様に
Ｌ字型に折曲げ形成されている。
載により外部回路と接続するための複数の外部リード端
子が基板の少なくとも二側辺あるいは四側辺から導出さ
せた混成集積回路が存在する。基板（１１）に金属基板
（絶縁樹脂コートされたもの）を用いた混成集積回路で
あっては、外部リード端子の形状は基板（１１）のエッ
ヂとのショートを防止すべく、導電路（１２）と接続さ
れる接続面と外部回路との接続面とが略平行となる様に
Ｌ字型に折曲げ形成されている。
【０００４】そして、外部リード端子（１４）の接合部
分の固着強度を向上させるために基板（１１）とケース
材（１５）との空間部分にエポキシ樹脂等の樹脂を充填
（１６）している。
分の固着強度を向上させるために基板（１１）とケース
材（１５）との空間部分にエポキシ樹脂等の樹脂を充填
（１６）している。
【０００５】
【考案が解決しようとする課題】図４に示すような混成
集積回路であっては、上述したような封止樹脂層で外部
リード端子の接合部を強化する必要性はない。なぜなら
ば、外部リード端子の接合面積を十分に確保でき固着強
度が低下することがないからである。しかしながら、複
数のメモリーＩＣ等を搭載した高集積化の混成集積回路
であっては、小型化に伴い外部リード端子間、即ち、リ
ード端子固着パッドピッチが著しく接近して十分な強度
が得られず作業中等において剥離する問題があった。特
にパッドピッチが１．７８ｍｍ以下のものでは多少の外
力が加わっただけで剥離する場合がある。
集積回路であっては、上述したような封止樹脂層で外部
リード端子の接合部を強化する必要性はない。なぜなら
ば、外部リード端子の接合面積を十分に確保でき固着強
度が低下することがないからである。しかしながら、複
数のメモリーＩＣ等を搭載した高集積化の混成集積回路
であっては、小型化に伴い外部リード端子間、即ち、リ
ード端子固着パッドピッチが著しく接近して十分な強度
が得られず作業中等において剥離する問題があった。特
にパッドピッチが１．７８ｍｍ以下のものでは多少の外
力が加わっただけで剥離する場合がある。
【０００６】かかる、リード端子の接合部分の剥離を防
止するために、従来例で述べた如く、ケース材と基板間
の空間に樹脂を充填しリード端子の固着部分を強固にし
て剥離を防止している。しかし、外部リード端子が基板
の二側辺あるいは四側辺から導出される高集積化の混成
集積回路では、外部リード端子が導出された一辺毎に樹
脂を充填し、硬化させる夫々の工程が必要であり、外部
リード端子の接合部分を補強する工程だけで数時間必要
となり作業工程を著しく煩雑としていた。
止するために、従来例で述べた如く、ケース材と基板間
の空間に樹脂を充填しリード端子の固着部分を強固にし
て剥離を防止している。しかし、外部リード端子が基板
の二側辺あるいは四側辺から導出される高集積化の混成
集積回路では、外部リード端子が導出された一辺毎に樹
脂を充填し、硬化させる夫々の工程が必要であり、外部
リード端子の接合部分を補強する工程だけで数時間必要
となり作業工程を著しく煩雑としていた。
【０００７】又、従来構造の混成集積回路では、ケース
材固着前に外部リード端子を基板上に半田付けする必要
があるために、リード端子固着時に発生した半田ボール
が基板中央方向へ飛び込んで不良となる不具合が生じる
場合がある。更に、従来のリード端子構造ではパッドを
１．７８ｍｍピッチ以下にできず小型化且つ高密度の混
成集積回路の実現の障害となっている。
材固着前に外部リード端子を基板上に半田付けする必要
があるために、リード端子固着時に発生した半田ボール
が基板中央方向へ飛び込んで不良となる不具合が生じる
場合がある。更に、従来のリード端子構造ではパッドを
１．７８ｍｍピッチ以下にできず小型化且つ高密度の混
成集積回路の実現の障害となっている。
【０００８】
【課題を解決するための手段】本考案は、上述した課題
に鑑みて為されたものであり、基板上に形成された所望
形状の導電路と、前記導電路上に搭載された複数の回路
素子と、前記基板に固着され前記回路素子を密封封止す
る蓋体と、前記基板の終端部に固着され且つ前記蓋体と
所定の間隔離間配置された枠材と、前記離間領域に前記
導電路を延在して形成した固着パッドとワイヤ線を介し
て接続された外部リード端子と、前記離間領域に充填さ
れ前記ワイヤ線の接続部分を封止固定する封止樹脂層と
を具備することを特徴としている。
に鑑みて為されたものであり、基板上に形成された所望
形状の導電路と、前記導電路上に搭載された複数の回路
素子と、前記基板に固着され前記回路素子を密封封止す
る蓋体と、前記基板の終端部に固着され且つ前記蓋体と
所定の間隔離間配置された枠材と、前記離間領域に前記
導電路を延在して形成した固着パッドとワイヤ線を介し
て接続された外部リード端子と、前記離間領域に充填さ
れ前記ワイヤ線の接続部分を封止固定する封止樹脂層と
を具備することを特徴としている。
【０００９】また、この考案に係わる混成集積回路にお
いて、前記固着パッドは少なくとも前記基板の相対向す
る側辺終端付近に形成されたことを特徴としている。さ
らに、この考案に係わる混成集積回路において、前記外
部リード端子と前記枠材とは一体形成されていることを
特徴としている。
いて、前記固着パッドは少なくとも前記基板の相対向す
る側辺終端付近に形成されたことを特徴としている。さ
らに、この考案に係わる混成集積回路において、前記外
部リード端子と前記枠材とは一体形成されていることを
特徴としている。
【００１０】
【作用】以上のように構成される混成集積回路において
は、混成集積回路基板上の導電路と接続される外部リー
ド端子は、回路素子を密封封止する蓋体と基板の終端部
に固着された枠材との離間領域内でワイヤ線により接続
配置されることになる。かかる離間領域に封止樹脂層を
充填すれば外部リード端子と導電路とを接続するワイヤ
線の固着部分の補強が行える。その結果、リード端子間
ピッチを著しく小さくすることが可能となり高密度且つ
小型化の混成集積回路を提供することができる。また外
部リード端子が基板の二側辺以上の辺から導出する場合
であっても、１回の樹脂封止工程で全ての外部リード端
子とワイヤ線の固着部分を補強できることになる。
は、混成集積回路基板上の導電路と接続される外部リー
ド端子は、回路素子を密封封止する蓋体と基板の終端部
に固着された枠材との離間領域内でワイヤ線により接続
配置されることになる。かかる離間領域に封止樹脂層を
充填すれば外部リード端子と導電路とを接続するワイヤ
線の固着部分の補強が行える。その結果、リード端子間
ピッチを著しく小さくすることが可能となり高密度且つ
小型化の混成集積回路を提供することができる。また外
部リード端子が基板の二側辺以上の辺から導出する場合
であっても、１回の樹脂封止工程で全ての外部リード端
子とワイヤ線の固着部分を補強できることになる。
【００１１】
【実施例】以下に図１及び図３に示した実施例に基づい
て本考案を説明する。図１および図２に示す如く、本考
案の混成集積回路は、基板（１）と、その基板（１）上
に形成された導電路（２）と、導電路（２）上に搭載さ
れた複数の回路素子（３）と、それらの回路素子（３）
を密封封止する蓋体（４）と、基板（１）の終端部に固
着された枠材（５）と、枠材（５）と一体化された外部
リード端子（６）と、導電路（２）と外部リード端子
（６）とを接続するワイヤ線（９）と、枠材（５）と蓋
体（４）との離間領域の空間部分に充填された封止樹脂
層（７）とから構成されている。
て本考案を説明する。図１および図２に示す如く、本考
案の混成集積回路は、基板（１）と、その基板（１）上
に形成された導電路（２）と、導電路（２）上に搭載さ
れた複数の回路素子（３）と、それらの回路素子（３）
を密封封止する蓋体（４）と、基板（１）の終端部に固
着された枠材（５）と、枠材（５）と一体化された外部
リード端子（６）と、導電路（２）と外部リード端子
（６）とを接続するワイヤ線（９）と、枠材（５）と蓋
体（４）との離間領域の空間部分に充填された封止樹脂
層（７）とから構成されている。
【００１２】基板（１）はセラミックス基板あるいは金
属基板等の通常混成集積回路に用いられている基板が用
いられる。本実施例では、熱放散性、ノイズ等を考慮し
てアルミニウム基板が用いられている。かかるアルミニ
ウム基板の一主面上に所望形状の導電路（２）が形成さ
れている。この導電路（２）は銅箔とエポキシ樹脂ある
いはポリイミド樹脂とがあらかじめ一体化されたクラッ
ド材を基板（１）上に貼着した後、銅箔を周知の方法に
よりエッチングして形成される。
属基板等の通常混成集積回路に用いられている基板が用
いられる。本実施例では、熱放散性、ノイズ等を考慮し
てアルミニウム基板が用いられている。かかるアルミニ
ウム基板の一主面上に所望形状の導電路（２）が形成さ
れている。この導電路（２）は銅箔とエポキシ樹脂ある
いはポリイミド樹脂とがあらかじめ一体化されたクラッ
ド材を基板（１）上に貼着した後、銅箔を周知の方法に
よりエッチングして形成される。
【００１３】かかる導電路（２）の所望位置にはトラン
ジスタ、抵抗、コンデンサーあるいはメモリーＩＣ等の
複数の回路素子（３）が固着搭載され、近傍の導電路と
電気的に接続されている。それらの複数の回路素子
（３）は樹脂製の蓋体（４）で密封封止される。蓋体
（４）はエポキシ系樹脂によって略箱状に形成され、上
述したように回路素子（３）を全て密封するように基板
（１）上に固着される。また、蓋体（４）は基板（１）
の外寸よりも小さく形成されており、基板（１）上に蓋
体（４）を固着した場合に基板（１）の終端辺と蓋体
（４）間では基板（１）の一部分が枠状に露出されるこ
とになる。
ジスタ、抵抗、コンデンサーあるいはメモリーＩＣ等の
複数の回路素子（３）が固着搭載され、近傍の導電路と
電気的に接続されている。それらの複数の回路素子
（３）は樹脂製の蓋体（４）で密封封止される。蓋体
（４）はエポキシ系樹脂によって略箱状に形成され、上
述したように回路素子（３）を全て密封するように基板
（１）上に固着される。また、蓋体（４）は基板（１）
の外寸よりも小さく形成されており、基板（１）上に蓋
体（４）を固着した場合に基板（１）の終端辺と蓋体
（４）間では基板（１）の一部分が枠状に露出されるこ
とになる。
【００１４】さらに、基板（１）の終端辺には枠状の枠
材（５）が固着され、この枠材（５）と蓋体（４）間に
は所定間隔の離間部分が形成されることになる。これら
蓋体（４）と枠材（５）とは夫々分離した個別の部品で
あってもよいが、基板（１）上に固着する場合蓋体
（４）と枠材（５）とは同時工程で固着するために本実
施例では夫々のコーナ部で連結体（８）によって一体化
されている。
材（５）が固着され、この枠材（５）と蓋体（４）間に
は所定間隔の離間部分が形成されることになる。これら
蓋体（４）と枠材（５）とは夫々分離した個別の部品で
あってもよいが、基板（１）上に固着する場合蓋体
（４）と枠材（５）とは同時工程で固着するために本実
施例では夫々のコーナ部で連結体（８）によって一体化
されている。
【００１５】ところで、上述した離間部分に複数の外部
リード端子（６）の一端が配置される。即ち、導電路
（２）が延在されるその先端部の固着パッド（２Ａ）は
蓋体（４）と枠材（５）とで形成される離間領域部分に
微細間隔で延在配置されている。更に述べると、固着パ
ッド（２Ａ）は基板（１）の少なくとも相対向する二側
辺あるいは四側辺に延在形成され、集積密度及び基板サ
イズによってそれらが選択される。本実施例では基板
（１）の四側辺から外部リード端子（６）が導出される
ように固着パッド（２Ａ）が形成されている。
リード端子（６）の一端が配置される。即ち、導電路
（２）が延在されるその先端部の固着パッド（２Ａ）は
蓋体（４）と枠材（５）とで形成される離間領域部分に
微細間隔で延在配置されている。更に述べると、固着パ
ッド（２Ａ）は基板（１）の少なくとも相対向する二側
辺あるいは四側辺に延在形成され、集積密度及び基板サ
イズによってそれらが選択される。本実施例では基板
（１）の四側辺から外部リード端子（６）が導出される
ように固着パッド（２Ａ）が形成されている。
【００１６】ところで、外部リード端子（６）は枠材
（５）にあらかじめ一体形成されている。即ち、枠材
（５）を射出成形する際に枠材（５）の四側辺に外部リ
ード端子（６）を配置することで枠材（５）とリード端
子（６）が一体形成される。また、外部リード端子
（６）は図３に示す如く、丸ピン状のリードが用いら
れ、ワイヤ線（９）と接続される一端は平状に形成され
ている。
（５）にあらかじめ一体形成されている。即ち、枠材
（５）を射出成形する際に枠材（５）の四側辺に外部リ
ード端子（６）を配置することで枠材（５）とリード端
子（６）が一体形成される。また、外部リード端子
（６）は図３に示す如く、丸ピン状のリードが用いら
れ、ワイヤ線（９）と接続される一端は平状に形成され
ている。
【００１７】かかるリード端子（６）の一端は銅、Ａｌ
等のワイヤ線（９）を介して固着パッド（２Ａ）と蓋体
（４）と枠材（５）間の離間領域で電気的に接続され
る。この構造によれば上述したようにリード端子（６）
と固着パッド（２Ａ）とはワイヤ線（９）によって接続
されるためにリード端子（６）ピッチを最小限小さくす
ることができる。
等のワイヤ線（９）を介して固着パッド（２Ａ）と蓋体
（４）と枠材（５）間の離間領域で電気的に接続され
る。この構造によれば上述したようにリード端子（６）
と固着パッド（２Ａ）とはワイヤ線（９）によって接続
されるためにリード端子（６）ピッチを最小限小さくす
ることができる。
【００１８】一方、蓋体（４）と枠材（５）間の離間領
域で外部リード端子（６）と固着パッド（２Ａ）とを接
続するワイヤ線（９）はエポキシ樹脂等の封止樹脂層
（７）が充填され固着部分の強度が補強される。この場
合、基板（１）の各辺に設けられたリード端子（６）の
固着部分は全て同一方向に配置され、且つ蓋体（４）と
枠材（５）の離間領域に配置される構造となるために封
止樹脂層（７）の充填・硬化を夫々同一工程で行うこと
ができる。
域で外部リード端子（６）と固着パッド（２Ａ）とを接
続するワイヤ線（９）はエポキシ樹脂等の封止樹脂層
（７）が充填され固着部分の強度が補強される。この場
合、基板（１）の各辺に設けられたリード端子（６）の
固着部分は全て同一方向に配置され、且つ蓋体（４）と
枠材（５）の離間領域に配置される構造となるために封
止樹脂層（７）の充填・硬化を夫々同一工程で行うこと
ができる。
【００１９】
【考案の効果】以上に詳述した如く、本考案の構造によ
れば、基板の少なくとも二側辺以上の周端部から外部リ
ード端子が導出された構造であっても、外部リード端子
の固着部分を補強する封止樹脂層を１回の工程で充填・
硬化が行え極めて作業性を向上することができる。
れば、基板の少なくとも二側辺以上の周端部から外部リ
ード端子が導出された構造であっても、外部リード端子
の固着部分を補強する封止樹脂層を１回の工程で充填・
硬化が行え極めて作業性を向上することができる。
【００２０】また、本考案の構造では、リード端子と固
着パッドとがワイヤ線によって接続されるために、従来
よりリード端子間ピッチを著しく小さくすることができ
小型化且つ高密度の混成集積回路を提供することができ
る。
着パッドとがワイヤ線によって接続されるために、従来
よりリード端子間ピッチを著しく小さくすることができ
小型化且つ高密度の混成集積回路を提供することができ
る。
【図１】図１は本考案の混成集積回路を示す平面図であ
る。
る。
【図２】図２は図１のＡ−Ａ断面図である。
【図３】図３はリード端子の斜視図である。
【図４】図４は従来の混成集積回路を示す要部断面図で
ある。
ある。
（１） 基板 （２） 導電路 （３） 回路素子 （４） 蓋体 （５） 枠材 （６） リード端子 （７） 封止樹脂層 （９） ワイヤ線
Claims (3)
- 【請求項１】 基板上に形成された所望形状の導電路
と、前記導電路上に搭載された複数の回路素子と、前記
基板に固着され前記回路素子を密封封止する蓋体と、前
記基板の終端部に固着され且つ前記蓋体と所定の間隔離
間配置された枠材と、前記離間領域に前記導電路を延在
して形成した固着パッドとワイヤ線を介して接続された
外部リード端子と、前記離間領域に充填され前記ワイヤ
線の接続部分を封止固定する封止樹脂層とを具備したこ
とを特徴とする混成集積回路。 - 【請求項２】 前記外部リード端子と前記枠材とは一体
形成されたことを特徴とする請求項１記載の混成集積回
路。 - 【請求項３】 前記外部リード端子は前記基板の少なく
とも相対向する側辺から導出したことを特徴とする請求
項１記載の混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6912391U JP2544272Y2 (ja) | 1991-08-29 | 1991-08-29 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6912391U JP2544272Y2 (ja) | 1991-08-29 | 1991-08-29 | 混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0521452U JPH0521452U (ja) | 1993-03-19 |
| JP2544272Y2 true JP2544272Y2 (ja) | 1997-08-13 |
Family
ID=13393557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6912391U Expired - Fee Related JP2544272Y2 (ja) | 1991-08-29 | 1991-08-29 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2544272Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102032376B1 (ko) * | 2018-05-02 | 2019-10-16 | 해성디에스 주식회사 | 센서 패키지 및 이를 포함하는 센서 패키지 모듈 |
-
1991
- 1991-08-29 JP JP6912391U patent/JP2544272Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0521452U (ja) | 1993-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5677575A (en) | Semiconductor package having semiconductor chip mounted on board in face-down relation | |
| US4618739A (en) | Plastic chip carrier package | |
| US4819041A (en) | Surface mounted integrated circuit chip package and method for making same | |
| US20020063326A1 (en) | Electronic part unit and circuit board apparatus | |
| JPH07283341A (ja) | 表面取り付け型周辺リード及びボール・グリッド・アレー・パッケージ | |
| JP2002506289A (ja) | 多数の半導体チップを有する半導体素子 | |
| JP2002135080A (ja) | 弾性表面波装置及びその製造方法 | |
| KR100226335B1 (ko) | 플라스틱 성형회로 패키지 | |
| JP3201681B2 (ja) | 表面実装型混成集積回路装置 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JP3169578B2 (ja) | 電子部品用基板 | |
| JP2544272Y2 (ja) | 混成集積回路 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP2925722B2 (ja) | ハーメチックシール型電気回路装置 | |
| JP2620611B2 (ja) | 電子部品搭載用基板 | |
| JP2552514Y2 (ja) | 混成集積回路 | |
| JP2544273Y2 (ja) | 混成集積回路 | |
| JP2000183275A (ja) | 半導体装置 | |
| JP2925814B2 (ja) | 混成集積回路 | |
| JP3063713B2 (ja) | 半導体装置 | |
| JP2612468B2 (ja) | 電子部品搭載用基板 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JPH0458189B2 (ja) | ||
| JP2792958B2 (ja) | 混成集積回路装置 | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |