JPH047889A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH047889A JPH047889A JP10910190A JP10910190A JPH047889A JP H047889 A JPH047889 A JP H047889A JP 10910190 A JP10910190 A JP 10910190A JP 10910190 A JP10910190 A JP 10910190A JP H047889 A JPH047889 A JP H047889A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- integrated circuit
- hole
- lid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims description 3
- 238000005476 soldering Methods 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 description 6
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910000976 Electrical steel Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 210000003298 dental enamel Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- -1 enamel Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は混成集積回路に関し、特に書き込み消去可能な
データを有する樹脂封止型半導体素子を搭載した混成集
積回路に関する。
データを有する樹脂封止型半導体素子を搭載した混成集
積回路に関する。
(ロ)従来の技術
通常、混成集積回路は第3図に示す如く、混成集積回路
基板(21)上に複数の回路素子(22)が固着きれ、
回路素子(22)を密封封止するために樹脂性のケース
材(23)が混成集積回路基板(21)に固着され一体
化されている。
基板(21)上に複数の回路素子(22)が固着きれ、
回路素子(22)を密封封止するために樹脂性のケース
材(23)が混成集積回路基板(21)に固着され一体
化されている。
斯る混成集積回路にEFROMあるいはマイコン等の所
定のデータを書き込み、消去することができる半導体素
子を固着実装する場合は第4図に示す如く、半導体チッ
プ(24)を基板(21)上にグイボンドしてケース材
(23)で封止する構造あるいは第5図に示す如く、半
導体チップが樹脂封止された半導体装置(25)を基板
(21)上に半田付けしてケース材(23)で封止する
構造が一般的であった。
定のデータを書き込み、消去することができる半導体素
子を固着実装する場合は第4図に示す如く、半導体チッ
プ(24)を基板(21)上にグイボンドしてケース材
(23)で封止する構造あるいは第5図に示す如く、半
導体チップが樹脂封止された半導体装置(25)を基板
(21)上に半田付けしてケース材(23)で封止する
構造が一般的であった。
(ハ)発明が解決しようとする課題
斯るEFROMあるいはマイコン等の所定のデータを書
き込み、消去することができる半導体素子が内蔵される
混成集積回路では、ケース材が固着一体化されているた
めに素子のデータの変更があれば混成集積回路自体の交
換を行っていた。
き込み、消去することができる半導体素子が内蔵される
混成集積回路では、ケース材が固着一体化されているた
めに素子のデータの変更があれば混成集積回路自体の交
換を行っていた。
その理由として半導体素子自体の交換が非常に困難であ
る。また、交換中に他の素子が破損する恐れがある。
る。また、交換中に他の素子が破損する恐れがある。
また、従来の混成集積回路構造で多品種少量生産を行う
場合には、EFROM等の半導体素子のデータが異なる
ために異種の製造ライン又は製造装置を必要とすると共
に製造期間が長くなり製造コストが高くなる問題がある
。
場合には、EFROM等の半導体素子のデータが異なる
ために異種の製造ライン又は製造装置を必要とすると共
に製造期間が長くなり製造コストが高くなる問題がある
。
(ニ)課題を解決するための手段
本発明は上述した課題に鑑みて為されたものであり、集
積回路基板と前記基板上に形成された所望形状の導電路
と前記基板上の導電路と接続された複数の回路素子およ
び樹脂封止型半導体と前記基板と一体化きれるケース材
とを具備し、前記ケース材の所望位置に孔を設け、その
孔で露出した前記基板上に導電性シートを介して前記半
導体素子を載置し、前記半導体素子上に前記孔を封止す
る蓋体を配置し、前記基板上に固着された係止用金具と
前記蓋体とを螺嵌させ前記半導体素子を押圧接続するこ
とを特徴とする。
積回路基板と前記基板上に形成された所望形状の導電路
と前記基板上の導電路と接続された複数の回路素子およ
び樹脂封止型半導体と前記基板と一体化きれるケース材
とを具備し、前記ケース材の所望位置に孔を設け、その
孔で露出した前記基板上に導電性シートを介して前記半
導体素子を載置し、前記半導体素子上に前記孔を封止す
る蓋体を配置し、前記基板上に固着された係止用金具と
前記蓋体とを螺嵌させ前記半導体素子を押圧接続するこ
とを特徴とする。
(*)作用
この様に本発明に依れば、ケース材の所望位置に孔を設
け、その孔で露出した基板上に導電性シートを介して半
導体素子を搭載し、蓋体と基板上に固着された係止用金
具とを螺嵌許せて半導体素子を押圧接続することにより
、半導体素子を半田付けすることなく導電路との接続が
可能となる。その結果、半導体素子の着脱を任意に行え
るメリットを有する。
け、その孔で露出した基板上に導電性シートを介して半
導体素子を搭載し、蓋体と基板上に固着された係止用金
具とを螺嵌許せて半導体素子を押圧接続することにより
、半導体素子を半田付けすることなく導電路との接続が
可能となる。その結果、半導体素子の着脱を任意に行え
るメリットを有する。
(へ)実施例
以下に第1図に示した実施例に基づいて本発明の混成集
積回路を詳細に説明する。
積回路を詳細に説明する。
本発明の混成集積回路は第1図に示す如く、集積回路基
板(1)と、その基板(1)上に形成された所望形状の
導電路(2)と、その導電路(2)と接*された複数の
回路素子(3)と、基板(1)と一体化され所望位置に
孔(5)が設けられたケース材(4)と、孔(5)で露
出した基板(1)上に搭載された導電性シート(6)と
、導電性シート(6)上に載置された樹脂封止型の半導
体素子(7)と孔(5)を封止する蓋体(lO)と、蓋
体(10)と螺嵌する係止用金具(15)とから構成さ
れる。
板(1)と、その基板(1)上に形成された所望形状の
導電路(2)と、その導電路(2)と接*された複数の
回路素子(3)と、基板(1)と一体化され所望位置に
孔(5)が設けられたケース材(4)と、孔(5)で露
出した基板(1)上に搭載された導電性シート(6)と
、導電性シート(6)上に載置された樹脂封止型の半導
体素子(7)と孔(5)を封止する蓋体(lO)と、蓋
体(10)と螺嵌する係止用金具(15)とから構成さ
れる。
集積回路基板(1)はセラミックスあるいは金属基板が
用いられ、本実施例では放熱性で優れた金属基板を用い
るものとする。基板(1)としてはアルミニウム基板を
用いるものとし、そのアルミニウム基板の表面には絶縁
とするために酸化アルミニウム膜が形成されている。ア
ルミニウム基Fity>他、鉄、ホーロー、ケイ素鋼板
等の基板を使用することも可能である。
用いられ、本実施例では放熱性で優れた金属基板を用い
るものとする。基板(1)としてはアルミニウム基板を
用いるものとし、そのアルミニウム基板の表面には絶縁
とするために酸化アルミニウム膜が形成されている。ア
ルミニウム基Fity>他、鉄、ホーロー、ケイ素鋼板
等の基板を使用することも可能である。
基板(1)上には絶縁樹脂薄層(図示しない)を介して
銅箔が貼着され、モの銅箔を所望形状にエツチングして
所望形状の導電路(8)が形成きれている。その導電路
(2)上にはトランジスタ、IC,LSIチップ等の複
数の回路素子(3)及びチップ抵抗、チップコンデンサ
ー等の複数の電子部品(3゛)が固着されている。
銅箔が貼着され、モの銅箔を所望形状にエツチングして
所望形状の導電路(8)が形成きれている。その導電路
(2)上にはトランジスタ、IC,LSIチップ等の複
数の回路素子(3)及びチップ抵抗、チップコンデンサ
ー等の複数の電子部品(3゛)が固着されている。
上記基板(1)上に固着された回路素子(3)及び電子
部品(3゛)は基板(1)と固着される樹脂製のケース
材(4)とで密封封止されて形成された封止空間内で配
置される。
部品(3゛)は基板(1)と固着される樹脂製のケース
材(4)とで密封封止されて形成された封止空間内で配
置される。
ケース材(4)は絶縁部材としての熱可塑性樹脂から形
成され、基板(1)と固着した際空間部が形成される様
に箱状に形成されている。その箱状のケース材(4)の
周端部は基板(1)の略周端部に配置されて接着性を有
したシール剤(Jシート:商品名)によって基板(1)
と強固に固着一体化される。この結果、基板(1)とケ
ース材(4)間に所定の封止空間部(8)が形成される
ことになる。更にケース材(4)には孔(5)が設けら
れている。その孔(5)は後述する半導体素子(7)の
挿脱を容易にするために半導体素子(7)より少し大き
めに形成されている。
成され、基板(1)と固着した際空間部が形成される様
に箱状に形成されている。その箱状のケース材(4)の
周端部は基板(1)の略周端部に配置されて接着性を有
したシール剤(Jシート:商品名)によって基板(1)
と強固に固着一体化される。この結果、基板(1)とケ
ース材(4)間に所定の封止空間部(8)が形成される
ことになる。更にケース材(4)には孔(5)が設けら
れている。その孔(5)は後述する半導体素子(7)の
挿脱を容易にするために半導体素子(7)より少し大き
めに形成されている。
その孔(5)の内側には後述する蓋体(10)と係止用
金具(15)とを螺嵌させるときにネジ(16)を固定
するための突部(5a)が設けられている。この突部(
5a)は孔(5)の内側の対向する面に形成されており
、ネジ(16)を貫通させる貫通孔(5b〉が形成され
ている。
金具(15)とを螺嵌させるときにネジ(16)を固定
するための突部(5a)が設けられている。この突部(
5a)は孔(5)の内側の対向する面に形成されており
、ネジ(16)を貫通させる貫通孔(5b〉が形成され
ている。
ところで、後述する蓋体く10)と螺嵌される係止用金
具(15)は孔(5)で露出した基板(1)上に半田付
けによって固着され、その係止用金具(15)としては
一般的ないわゆるナツトが用いられる。
具(15)は孔(5)で露出した基板(1)上に半田付
けによって固着され、その係止用金具(15)としては
一般的ないわゆるナツトが用いられる。
孔(5)で露出した基板(1)上には板状の導電性シー
ト(6)が載置されている。導電性シート(6)はゴム
又は合成樹脂から成る弾性力を有する絶縁シートで第2
図に示す如く、板状に形成され、その厚さ方向に線状導
体(6a)が複数本埋め込まれており、導電性シート(
6)の両面からは複数の線状導体(6a)が突出されて
いる。斯る導電性シート(6)は特開昭62−2297
14号公報、特開昭59−58709号公報に記載され
ている。
ト(6)が載置されている。導電性シート(6)はゴム
又は合成樹脂から成る弾性力を有する絶縁シートで第2
図に示す如く、板状に形成され、その厚さ方向に線状導
体(6a)が複数本埋め込まれており、導電性シート(
6)の両面からは複数の線状導体(6a)が突出されて
いる。斯る導電性シート(6)は特開昭62−2297
14号公報、特開昭59−58709号公報に記載され
ている。
この導電性シート(6)は孔(5)と同様もしくは若干
小きめに形成きれており、このシート(5)上には樹脂
封止された半導体素子(7)が載置きれる。
小きめに形成きれており、このシート(5)上には樹脂
封止された半導体素子(7)が載置きれる。
半導体素子(7)はEPROM、EEPROMマイフン
等の書き込み、消去可能なROMチップが樹脂封止され
た例えばフリップチップ型の半導体素子(7)が用いら
れる。その半導体素子(7)の底面には複数の電極(7
a)が設けられており、電極(7a)は導電性シート(
6)を介して導電路(2)と接続されることになる。説
明するまでもないが、孔(5)で露出した基板(1)上
には半導体素子(7)と接続するための複数の導電路(
2)が延在形成されている。
等の書き込み、消去可能なROMチップが樹脂封止され
た例えばフリップチップ型の半導体素子(7)が用いら
れる。その半導体素子(7)の底面には複数の電極(7
a)が設けられており、電極(7a)は導電性シート(
6)を介して導電路(2)と接続されることになる。説
明するまでもないが、孔(5)で露出した基板(1)上
には半導体素子(7)と接続するための複数の導電路(
2)が延在形成されている。
ケース材(4)の孔(5)で露出した基板(1)上に導
電性シート(6)、半導体素子(7)と順に搭載し蓋体
(10)を用いて半導体素子(7)を押圧接続する。
電性シート(6)、半導体素子(7)と順に搭載し蓋体
(10)を用いて半導体素子(7)を押圧接続する。
蓋体(10)には係止用金具(15)と螺嵌するのに必
要な螺嵌孔(10a)が設けられている。即ち、ネジ(
16)で蓋体(10)、ケース材(4)、係止用金具(
15)を螺嵌させると、半導体素子(7)は蓋(10)
によって押圧され導電性シート(6)を介して導電路(
2)と押圧接続されることになる。本実施例では押圧力
を強力にするために半導体素子(7)上にゴムシート(
11)を配置している。
要な螺嵌孔(10a)が設けられている。即ち、ネジ(
16)で蓋体(10)、ケース材(4)、係止用金具(
15)を螺嵌させると、半導体素子(7)は蓋(10)
によって押圧され導電性シート(6)を介して導電路(
2)と押圧接続されることになる。本実施例では押圧力
を強力にするために半導体素子(7)上にゴムシート(
11)を配置している。
斯る本発明に依れば、導電性シート(6)を用い且つ蓋
体(10)と係止用金具(15)とを螺嵌することで半
導体素子(7)を押圧接続することができる。
体(10)と係止用金具(15)とを螺嵌することで半
導体素子(7)を押圧接続することができる。
従って半導体素子(7)を半田付けなしで導電路(2)
と接続でき、容易に半導体素子の交換が行える。
と接続でき、容易に半導体素子の交換が行える。
(ト)発明の効果
以上に詳述した如く、本発明に依れば、ケース材の所望
位置に孔を設け、その孔で露出した基板上に導電性シー
トを介して半導体素子を搭載し、蓋体と基板上に固着さ
れた係止用金具とを螺嵌させて半導体素子を押圧接続す
ることにより、半導体素子を半田付けすることなく導電
路と接続することができる。その結果、半導体素子の不
良あるいはデータの書き変え等での交換を極めて容易に
行うことができる。
位置に孔を設け、その孔で露出した基板上に導電性シー
トを介して半導体素子を搭載し、蓋体と基板上に固着さ
れた係止用金具とを螺嵌させて半導体素子を押圧接続す
ることにより、半導体素子を半田付けすることなく導電
路と接続することができる。その結果、半導体素子の不
良あるいはデータの書き変え等での交換を極めて容易に
行うことができる。
また、本発明では、基板上に固着された係止用金具と蓋
体とが螺嵌されるので、半導体素子は強力に蓋体によっ
て押圧され半導体素子と導電路との接続部分の信頼性を
向上することができる。
体とが螺嵌されるので、半導体素子は強力に蓋体によっ
て押圧され半導体素子と導電路との接続部分の信頼性を
向上することができる。
更に、本発明の混成集積回路では半導体素子の検査と半
導体素子を組み込む前の混成集積回路との検査とが異な
るために多品種少量生産の場合、特に有効である。
導体素子を組み込む前の混成集積回路との検査とが異な
るために多品種少量生産の場合、特に有効である。
第1図は本発明の実施例を示す断面図、第2図は導電性
シートを示す斜視図、第3図、第4図および第5図は従
来例を示す断面図である。 (1)は集積回路基板、(2)は導電路、(3)は回路
素子、(4)はケース材、(5)は孔、(6)は導電性
シート、(7)は半導体素子、(1o)は蓋体、(15
)は係止用金具である。 第 図 第 図 第 図 第 図
シートを示す斜視図、第3図、第4図および第5図は従
来例を示す断面図である。 (1)は集積回路基板、(2)は導電路、(3)は回路
素子、(4)はケース材、(5)は孔、(6)は導電性
シート、(7)は半導体素子、(1o)は蓋体、(15
)は係止用金具である。 第 図 第 図 第 図 第 図
Claims (5)
- (1)集積回路基板と 前記基板上に形成された所望形状の導電路と前記基板上
の導電路と接続された複数の回路素子および樹脂封止型
半導体と 前記基板と一体化されるケース材とを具備し、前記ケー
ス材の所望位置に孔を設け、その孔で露出した前記基板
上に導電性シートを介して前記半導体素子を載置し、前
記半導体素子上に前記孔を封止する蓋体を配置し、前記
基板上に固着された係止用金具と前記蓋体とを螺嵌させ
前記半導体素子を押圧接続することを特徴とする混成集
積回路。 - (2)前記回路素子は前記基板と前記ケース材とで形成
された封止空間に封止されることを特徴とする請求項1
記載の混成集積回路。 - (3)前記導電性シートが配置される前記基板上には複
数の導電路が延在されたことを特徴とする請求項1記載
の混成集積回路。 - (4)前記導電性シートは絶縁性シートで形成され、そ
の両面から多数の線状導体が突出されることを特徴とす
る請求項1記載の混成集積回路。 - (5)前記係止用金具は前記孔で露出した基板上に半田
付けされたことを特徴とする請求項1記載の混成集積回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10910190A JPH047889A (ja) | 1990-04-25 | 1990-04-25 | 混成集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10910190A JPH047889A (ja) | 1990-04-25 | 1990-04-25 | 混成集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH047889A true JPH047889A (ja) | 1992-01-13 |
Family
ID=14501604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10910190A Pending JPH047889A (ja) | 1990-04-25 | 1990-04-25 | 混成集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH047889A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11832160B2 (en) | 2017-09-29 | 2023-11-28 | Star Mesh LLC | Radio system using nodes with high gain antennas |
US11870543B2 (en) | 2020-05-18 | 2024-01-09 | Star Mesh LLC | Data transmission systems and methods for low earth orbit satellite communications |
-
1990
- 1990-04-25 JP JP10910190A patent/JPH047889A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11832160B2 (en) | 2017-09-29 | 2023-11-28 | Star Mesh LLC | Radio system using nodes with high gain antennas |
US11870543B2 (en) | 2020-05-18 | 2024-01-09 | Star Mesh LLC | Data transmission systems and methods for low earth orbit satellite communications |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7679914B2 (en) | Electronic controller | |
GB2286084A (en) | Electronic package with thermally conductive support | |
JP4415503B2 (ja) | 半導体装置 | |
JPH03108744A (ja) | 樹脂封止型半導体装置 | |
JPH06177295A (ja) | 混成集積回路装置 | |
JPH047889A (ja) | 混成集積回路 | |
JPH0717167Y2 (ja) | 混成集積回路装置 | |
JP2005354118A (ja) | 混成集積回路装置 | |
JPH0410560A (ja) | 混成集積回路 | |
JPH02135769A (ja) | 混成集積回路 | |
JP3754197B2 (ja) | 混成集積回路装置 | |
JPH0430566A (ja) | 高出力用混成集積回路装置 | |
JPH02135768A (ja) | 混成集積回路 | |
JP3201270B2 (ja) | 半導体装置 | |
JPH0760884B2 (ja) | 混成集積回路装置 | |
JPH09298275A (ja) | 半導体装置 | |
JPH0739244Y2 (ja) | 混成集積回路装置 | |
JP2868000B1 (ja) | 電子回路部品の実装構造 | |
JPH0430565A (ja) | 高出力用混成集積回路装置 | |
JPH09213825A (ja) | 混成集積回路装置 | |
JPH0794670A (ja) | 混成集積回路装置 | |
JPH0249487A (ja) | 混成集積回路 | |
JPH02110990A (ja) | 混成集積回路 | |
JPH0521453U (ja) | 混成集積回路 | |
JP2001118964A (ja) | 半導体モジュール及びその製造方法 |