JPH09298275A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09298275A JPH09298275A JP8109773A JP10977396A JPH09298275A JP H09298275 A JPH09298275 A JP H09298275A JP 8109773 A JP8109773 A JP 8109773A JP 10977396 A JP10977396 A JP 10977396A JP H09298275 A JPH09298275 A JP H09298275A
- Authority
- JP
- Japan
- Prior art keywords
- lid
- semiconductor
- board
- semiconductor chips
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 この発明は、実装基板に実装された複数の半
導体チップを封止する蓋の強度又は蓋の強度及び放熱特
性を向上させた半導体装置を提供することを課題とす
る。 【解決手段】 この発明は、少なくとも複数の半導体チ
ップ２が実装された実装基板１上に装着されて半導体チ
ップ２を封止するリッド３に、底部が実装基板１に接触
する複数の凹部４が設けられて構成される。
導体チップを封止する蓋の強度又は蓋の強度及び放熱特
性を向上させた半導体装置を提供することを課題とす
る。 【解決手段】 この発明は、少なくとも複数の半導体チ
ップ２が実装された実装基板１上に装着されて半導体チ
ップ２を封止するリッド３に、底部が実装基板１に接触
する複数の凹部４が設けられて構成される。
Description
【０００１】
【発明の属する技術分野】この発明は、複数の半導体チ
ップが高密度実装された実装基板に装着される蓋によ
り、複数の半導体チップ又は複数の半導体チップと抵抗
や容量等のディスクリート回路素子が封止されてなる半
導体装置に関する。
ップが高密度実装された実装基板に装着される蓋によ
り、複数の半導体チップ又は複数の半導体チップと抵抗
や容量等のディスクリート回路素子が封止されてなる半
導体装置に関する。
【０００２】
【従来の技術】この種の半導体装置としては、図６に示
すようなマルチチップモジュール（ＭＣＭ）が知られて
いる。図６において、例えばセラミックの実装基板１０
０に複数の半導体チップ１０１又は複数の半導体チップ
１０１及びトランジスタ、ダイオード、抵抗、容量等の
ディスクリート回路素子（図示せず）が搭載され、実装
基板１００に形成された配線と半導体チップ１０１はボ
ンディングワイヤ１０２によって接続され、半導体チッ
プ１０１間は実装基板１００に形成された配線により相
互接続されている。実装基板１００には半導体チップ１
０１を外部環境から保護するために、主に金属からなる
蓋（リッド）１０３が装着されており、このリッド１０
３により実装された内部回路が封止されている。
すようなマルチチップモジュール（ＭＣＭ）が知られて
いる。図６において、例えばセラミックの実装基板１０
０に複数の半導体チップ１０１又は複数の半導体チップ
１０１及びトランジスタ、ダイオード、抵抗、容量等の
ディスクリート回路素子（図示せず）が搭載され、実装
基板１００に形成された配線と半導体チップ１０１はボ
ンディングワイヤ１０２によって接続され、半導体チッ
プ１０１間は実装基板１００に形成された配線により相
互接続されている。実装基板１００には半導体チップ１
０１を外部環境から保護するために、主に金属からなる
蓋（リッド）１０３が装着されており、このリッド１０
３により実装された内部回路が封止されている。
【０００３】リッド１０３は、通常リッド１０３の周縁
部に設けられたシールリングという装着部を実装基板１
００に溶接することにより実装基板１００に装着されて
いた。また、半導体チップ１０１間及びボンディングワ
イヤ１０２同志の電気的な短絡を防止するために、リッ
ド１０３の溶接部以外の箇所がいずれの箇所にも接触さ
れないようにリッド１０３は実装基板１００に装着され
ていた。
部に設けられたシールリングという装着部を実装基板１
００に溶接することにより実装基板１００に装着されて
いた。また、半導体チップ１０１間及びボンディングワ
イヤ１０２同志の電気的な短絡を防止するために、リッ
ド１０３の溶接部以外の箇所がいずれの箇所にも接触さ
れないようにリッド１０３は実装基板１００に装着され
ていた。
【０００４】このような封止構造において、リッド１０
３は溶接部のみで実装基板１００に固定されていたた
め、リッド１０３の特に中央部近傍において上部からの
応力に対して剛性が弱くなり、リッド１０３が変形し、
リッド１０３が半導体チップ１０１やボンディングワイ
ヤ１０２に接触するおそれがあった。特に、実装される
半導体チップ１０１の数が多くなるにともなって、実装
基板１００の面積が大きくなり半導体チップ１０１を封
止するリッド１０３の面積も大きくなるため、上記不具
合は顕著になっていた。
３は溶接部のみで実装基板１００に固定されていたた
め、リッド１０３の特に中央部近傍において上部からの
応力に対して剛性が弱くなり、リッド１０３が変形し、
リッド１０３が半導体チップ１０１やボンディングワイ
ヤ１０２に接触するおそれがあった。特に、実装される
半導体チップ１０１の数が多くなるにともなって、実装
基板１００の面積が大きくなり半導体チップ１０１を封
止するリッド１０３の面積も大きくなるため、上記不具
合は顕著になっていた。
【０００５】このような不具合を回避するためには、リ
ッド１０３を形成している材質の厚さを厚くするか、あ
るいは剛性の強い材質を使用する方法がある。しかし、
このような方法では、リッド１０３の加工が極めて困難
となり、製造に手間がかかるとともに製造コストが上昇
するといった不具合を招くことになる。
ッド１０３を形成している材質の厚さを厚くするか、あ
るいは剛性の強い材質を使用する方法がある。しかし、
このような方法では、リッド１０３の加工が極めて困難
となり、製造に手間がかかるとともに製造コストが上昇
するといった不具合を招くことになる。
【０００６】一方、図６に示す封止構造では、実装した
半導体チップ１０１を動作させた場合に発生する熱を逃
がす主な放熱経路は、実装基板１００及び実装基板１０
０に半田付けされたピン１０４である。このため、リッ
ド１０３からの放熱効果はほとんど期待することができ
ず、リッド１０１にヒートシンクを取り付けてた場合で
も同様である。このため、半導体チップ１０１から発生
した熱は十分に放出されず、半導体チップ１０１への熱
的なダメージが大きくなっていた。特に、実装基板１０
０の中央部近辺では放熱しにくいため、この部分に配置
された半導体チップ１０１のダメージは大きくなってい
た。
半導体チップ１０１を動作させた場合に発生する熱を逃
がす主な放熱経路は、実装基板１００及び実装基板１０
０に半田付けされたピン１０４である。このため、リッ
ド１０３からの放熱効果はほとんど期待することができ
ず、リッド１０１にヒートシンクを取り付けてた場合で
も同様である。このため、半導体チップ１０１から発生
した熱は十分に放出されず、半導体チップ１０１への熱
的なダメージが大きくなっていた。特に、実装基板１０
０の中央部近辺では放熱しにくいため、この部分に配置
された半導体チップ１０１のダメージは大きくなってい
た。
【０００７】また、放熱効果を高めるために、リッド１
０３の上面にヒートシンクを接着剤で接着する場合に
は、リッド１０３の上面が平坦であるため、剥離しやす
かった。
０３の上面にヒートシンクを接着剤で接着する場合に
は、リッド１０３の上面が平坦であるため、剥離しやす
かった。
【０００８】実装基板に実装された半導体チップをキャ
ップで封止した半導体装置の公知技術としては、例えば
特開平２−７９４５１号公報あるいは特開平４−１５５
８５３号公報に記載された発明が知られている。
ップで封止した半導体装置の公知技術としては、例えば
特開平２−７９４５１号公報あるいは特開平４−１５５
８５３号公報に記載された発明が知られている。
【０００９】特開平２−７９４５１号公報には、図７に
示すように、半導体素子１１０の一方の面が基板１１１
に、他方の面が封止用キャップ１１２に、いずれの面も
電気的接続以外の目的で接触又は固体もしくは液体の熱
伝導部材を介して接合されてなり、封止用キャップ１１
２の中央部には半導体素子１１０側に突出した凸部１１
２ａが形成されており、周囲の縁１１２ｂが基板１１１
の上面と接合され、凸部１１２ａは半導体素子１１０の
上面１１０ａと接触又は接合され、半導体阻止１１０か
ら発生する熱が半導体素子１１０の接合用パッドのある
面とその反対側の面から基板１１１又は封止用キャップ
１１２を介して放熱される発明が記載されている。
示すように、半導体素子１１０の一方の面が基板１１１
に、他方の面が封止用キャップ１１２に、いずれの面も
電気的接続以外の目的で接触又は固体もしくは液体の熱
伝導部材を介して接合されてなり、封止用キャップ１１
２の中央部には半導体素子１１０側に突出した凸部１１
２ａが形成されており、周囲の縁１１２ｂが基板１１１
の上面と接合され、凸部１１２ａは半導体素子１１０の
上面１１０ａと接触又は接合され、半導体阻止１１０か
ら発生する熱が半導体素子１１０の接合用パッドのある
面とその反対側の面から基板１１１又は封止用キャップ
１１２を介して放熱される発明が記載されている。
【００１０】特開平４−１５５８５３号公報には、図８
に示すように、パッケ−ジ基板１２０上にボンディング
された半導体チップ１２１を封止するキャップ１２２の
内壁面の中央部に、放熱用凸部１２３が設けられ、この
放熱用凸部１２３は絞り加工等によりキャップ１２２と
一体的に成形されて、シリコーンゲル１２４と接触し、
かつその先端面が半導体チップ１２１の主面に近接する
ように配置され、半導体チップ１２１の動作時に発生す
る熱がシリコーンゲル１２４を拡散して放熱用凸部１２
３に伝導し、さらに放熱用凸部１２３からキャップ１２
２を経てヒートシンク１２５に伝導して外部に拡散され
る発明が記載されている。
に示すように、パッケ−ジ基板１２０上にボンディング
された半導体チップ１２１を封止するキャップ１２２の
内壁面の中央部に、放熱用凸部１２３が設けられ、この
放熱用凸部１２３は絞り加工等によりキャップ１２２と
一体的に成形されて、シリコーンゲル１２４と接触し、
かつその先端面が半導体チップ１２１の主面に近接する
ように配置され、半導体チップ１２１の動作時に発生す
る熱がシリコーンゲル１２４を拡散して放熱用凸部１２
３に伝導し、さらに放熱用凸部１２３からキャップ１２
２を経てヒートシンク１２５に伝導して外部に拡散され
る発明が記載されている。
【００１１】
【発明が解決しようとする課題】以上説明したように、
実装基板に高密度実装された複数の半導体チップを金属
等のリッドにより封止する従来の封止構造においては、
実装される半導体チップの数が多くなると、封止するリ
ッドの面積が大きくなり、特に中央部において上部方向
からの応力に対する強度が低下していた。これにより、
リッドが変形して実装された半導体チップやボンディン
ブワイヤに接触するおそれが生じ、半導体チップに悪影
響を及ぼすという不具合を招いていた。
実装基板に高密度実装された複数の半導体チップを金属
等のリッドにより封止する従来の封止構造においては、
実装される半導体チップの数が多くなると、封止するリ
ッドの面積が大きくなり、特に中央部において上部方向
からの応力に対する強度が低下していた。これにより、
リッドが変形して実装された半導体チップやボンディン
ブワイヤに接触するおそれが生じ、半導体チップに悪影
響を及ぼすという不具合を招いていた。
【００１２】そこで、この発明は、上記に鑑みてなされ
たものであり、その目的とするところは、実装基板に実
装された複数の半導体チップを封止する蓋の強度又は蓋
の強度及び放熱特性を向上させた半導体装置を提供する
ことにある。
たものであり、その目的とするところは、実装基板に実
装された複数の半導体チップを封止する蓋の強度又は蓋
の強度及び放熱特性を向上させた半導体装置を提供する
ことにある。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、少なくとも複数の半導体チ
ップが実装された実装基板上に装着されて前記半導体チ
ップを封止する蓋に、底部が直接又は接合部材を介して
間接的に前記半導体チップと接触しない複数の凹部が設
けられて構成される。
に、請求項１記載の発明は、少なくとも複数の半導体チ
ップが実装された実装基板上に装着されて前記半導体チ
ップを封止する蓋に、底部が直接又は接合部材を介して
間接的に前記半導体チップと接触しない複数の凹部が設
けられて構成される。
【００１４】請求項２記載の発明は、請求項１記載の半
導体装置において、前記蓋に設けられた凹部の底部は、
前記実装基板に接触又は非接触もしくは接着されて構成
される。
導体装置において、前記蓋に設けられた凹部の底部は、
前記実装基板に接触又は非接触もしくは接着されて構成
される。
【００１５】請求項３記載の発明は、少なくとも複数の
半導体チップが実装された実装基板上に装着されて前記
半導体チップを封止する蓋は、前記実装基板にネジ止め
されて構成される。
半導体チップが実装された実装基板上に装着されて前記
半導体チップを封止する蓋は、前記実装基板にネジ止め
されて構成される。
【００１６】
【発明の実施の形態】以下、図面を用いてこの発明の実
施の形態を説明する。
施の形態を説明する。
【００１７】図１は請求項１又は２記載の発明の一実施
形態に係わる半導体装置の構成を示す図であり、同図
（ａ）は平面図、同図（ｂ）は同図（ａ）のＡ−Ａに沿
った断面図である。
形態に係わる半導体装置の構成を示す図であり、同図
（ａ）は平面図、同図（ｂ）は同図（ａ）のＡ−Ａに沿
った断面図である。
【００１８】図１において、この実施形態の特徴とする
ところは、例えばセラミックの実装基板１に実装された
複数の半導体チップ２又は複数の半導体チップ２及びト
ランジスタ、ダイオード、抵抗、容量等のディスクリー
ト回路素子（図示せず）を外部環境から保護するため
に、実装基板１に装着されて内部回路を封止する蓋（リ
ッド）３に、実装基板１に実装された半導体チップ２の
配置位置に応じて底部が実装基板１に接触するようにリ
ッド３の任意の位置に複数の凹部４を設けたことにあ
る。リッド３に設けられた凹部４の個数、大きさならび
に形成位置は、実装基板１に実装される半導体チップ２
の配置位置に応じて適宜設計するようにすればよい。
ところは、例えばセラミックの実装基板１に実装された
複数の半導体チップ２又は複数の半導体チップ２及びト
ランジスタ、ダイオード、抵抗、容量等のディスクリー
ト回路素子（図示せず）を外部環境から保護するため
に、実装基板１に装着されて内部回路を封止する蓋（リ
ッド）３に、実装基板１に実装された半導体チップ２の
配置位置に応じて底部が実装基板１に接触するようにリ
ッド３の任意の位置に複数の凹部４を設けたことにあ
る。リッド３に設けられた凹部４の個数、大きさならび
に形成位置は、実装基板１に実装される半導体チップ２
の配置位置に応じて適宜設計するようにすればよい。
【００１９】このように、上記実施形態では、半導体チ
ップ２を封止するリッド３に、半導体チップ２及び半導
体チップ２とともに実装基板１に実装されるディスクリ
ートの回路素子（図示せず）とは直接又は接合部材を介
して間接的に接触せず、実装基板１と接触する凹部４を
設けた構成を採用したので、上方からの応力に対して上
部リッド３の強度ならびにシール強度を飛躍的に向上さ
せることができる。これにより、リッド３の厚さを従来
より薄くすることが可能となり、リッド３の加工が容易
となり、生産性を向上することができる。
ップ２を封止するリッド３に、半導体チップ２及び半導
体チップ２とともに実装基板１に実装されるディスクリ
ートの回路素子（図示せず）とは直接又は接合部材を介
して間接的に接触せず、実装基板１と接触する凹部４を
設けた構成を採用したので、上方からの応力に対して上
部リッド３の強度ならびにシール強度を飛躍的に向上さ
せることができる。これにより、リッド３の厚さを従来
より薄くすることが可能となり、リッド３の加工が容易
となり、生産性を向上することができる。
【００２０】リッド３の凹部４が、特に実装基板１の温
度が高くなりやすい中央部近辺に接触させるようにした
場合には、放熱特性を向上させることができる。さら
に、凹部４に接するようにヒートシンクを取り付けるよ
うにすれば、放熱特性を格段に向上させることができ
る。
度が高くなりやすい中央部近辺に接触させるようにした
場合には、放熱特性を向上させることができる。さら
に、凹部４に接するようにヒートシンクを取り付けるよ
うにすれば、放熱特性を格段に向上させることができ
る。
【００２１】一方、リッド３をグラウンドに接続するこ
とにより、凹部４を挟む半導体チップ２間でのノイズ干
渉を軽減することができる。
とにより、凹部４を挟む半導体チップ２間でのノイズ干
渉を軽減することができる。
【００２２】また、リッド３にヒートシンクを接着剤に
より取り付ける場合には、凹部４を形成することにより
リッド３の表面積が広がるため、ヒートシンクの密着性
を向上させることができる。
より取り付ける場合には、凹部４を形成することにより
リッド３の表面積が広がるため、ヒートシンクの密着性
を向上させることができる。
【００２３】なお、リッド３に形成される凹部４の形状
ならびに実装基板１との接触関係は、上記実施形態に限
ることはない。
ならびに実装基板１との接触関係は、上記実施形態に限
ることはない。
【００２４】リッド３に形成される凹部４の形状は、図
２に示すように、その断面が矩形状（同図（ａ））、台
形状（同図（ｂ）、図１に示す実施形態）あるいは円状
（同図（ｃ））にしてもよい。
２に示すように、その断面が矩形状（同図（ａ））、台
形状（同図（ｂ）、図１に示す実施形態）あるいは円状
（同図（ｃ））にしてもよい。
【００２５】また、図２に示す凹部４のそれぞれの形状
に対して、図３に示すように、凹部４の底部を実装基板
１に接触させないようにしてもよく、もしくは図４に示
すように、凹部４の底部を接着剤５等により実装基板１
に接着するようにしてもよい。
に対して、図３に示すように、凹部４の底部を実装基板
１に接触させないようにしてもよく、もしくは図４に示
すように、凹部４の底部を接着剤５等により実装基板１
に接着するようにしてもよい。
【００２６】なお、図３に示すように、凹部４の底部を
実装基板１に接触させないようにした場合に、凹部４の
底部と実装基板１との間に隙間６が生じるが、この隙間
６は、リッド３が凹んで半導体チップ２又はボンディン
グワイヤに接触しない程度の間隔であれば問題はない。
実装基板１に接触させないようにした場合に、凹部４の
底部と実装基板１との間に隙間６が生じるが、この隙間
６は、リッド３が凹んで半導体チップ２又はボンディン
グワイヤに接触しない程度の間隔であれば問題はない。
【００２７】このように、凹部４は、その底部を直接又
は接合部材を介して間接的に半導体チップ２と接触しな
いようにリッド３に形成するようにすれば、図１に示す
実施形態と同様の効果を得ることができる。
は接合部材を介して間接的に半導体チップ２と接触しな
いようにリッド３に形成するようにすれば、図１に示す
実施形態と同様の効果を得ることができる。
【００２８】図５は請求項３記載の発明の一実施形態に
係わる半導体装置の構成を示す図である。
係わる半導体装置の構成を示す図である。
【００２９】この実施形態の特徴とするところは、複数
の半導体チップ又は複数の半導体チップ及びトランジス
タ、ダイオード、抵抗、容量等のディスクリート回路素
子（図示せず）が実装された実装基板上に装着されるリ
ッドを実装基板にネジ止めしたことにある。
の半導体チップ又は複数の半導体チップ及びトランジス
タ、ダイオード、抵抗、容量等のディスクリート回路素
子（図示せず）が実装された実装基板上に装着されるリ
ッドを実装基板にネジ止めしたことにある。
【００３０】図５（ａ）に示す実施形態は、実装基板１
１の実装部分以外の箇所に、上部にネジ切り部１３が形
成された凸部１４を設け、ネジ切り部１３にリッド１２
に形成されたネジ止め用の孔を位置合わせしてナット１
５で締め付けネジ止めするようにしている。
１の実装部分以外の箇所に、上部にネジ切り部１３が形
成された凸部１４を設け、ネジ切り部１３にリッド１２
に形成されたネジ止め用の孔を位置合わせしてナット１
５で締め付けネジ止めするようにしている。
【００３１】図５（ｂ）に示す実施形態では、ネジ１６
をリッド１７に形成されたネジ止め用の孔に挿入して実
装基板１８に形成されたネジ切り部でネジ止めし、ナッ
ト１９でリッド１７とネジ１６を固定するようにしてい
る。
をリッド１７に形成されたネジ止め用の孔に挿入して実
装基板１８に形成されたネジ切り部でネジ止めし、ナッ
ト１９でリッド１７とネジ１６を固定するようにしてい
る。
【００３２】このような封止構造においても、リッドの
強度ならびにシール強度を向上させることができる。
強度ならびにシール強度を向上させることができる。
【００３３】また、リッドにヒートシンクを取り付ける
場合に、リッドのネジ止めを利用してヒートシンクをリ
ッドに固定するようにすれば、ヒートシンクの取り付け
を容易に行うことができる。
場合に、リッドのネジ止めを利用してヒートシンクをリ
ッドに固定するようにすれば、ヒートシンクの取り付け
を容易に行うことができる。
【００３４】このような本願発明に対して、前述した公
知例の技術は、半導体チップを封止するキャップに上記
実施形態と類似した形状が形成されている。しかし、公
知技術の目的は半導体チップで発生した熱の放熱効果を
高めることであり、本願発明の目的とは全く異なる。
知例の技術は、半導体チップを封止するキャップに上記
実施形態と類似した形状が形成されている。しかし、公
知技術の目的は半導体チップで発生した熱の放熱効果を
高めることであり、本願発明の目的とは全く異なる。
【００３５】上記公知技術では、半導体チップとキャッ
プが直接接触し、あるいはシリコーンゲル等の熱伝導部
材を介して接合されており、外部からリッドに加えられ
る応力が半導体チップに伝達され、あるいは接合部に機
械的なストレスがかかり、半導体チップやボンディング
ワイヤに損傷を与えるおそれがある。特に、複数の半導
体チップが高密度実装されたＭＣＭにおいて、全ての半
導体チップに蓋が直接又は間接的に接触している場合に
は、半導体チップに何等かのダメージが与えられる確率
は極めて高くなる。
プが直接接触し、あるいはシリコーンゲル等の熱伝導部
材を介して接合されており、外部からリッドに加えられ
る応力が半導体チップに伝達され、あるいは接合部に機
械的なストレスがかかり、半導体チップやボンディング
ワイヤに損傷を与えるおそれがある。特に、複数の半導
体チップが高密度実装されたＭＣＭにおいて、全ての半
導体チップに蓋が直接又は間接的に接触している場合に
は、半導体チップに何等かのダメージが与えられる確率
は極めて高くなる。
【００３６】したがって、公知例に開示されているキャ
ップを使用した封止技術にあっては、封止された内部回
路を保護するという封止本来の目的とは相反する致命的
な欠陥が内在されており、本願発明の技術思想とは全く
異なるものである。
ップを使用した封止技術にあっては、封止された内部回
路を保護するという封止本来の目的とは相反する致命的
な欠陥が内在されており、本願発明の技術思想とは全く
異なるものである。
【００３７】これに対して、本願発明は、リッドが封止
された内部回路に接触することはなく、内部回路に損傷
やストレスを与えることなく良好なリッドの強度、電気
的なシールド特性ならびに放熱特性を得ることができ
る。
された内部回路に接触することはなく、内部回路に損傷
やストレスを与えることなく良好なリッドの強度、電気
的なシールド特性ならびに放熱特性を得ることができ
る。
【００３８】
【発明の効果】以上説明したように、請求項１又は２記
載の発明によれば、内部回路に接触されない凹部が形成
された蓋により内部回路を封止するようにしたので、蓋
の強度、封止強度ならびに放熱特性を向上させることが
できる。
載の発明によれば、内部回路に接触されない凹部が形成
された蓋により内部回路を封止するようにしたので、蓋
の強度、封止強度ならびに放熱特性を向上させることが
できる。
【００３９】請求項３記載の発明によれば、内部回路を
封止する蓋を内部回路が実装された実装基板にネジ止め
するようにしたので、蓋の強度ならびに封止強度を向上
させることができる。
封止する蓋を内部回路が実装された実装基板にネジ止め
するようにしたので、蓋の強度ならびに封止強度を向上
させることができる。
【図１】請求項１又は２記載の発明の一実施形態に係る
半導体装置の構成を示す図である。
半導体装置の構成を示す図である。
【図２】請求項１又は２記載の発明の他の実施形態に係
る半導体装置のリッド凹部を示す図である。
る半導体装置のリッド凹部を示す図である。
【図３】請求項１又は２記載の発明の他の実施形態に係
る半導体装置のリッド凹部を示す図である。
る半導体装置のリッド凹部を示す図である。
【図４】請求項１又は２記載の発明の他の実施形態に係
る半導体装置のリッド凹部を示す図である。
る半導体装置のリッド凹部を示す図である。
【図５】請求項３記載の発明の一実施形態に係る半導体
装置の構成を示す図である。
装置の構成を示す図である。
【図６】マルチチップモジュール（ＭＣＭ）における従
来の封止構造を示す図である。
来の封止構造を示す図である。
【図７】半導体チップの従来の封止構造を示す図であ
る。
る。
【図８】半導体チップの従来の他の封止構造を示す図で
ある。
ある。
１，１１，１８ 実装基板 ２ 半導体チップ ３，１２，１７ リッド ４ 凹部 ５ 接着剤 ６ 隙間 １３ ネジ切り部 １４ 凸部 １５，１９ ナット １６ ネジ
Claims (3)
- 【請求項１】 少なくとも複数の半導体チップが実装さ
れた実装基板上に装着されて前記半導体チップを封止す
る蓋に、底部が直接又は接合部材を介して間接的に前記
半導体チップと接触しない複数の凹部が設けられてなる
ことを特徴とする半導体装置。 - 【請求項２】前記蓋に設けられた凹部の底部は、前記実
装基板に接触又は非接触もしくは接着されてなることを
特徴とする請求項１記載の半導体装置。 - 【請求項３】少なくとも複数の半導体チップが実装され
た実装基板上に装着されて前記半導体チップを封止する
蓋は、前記実装基板にネジ止めされてなることを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8109773A JPH09298275A (ja) | 1996-04-30 | 1996-04-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8109773A JPH09298275A (ja) | 1996-04-30 | 1996-04-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09298275A true JPH09298275A (ja) | 1997-11-18 |
Family
ID=14518870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8109773A Pending JPH09298275A (ja) | 1996-04-30 | 1996-04-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09298275A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006269564A (ja) * | 2005-03-22 | 2006-10-05 | Sony Corp | 半導体装置 |
| JP2010073942A (ja) * | 2008-09-19 | 2010-04-02 | Fdk Corp | 電子回路装置 |
| JP2011023593A (ja) * | 2009-07-16 | 2011-02-03 | Denso Corp | 電子制御装置 |
-
1996
- 1996-04-30 JP JP8109773A patent/JPH09298275A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006269564A (ja) * | 2005-03-22 | 2006-10-05 | Sony Corp | 半導体装置 |
| JP4696621B2 (ja) * | 2005-03-22 | 2011-06-08 | ソニー株式会社 | 半導体装置 |
| JP2010073942A (ja) * | 2008-09-19 | 2010-04-02 | Fdk Corp | 電子回路装置 |
| JP2011023593A (ja) * | 2009-07-16 | 2011-02-03 | Denso Corp | 電子制御装置 |
| US8355254B2 (en) | 2009-07-16 | 2013-01-15 | Denso Corporation | Electronic control unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100222157B1 (ko) | 반도체 패키지 | |
| US6330158B1 (en) | Semiconductor package having heat sinks and method of fabrication | |
| KR100307465B1 (ko) | 파워모듈 | |
| JP2974552B2 (ja) | 半導体装置 | |
| KR100229858B1 (ko) | 반도체 장치 | |
| JPH0491458A (ja) | 半導体装置 | |
| JPH09298275A (ja) | 半導体装置 | |
| JP3126297B2 (ja) | 樹脂封止型半導体装置 | |
| US5949649A (en) | High power semiconductor device having bolt-down ceramic platform | |
| US20210225731A1 (en) | Semiconductor device and semiconductor module | |
| US5885853A (en) | Hollow chip package and method of manufacture | |
| JP2001358259A (ja) | 半導体パッケージ | |
| JP3003617B2 (ja) | 樹脂封止型半導体パッケージ | |
| JP2004335493A (ja) | 半導体装置の実装構造 | |
| US20030128520A1 (en) | Packaging structure with heat slug | |
| JP2007157801A (ja) | 半導体モジュールとその製造方法 | |
| US20230245948A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2646994B2 (ja) | ヒートシンク付ピングリッドアレイ | |
| JPH07142532A (ja) | 回路部品の実装構造 | |
| JPH06104309A (ja) | 半導体装置 | |
| WO2023223881A1 (ja) | 電子装置 | |
| JP2551349B2 (ja) | 樹脂封止型半導体装置 | |
| JP4396366B2 (ja) | 半導体装置 | |
| KR0163311B1 (ko) | 고 열 방출 반도체 패키지 | |
| JPH05275570A (ja) | 半導体装置 |