JPH0794670A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH0794670A JPH0794670A JP23685793A JP23685793A JPH0794670A JP H0794670 A JPH0794670 A JP H0794670A JP 23685793 A JP23685793 A JP 23685793A JP 23685793 A JP23685793 A JP 23685793A JP H0794670 A JPH0794670 A JP H0794670A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- circuit wiring
- substrate
- circuit device
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】実装効率を上げることができる混成集積回路装
置を提供する。 【構成】基板１０はセラミック基板を積層して形成さ
れ、各層には内部配線１１とビアホール１２が設けられ
ている。基板１０中央には階段状の収容部１３が形成さ
れている。収容部１３には半導体素子１６が固着されて
いる。基板１０表面には回路配線層１５が形成されてい
る。基板１０裏面には端子２０が取着され、内部配線１
１及びビアホール１２を介して回路配線層１５や半導体
素子１６と電気的に接続されている。キャップ３０はセ
ラミックで形成され、シール材３１を介して基板１０に
固着されている。キャップ３０の表面及び裏面には回路
配線層３２，３３が形成され、両者はビアホール３４に
より電気的に接続されている。回路配線層３２上には表
面実装部品３５が実装されている。基板１０とキャップ
３０との間には導電性接着剤３７が設けられ、電気的に
接続されている。
置を提供する。 【構成】基板１０はセラミック基板を積層して形成さ
れ、各層には内部配線１１とビアホール１２が設けられ
ている。基板１０中央には階段状の収容部１３が形成さ
れている。収容部１３には半導体素子１６が固着されて
いる。基板１０表面には回路配線層１５が形成されてい
る。基板１０裏面には端子２０が取着され、内部配線１
１及びビアホール１２を介して回路配線層１５や半導体
素子１６と電気的に接続されている。キャップ３０はセ
ラミックで形成され、シール材３１を介して基板１０に
固着されている。キャップ３０の表面及び裏面には回路
配線層３２，３３が形成され、両者はビアホール３４に
より電気的に接続されている。回路配線層３２上には表
面実装部品３５が実装されている。基板１０とキャップ
３０との間には導電性接着剤３７が設けられ、電気的に
接続されている。
Description
【０００１】
【産業上の利用分野】本発明は混成集積回路装置、特
に、キャップに回路配線層及び表面実装部品を設けた混
成集積回路装置に関する。
に、キャップに回路配線層及び表面実装部品を設けた混
成集積回路装置に関する。
【０００２】
【従来の技術】従来、混成集積回路装置は図８に示すよ
うに構成されている。セラミック基板等を積層して構成
される印刷配線積層基板（以下、単に基板という）５０
は３層構造となっている。１層目には外部との接続のた
めの複数の端子５１がロウ材５２により接着されてい
る。２層目は、半導体素子５３を載置するため収容部５
４が設けられており、そこに半導体素子５３が接着剤５
５により接着されている。基板５０と半導体素子５３と
はワイヤ５６により電気的に接続されている。３層目の
表面には半導体素子５３を封止するための、金属等で形
成されたキャップ５７が設けられている。該キャップ５
７は、治具を用いて位置決めされ、低融点ガラス等のシ
ール材５８が基板５０との接合部全周に塗布されてお
り、所定の位置に載置されている。そして、３層目の表
面のキャップ５７の外周部分には回路配線層５９が載置
され、その上に表面実装部品６０が半田６１を介して実
装されている。なお、ワイヤ５６と表面実装部品６０及
び端子５１とは、基板５０内部に形成されたビアホール
６２及び内部配線６３によって接続されている。
うに構成されている。セラミック基板等を積層して構成
される印刷配線積層基板（以下、単に基板という）５０
は３層構造となっている。１層目には外部との接続のた
めの複数の端子５１がロウ材５２により接着されてい
る。２層目は、半導体素子５３を載置するため収容部５
４が設けられており、そこに半導体素子５３が接着剤５
５により接着されている。基板５０と半導体素子５３と
はワイヤ５６により電気的に接続されている。３層目の
表面には半導体素子５３を封止するための、金属等で形
成されたキャップ５７が設けられている。該キャップ５
７は、治具を用いて位置決めされ、低融点ガラス等のシ
ール材５８が基板５０との接合部全周に塗布されてお
り、所定の位置に載置されている。そして、３層目の表
面のキャップ５７の外周部分には回路配線層５９が載置
され、その上に表面実装部品６０が半田６１を介して実
装されている。なお、ワイヤ５６と表面実装部品６０及
び端子５１とは、基板５０内部に形成されたビアホール
６２及び内部配線６３によって接続されている。
【０００３】
【発明が解決しようとする課題】ところが、キャップ５
７が基板５０表面上に載置されるため、該キャップ５７
と同一平面上に実装される表面実装部品６０は基板５０
表面上のキャップ５７の外側のみにしか設けることがで
きない。そして、その実装領域を確保するために基板５
０の面積が大きくなり、実装効率を上げることができな
いという問題が生じていた。
７が基板５０表面上に載置されるため、該キャップ５７
と同一平面上に実装される表面実装部品６０は基板５０
表面上のキャップ５７の外側のみにしか設けることがで
きない。そして、その実装領域を確保するために基板５
０の面積が大きくなり、実装効率を上げることができな
いという問題が生じていた。
【０００４】そこで、（特開平５−４１５７０号）には
実装効率を上げるため、キャップの裏面に配線導体及び
電子部品を設けることが開示されているが、要求される
実装効率が未だ高く、その要求を満たすことができない
等の問題を残していた。
実装効率を上げるため、キャップの裏面に配線導体及び
電子部品を設けることが開示されているが、要求される
実装効率が未だ高く、その要求を満たすことができない
等の問題を残していた。
【０００５】本発明は上記問題点を解決するためになさ
れたものであって、その目的は実装効率を上げることが
できる混成集積回路装置を提供することにある。
れたものであって、その目的は実装効率を上げることが
できる混成集積回路装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明は上記問題点を解
決するため、請求項１記載の発明は、印刷配線積層基板
に凹設した収容部に半導体素子を搭載し、その収容部開
口をキャップにて閉塞して半導体素子を封止した混成集
積回路装置において、キャップの表面及び裏面には回路
配線層が設けられ、キャップ表面及び裏面の回路配線層
の電気的接続をキャップに設けられた電気的接続手段に
よって行うことをその要旨とする。
決するため、請求項１記載の発明は、印刷配線積層基板
に凹設した収容部に半導体素子を搭載し、その収容部開
口をキャップにて閉塞して半導体素子を封止した混成集
積回路装置において、キャップの表面及び裏面には回路
配線層が設けられ、キャップ表面及び裏面の回路配線層
の電気的接続をキャップに設けられた電気的接続手段に
よって行うことをその要旨とする。
【０００７】請求項２記載の発明は、請求項１の混成集
積回路装置において、電気的接続手段は、キャップ内部
に設けられたビアホールであることをその要旨とする。
請求項３記載の発明は、請求項１の混成集積回路装置に
おいて、電気的接続手段は、キャップ表面及び裏面の回
路配線層をキャップ端部へ向かってそれぞれ延長させて
キャップ側面に設けられる配線であることをその要旨と
する。
積回路装置において、電気的接続手段は、キャップ内部
に設けられたビアホールであることをその要旨とする。
請求項３記載の発明は、請求項１の混成集積回路装置に
おいて、電気的接続手段は、キャップ表面及び裏面の回
路配線層をキャップ端部へ向かってそれぞれ延長させて
キャップ側面に設けられる配線であることをその要旨と
する。
【０００８】
【作用】従って、請求項１記載の発明によれば、キャッ
プの表面及び裏面に形成された回路配線層は、キャップ
に設けられた電気的接続手段により電気的に接続される
ので、キャップ表面及び裏面にも回路配線層を設けるこ
とが可能となる。
プの表面及び裏面に形成された回路配線層は、キャップ
に設けられた電気的接続手段により電気的に接続される
ので、キャップ表面及び裏面にも回路配線層を設けるこ
とが可能となる。
【０００９】請求項２記載の発明によれば、請求項１に
おける電気的接続手段を、キャップ内部に設けられたビ
アホールにより行うので、キャップ本来の機能を損なう
ことなく、キャップの表面及び裏面に形成された回路配
線層の電気的接続が可能となる。
おける電気的接続手段を、キャップ内部に設けられたビ
アホールにより行うので、キャップ本来の機能を損なう
ことなく、キャップの表面及び裏面に形成された回路配
線層の電気的接続が可能となる。
【００１０】請求項３記載の発明によれば、請求項１に
おける電気的接続手段を、キャップ表面及び裏面に形成
された回路配線層を延長させて設けたキャップ側面の配
線で行うので、キャップ表面及び裏面の回路配線層の電
気的接続がキャップ表面及び裏面への回路配線層の形成
と同一工程により行うことができる。
おける電気的接続手段を、キャップ表面及び裏面に形成
された回路配線層を延長させて設けたキャップ側面の配
線で行うので、キャップ表面及び裏面の回路配線層の電
気的接続がキャップ表面及び裏面への回路配線層の形成
と同一工程により行うことができる。
【００１１】
【実施例】以下、本発明の混成集積回路装置を具体化し
た一実施例を図１に従って説明する。印刷配線積層基板
（以下、単に基板という）１０はセラミック基板を積層
して形成され、各層には内部配線１１と各層を電気的に
接続するビアホール１２が設けられている。基板１０中
央には階段状の収容部１３が形成され、その収容部１３
の下側の階段面をパッド面１３ａ、上側の階段面をキャ
ップシール面１３ｂとしている。パッド面１３ａには内
部配線１１と接続している配線１４が設けられている。
また、基板１０表面には回路配線層１５が形成されてい
る。前記収容部１３には半導体素子１６が導電性又は絶
縁性の接着剤１７を介して固着されている。該半導体素
子１６はワイヤ１８にて収容部１３の配線１４と電気的
に接続されている。基板１０裏面にはロウ材１９を介し
て端子２０が取着され、内部配線１１及びビアホール１
２を介して基板１０表面に形成された回路配線層１５や
半導体素子１６と電気的に接続されている。
た一実施例を図１に従って説明する。印刷配線積層基板
（以下、単に基板という）１０はセラミック基板を積層
して形成され、各層には内部配線１１と各層を電気的に
接続するビアホール１２が設けられている。基板１０中
央には階段状の収容部１３が形成され、その収容部１３
の下側の階段面をパッド面１３ａ、上側の階段面をキャ
ップシール面１３ｂとしている。パッド面１３ａには内
部配線１１と接続している配線１４が設けられている。
また、基板１０表面には回路配線層１５が形成されてい
る。前記収容部１３には半導体素子１６が導電性又は絶
縁性の接着剤１７を介して固着されている。該半導体素
子１６はワイヤ１８にて収容部１３の配線１４と電気的
に接続されている。基板１０裏面にはロウ材１９を介し
て端子２０が取着され、内部配線１１及びビアホール１
２を介して基板１０表面に形成された回路配線層１５や
半導体素子１６と電気的に接続されている。
【００１２】キャップ３０はセラミックで形成され、上
部周縁部３０ａが前記回路配線層１５と対向するように
延出して形成されている。キャップ３０は基板１０のキ
ャップシール面１３ｂにおいて、シール材３１を介して
基板１０に固着されている。キャップ３０の表面及び上
部周縁部３０ａ裏面には回路配線層３２，３３が形成さ
れている。この回路配線層３２，３３は、キャップ３０
内部に設けられたビアホール３４により電気的に接続さ
れている。キャップ３０表面の回路配線層３２上には表
面実装部品３５が半田３６を介して実装されている。キ
ャップ３０の上部周縁部３０ａ裏面の回路配線層３３と
前記基板１０表面に形成された回路配線層１５との間に
は、Ａｇエポキシ、Ａｇシリコン等の熱硬化型の導電性
接着剤３７が設けられ、電気的に接続されている。
部周縁部３０ａが前記回路配線層１５と対向するように
延出して形成されている。キャップ３０は基板１０のキ
ャップシール面１３ｂにおいて、シール材３１を介して
基板１０に固着されている。キャップ３０の表面及び上
部周縁部３０ａ裏面には回路配線層３２，３３が形成さ
れている。この回路配線層３２，３３は、キャップ３０
内部に設けられたビアホール３４により電気的に接続さ
れている。キャップ３０表面の回路配線層３２上には表
面実装部品３５が半田３６を介して実装されている。キ
ャップ３０の上部周縁部３０ａ裏面の回路配線層３３と
前記基板１０表面に形成された回路配線層１５との間に
は、Ａｇエポキシ、Ａｇシリコン等の熱硬化型の導電性
接着剤３７が設けられ、電気的に接続されている。
【００１３】このように本実施例によれば、キャップ３
０表面及び上部周縁部３０ａ裏面に回路配線層３２，３
３を設け、さらに回路配線層３２上には表面実装部品３
５を設けているので、実装効率を上げることができる。
キャップ３０表面及び上部周縁部３０ａ裏面に回路配線
層３２，３３を設けるために本実施例では、キャップ３
０内部にビアホール３４を設けている。このような構成
とすることによって、キャップ３０本来の、半導体素子
１６を封止するという機能を損なうことはなく、従っ
て、信頼性低下等の問題を生じることもなく、実装効率
が上がる。
０表面及び上部周縁部３０ａ裏面に回路配線層３２，３
３を設け、さらに回路配線層３２上には表面実装部品３
５を設けているので、実装効率を上げることができる。
キャップ３０表面及び上部周縁部３０ａ裏面に回路配線
層３２，３３を設けるために本実施例では、キャップ３
０内部にビアホール３４を設けている。このような構成
とすることによって、キャップ３０本来の、半導体素子
１６を封止するという機能を損なうことはなく、従っ
て、信頼性低下等の問題を生じることもなく、実装効率
が上がる。
【００１４】また、半導体素子１６の基板１０への実装
工程と表面実装部品３５のキャップ３０への実装工程と
は並行して行うことができるので、生産効率を上げるこ
とができる。
工程と表面実装部品３５のキャップ３０への実装工程と
は並行して行うことができるので、生産効率を上げるこ
とができる。
【００１５】さらに、基板１０表面の回路配線層１５と
キャップ３０の上部周縁部３０ａ裏面の回路配線層３３
との電気的接続は導電性接着剤３７を介して行うので、
キャップ３０をシール材３１で固着するのと同時に行う
ことができ、工数低減となり、生産効率が上がる。しか
も、シール材３１に加えて導電性接着剤３７によっても
キャップ３０の接着が行われ、接着面積が広くなり、従
って接着強度が強くなるので、半導体素子１６の封止が
より確実にできる。
キャップ３０の上部周縁部３０ａ裏面の回路配線層３３
との電気的接続は導電性接着剤３７を介して行うので、
キャップ３０をシール材３１で固着するのと同時に行う
ことができ、工数低減となり、生産効率が上がる。しか
も、シール材３１に加えて導電性接着剤３７によっても
キャップ３０の接着が行われ、接着面積が広くなり、従
って接着強度が強くなるので、半導体素子１６の封止が
より確実にできる。
【００１６】なお、本発明は上記実施例に限定されるも
のでなく、本発明の趣旨を逸脱しない範囲において、例
えば次のように変更してもよい。 （１）上記実施例では、キャップ３０下部裏面にシール
材３１、上部周縁部３０ａ裏面に導電性接着剤３７を設
けていたが、このシール材３１及び導電性接着剤３７を
設ける場所は図２に示すように入れ換えてもよい。
のでなく、本発明の趣旨を逸脱しない範囲において、例
えば次のように変更してもよい。 （１）上記実施例では、キャップ３０下部裏面にシール
材３１、上部周縁部３０ａ裏面に導電性接着剤３７を設
けていたが、このシール材３１及び導電性接着剤３７を
設ける場所は図２に示すように入れ換えてもよい。
【００１７】すなわち、基板１０の収容部１３の上側の
階段面に回路配線層１５を設け、基板１０表面をキャッ
プシール面１３ｂとする。キャップ３０の下部裏面には
回路配線層３３を回路配線層１５に相対するように設け
る。そして、キャップ３０はキャップシール面１３ｂに
おいてシール材３１を介して固着され、回路配線層１
５，３３が導電性接着剤３７を介して接着される。導電
性接着剤３７をシール材３１の内側に設けることによ
り、導電性接着剤３７が酸化等の汚染から保護されるこ
とになり、基板１０とキャップ３０の電気的接続の信頼
性が高まる。
階段面に回路配線層１５を設け、基板１０表面をキャッ
プシール面１３ｂとする。キャップ３０の下部裏面には
回路配線層３３を回路配線層１５に相対するように設け
る。そして、キャップ３０はキャップシール面１３ｂに
おいてシール材３１を介して固着され、回路配線層１
５，３３が導電性接着剤３７を介して接着される。導電
性接着剤３７をシール材３１の内側に設けることによ
り、導電性接着剤３７が酸化等の汚染から保護されるこ
とになり、基板１０とキャップ３０の電気的接続の信頼
性が高まる。
【００１８】（２）上記実施例では、キャップ３０表面
及び上部周縁部３０ａ裏面の回路配線層３２，３３の電
気的接続はビアホール３４を介して行っているが、次の
ようにしてもよい。
及び上部周縁部３０ａ裏面の回路配線層３２，３３の電
気的接続はビアホール３４を介して行っているが、次の
ようにしてもよい。
【００１９】図３に示すように、キャップ３０表面及び
上部周縁部３０ａ裏面の回路配線層３２，３３を端部に
向かって延長させて、キャップ３０側面に設けた配線３
８と接続し、これによって電気的接続を行うようにして
もよい。この実施例においては、回路配線層３２，３３
と配線３８が同一工程で形成することができるので、生
産効率を上げることができる。
上部周縁部３０ａ裏面の回路配線層３２，３３を端部に
向かって延長させて、キャップ３０側面に設けた配線３
８と接続し、これによって電気的接続を行うようにして
もよい。この実施例においては、回路配線層３２，３３
と配線３８が同一工程で形成することができるので、生
産効率を上げることができる。
【００２０】（３）上記実施例では、キャップ３０は上
部周縁部３０ａが基板１０表面の回路配線層１５と対向
するように延出形成されており、シール材３１及び導電
性接着剤３７がそれぞれ基板１０の異なる面に設けられ
ていたが、次のようにしてもよい。
部周縁部３０ａが基板１０表面の回路配線層１５と対向
するように延出形成されており、シール材３１及び導電
性接着剤３７がそれぞれ基板１０の異なる面に設けられ
ていたが、次のようにしてもよい。
【００２１】図４に示すように、キャップ３０を基板１
０への落とし込み構造とし、基板１０の同一面に、シー
ル材３１及び導電性接着剤３７を設けるようにしてもよ
い。この実施例ではキャップ３０の形状が簡単であるの
で、加工が容易となる。また、キャップ３０の厚みを薄
くすることができるので、混成集積回路装置全体の厚み
も薄くし、小型化することができる。さらに、キャップ
３０を基板１０への落とし込み構造とすることにより、
キャップ３０の位置決めが治具を用いなくとも正確にで
きるようになり、生産効率を上げることができる。
０への落とし込み構造とし、基板１０の同一面に、シー
ル材３１及び導電性接着剤３７を設けるようにしてもよ
い。この実施例ではキャップ３０の形状が簡単であるの
で、加工が容易となる。また、キャップ３０の厚みを薄
くすることができるので、混成集積回路装置全体の厚み
も薄くし、小型化することができる。さらに、キャップ
３０を基板１０への落とし込み構造とすることにより、
キャップ３０の位置決めが治具を用いなくとも正確にで
きるようになり、生産効率を上げることができる。
【００２２】（４）上記実施例では表面実装部品３５は
キャップ３０表面にのみ設けているが、図５に示すよう
にキャップ３０裏面にも表面実装部品３５を設けてもよ
い。このとき、キャップ３０表面及び裏面の回路配線層
３２，３３の電気的接続はキャップ３０内部の端部側の
ビアホール３４のみではなく、キャップ３０表面及び裏
面の回路配線層３２，３３を直接接続するようなビアホ
ール３４を設けてもよい。このような構成にすること
で、さらに実装効率を上げることができる。
キャップ３０表面にのみ設けているが、図５に示すよう
にキャップ３０裏面にも表面実装部品３５を設けてもよ
い。このとき、キャップ３０表面及び裏面の回路配線層
３２，３３の電気的接続はキャップ３０内部の端部側の
ビアホール３４のみではなく、キャップ３０表面及び裏
面の回路配線層３２，３３を直接接続するようなビアホ
ール３４を設けてもよい。このような構成にすること
で、さらに実装効率を上げることができる。
【００２３】（５）上記実施例では、キャップ３０はビ
アホール３４を設けるのみであるが、さらに複雑な回路
を構成したい場合には図６に示すようにしてもよい。す
なわち、キャップ３０内部にも基板１０と同様に、内部
配線３９を形成してもよい。このような構成にすること
で、キャップ３０内部にも複雑な回路が構成されるの
で、高集積化をすることができる。
アホール３４を設けるのみであるが、さらに複雑な回路
を構成したい場合には図６に示すようにしてもよい。す
なわち、キャップ３０内部にも基板１０と同様に、内部
配線３９を形成してもよい。このような構成にすること
で、キャップ３０内部にも複雑な回路が構成されるの
で、高集積化をすることができる。
【００２４】（６）上記実施例では、基板１０表面及び
キャップ３０裏面にそれぞれ回路配線層１５，３３を設
けていたが、回路配線層１５，３３の代わりに、電極パ
ターンのみで基板１０とキャップ３０の電気的接続を行
ってもよい。
キャップ３０裏面にそれぞれ回路配線層１５，３３を設
けていたが、回路配線層１５，３３の代わりに、電極パ
ターンのみで基板１０とキャップ３０の電気的接続を行
ってもよい。
【００２５】（７）上記実施例及び上記（３）の別例に
おいて、キャップ３０の少なくとも下部は基板１０への
落とし込み構造となっていたが、図７に示すように、キ
ャップ３０は基板１０表面に設けられている構成であっ
てもよい。
おいて、キャップ３０の少なくとも下部は基板１０への
落とし込み構造となっていたが、図７に示すように、キ
ャップ３０は基板１０表面に設けられている構成であっ
てもよい。
【００２６】（８）上記実施例では、導電性接着剤３７
として熱硬化型のものを示したが、混成集積回路装置の
使用される環境に応じて適宜、常温硬化型、紫外線硬化
型等に変更してもよい。
として熱硬化型のものを示したが、混成集積回路装置の
使用される環境に応じて適宜、常温硬化型、紫外線硬化
型等に変更してもよい。
【００２７】（９）上記実施例では、基板１０はセラミ
ック基板を積層したものであったが、セラミック基板の
代わりにガラスエポキシ基板、ポリイミド基板を用いて
もよい。
ック基板を積層したものであったが、セラミック基板の
代わりにガラスエポキシ基板、ポリイミド基板を用いて
もよい。
【００２８】
【発明の効果】以上詳述したように本発明によれば、キ
ャップに電気的接続手段を設けたことにより、キャップ
表面及び裏面に回路配線層を設けることができ、混成集
積回路装置の実装効率を上げることができるという優れ
た効果がある。
ャップに電気的接続手段を設けたことにより、キャップ
表面及び裏面に回路配線層を設けることができ、混成集
積回路装置の実装効率を上げることができるという優れ
た効果がある。
【図面の簡単な説明】
【図１】本発明の混成集積回路装置の一実施例を示す断
面図である。
面図である。
【図２】シール材と導電性接着剤の設けられる位置を入
れ換えた混成集積回路装置の断面図である。
れ換えた混成集積回路装置の断面図である。
【図３】キャップ表面及び裏面の回路配線層をキャップ
側面の配線で電気的に接続した混成集積回路装置の断面
図である。
側面の配線で電気的に接続した混成集積回路装置の断面
図である。
【図４】キャップを基板への落とし込み構造とした混成
集積回路装置の要部断面図である。
集積回路装置の要部断面図である。
【図５】キャップ裏面の回路配線層上にも表面実装部品
を設けた混成集積回路装置の要部断面図である。
を設けた混成集積回路装置の要部断面図である。
【図６】キャップ内部にビアホールに加えて内部配線を
設けた混成集積回路装置の要部断面図である。
設けた混成集積回路装置の要部断面図である。
【図７】キャップが基板表面に設けられている混成集積
回路装置の要部断面図である。
回路装置の要部断面図である。
【図８】従来の混成集積回路装置を示す断面図である。
１０，５０…印刷配線積層基板、１１，６３…基板内部
の内部配線、１２，６２…基板内部のビアホール、１
３，５４…収容部、１３ａ…パッド面、１３ｂ…キャッ
プシール面、１４…配線、１５，５９…基板表面に設け
られた回路配線層、１６，５３…半導体素子、１７，５
５…接着剤、１８，５６…ワイヤ、１９，５２…ロウ
材、２０，５１…端子、３０，５７…キャップ、３０ａ
…キャップ上部周縁部、３１，５８…シール材、３２…
キャップ表面の回路配線層、３３…キャップ裏面の回路
配線層、３４…キャップ内部のビアホール、３５…キャ
ップ上に実装された表面実装部品、３６，６１…半田、
３７…導電性接着剤、３８…側面配線、３９…キャップ
内の内部配線、６０…表面実装部品
の内部配線、１２，６２…基板内部のビアホール、１
３，５４…収容部、１３ａ…パッド面、１３ｂ…キャッ
プシール面、１４…配線、１５，５９…基板表面に設け
られた回路配線層、１６，５３…半導体素子、１７，５
５…接着剤、１８，５６…ワイヤ、１９，５２…ロウ
材、２０，５１…端子、３０，５７…キャップ、３０ａ
…キャップ上部周縁部、３１，５８…シール材、３２…
キャップ表面の回路配線層、３３…キャップ裏面の回路
配線層、３４…キャップ内部のビアホール、３５…キャ
ップ上に実装された表面実装部品、３６，６１…半田、
３７…導電性接着剤、３８…側面配線、３９…キャップ
内の内部配線、６０…表面実装部品
Claims (3)
- 【請求項１】 印刷配線積層基板に凹設した収容部に半
導体素子を搭載し、その収容部開口をキャップにて閉塞
して半導体素子を封止した混成集積回路装置において、 キャップの表面及び裏面には回路配線層が設けられ、キ
ャップ表面及び裏面の回路配線層の電気的接続をキャッ
プに設けられた電気的接続手段によって行う混成集積回
路装置。 - 【請求項２】 請求項１の混成集積回路装置において、
電気的接続手段は、キャップ内部に設けられたビアホー
ルである混成集積回路装置。 - 【請求項３】 請求項１の混成集積回路装置において、
電気的接続手段は、キャップ表面及び裏面の回路配線層
をキャップ端部へ向かってそれぞれ延長させてキャップ
側面に設けられる配線である混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23685793A JPH0794670A (ja) | 1993-09-22 | 1993-09-22 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23685793A JPH0794670A (ja) | 1993-09-22 | 1993-09-22 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0794670A true JPH0794670A (ja) | 1995-04-07 |
Family
ID=17006835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23685793A Pending JPH0794670A (ja) | 1993-09-22 | 1993-09-22 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0794670A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109256373A (zh) * | 2018-09-29 | 2019-01-22 | 中国电子科技集团公司第四十三研究所 | I/f转换系统三维立体封装结构及封装方法 |
| CN110379775A (zh) * | 2019-07-23 | 2019-10-25 | 济南南知信息科技有限公司 | 一种基板叠置封装结构及其封装方法 |
-
1993
- 1993-09-22 JP JP23685793A patent/JPH0794670A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109256373A (zh) * | 2018-09-29 | 2019-01-22 | 中国电子科技集团公司第四十三研究所 | I/f转换系统三维立体封装结构及封装方法 |
| CN110379775A (zh) * | 2019-07-23 | 2019-10-25 | 济南南知信息科技有限公司 | 一种基板叠置封装结构及其封装方法 |
| CN110379775B (zh) * | 2019-07-23 | 2020-12-25 | 上海彤程电子材料有限公司 | 一种基板叠置封装结构及其封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0448767A (ja) | 樹脂封止型半導体装置 | |
| JP2000223645A (ja) | 半導体装置 | |
| US6833512B2 (en) | Substrate board structure | |
| JPH0794670A (ja) | 混成集積回路装置 | |
| JP2849479B2 (ja) | 半導体装置のパッケージ構造 | |
| JP2001251057A (ja) | 多層プリント配線基板にデバイスが搭載された装置、多層プリント配線基板、及びデバイス | |
| JP2691352B2 (ja) | 電子部品塔載装置 | |
| JPH08236940A (ja) | 多層配線基板 | |
| JPH0196952A (ja) | 気密封止チツプキヤリア | |
| JP2004047897A (ja) | 電子部品および電子部品の製造方法 | |
| JP2000133745A (ja) | 半導体装置 | |
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JPH05326814A (ja) | 電子回路素子搭載用リードフレーム | |
| JPH0778935A (ja) | 混成集積回路装置 | |
| JPH0794671A (ja) | 混成集積回路装置のキャップの接着構造 | |
| JPH01273390A (ja) | 電気回路部品 | |
| JPH05259376A (ja) | 半導体装置 | |
| JP3285017B2 (ja) | 半導体装置 | |
| JPH09232899A (ja) | 電子素子のパッケージ実装方法 | |
| JPH023954A (ja) | 集積回路装置 | |
| JPH09116089A (ja) | リードレスモジュール基板 | |
| JPH04124867A (ja) | 半導体パッケージ | |
| JPH0338845A (ja) | 混成集積回路 | |
| JPH05121593A (ja) | 混成集積回路 | |
| JPH10107171A (ja) | 半導体装置の製造方法 |