JPH08236940A - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JPH08236940A JPH08236940A JP7040174A JP4017495A JPH08236940A JP H08236940 A JPH08236940 A JP H08236940A JP 7040174 A JP7040174 A JP 7040174A JP 4017495 A JP4017495 A JP 4017495A JP H08236940 A JPH08236940 A JP H08236940A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- thermal expansion
- copper
- coefficient
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 229910052802 copper Inorganic materials 0.000 claims abstract description 27
- 239000010949 copper Substances 0.000 claims abstract description 27
- 239000004020 conductor Substances 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 229910000833 kovar Inorganic materials 0.000 claims description 9
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 229910001374 Invar Inorganic materials 0.000 claims description 5
- 229910052742 iron Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims description 2
- 239000011889 copper foil Substances 0.000 abstract description 17
- 239000004744 fabric Substances 0.000 description 12
- 239000011521 glass Substances 0.000 description 12
- 239000000919 ceramic Substances 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 229920000647 polyepoxide Polymers 0.000 description 7
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 229920003235 aromatic polyamide Polymers 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004745 nonwoven fabric Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】ガラス布エポキシ多層配線基板の熱膨張率を、
製造コストの大幅な増加なしに低下させ、基板にはんだ
実装したデバイスのはんだ接合部の信頼性を向上させ
る。 【構成】電気配線パターンが形成された複数の銅製薄板
２１が電気絶縁基板１上に、互いにプリプレグ４を介し
て積層されて成り、水平方向の電気的接続は各銅製薄板
２１の電気配線パターンにより、垂直方向の電気的接続
は絶縁性基板に垂直で内壁に導電体層が形成されたスル
ーホールにより行われる構造の多層配線基板において、
内層（内部配線パターン２０が形成される層）の少なく
とも一層の銅製薄板２１の両面に、コバールやインバー
などのような、比較的安価で熱膨張率が銅より小なる金
属のメッシュ状薄板２２を圧着する。
製造コストの大幅な増加なしに低下させ、基板にはんだ
実装したデバイスのはんだ接合部の信頼性を向上させ
る。 【構成】電気配線パターンが形成された複数の銅製薄板
２１が電気絶縁基板１上に、互いにプリプレグ４を介し
て積層されて成り、水平方向の電気的接続は各銅製薄板
２１の電気配線パターンにより、垂直方向の電気的接続
は絶縁性基板に垂直で内壁に導電体層が形成されたスル
ーホールにより行われる構造の多層配線基板において、
内層（内部配線パターン２０が形成される層）の少なく
とも一層の銅製薄板２１の両面に、コバールやインバー
などのような、比較的安価で熱膨張率が銅より小なる金
属のメッシュ状薄板２２を圧着する。
Description
【０００１】
【産業上の利用分野】本発明は、多層配線基板に関し、
特に内層の配線パターンを構成する導体層の構造に関す
る。
特に内層の配線パターンを構成する導体層の構造に関す
る。
【０００２】
【従来の技術】図３に、従来の一般的なガラス布エポキ
シ多層基板（以下、多層配線基板という）の概略の断面
構造を示す。尚、多層配線基板は、それぞれ配線パター
ンが形成された複数の導体層を備えているが、図３に
は、一例として、２層の外部配線（最外層の導体層）と
２層の内部配線（基板内部に配置された導体層）とを持
つ４層の多層配線基板について、外部配線パターン及び
内部配線パターンの有る部分の断面を示す。以下、同図
を参照して、多層配線基板の構造をその製造工程と関連
させて説明する。電気絶縁基板１は、ガラス布にエポキ
シ樹脂を含浸させたものである。この場合、含浸させた
エポキシ樹脂が硬化する前に、ガラス布両面の全面に内
部配線２のパターンを形成するための銅箔を圧着し、そ
の後、エポキシ樹脂を硬化させて接着強度を高める。次
に、フォトエッチング技術を用いて銅箔をパターニング
し、内部配線２を形成する。内部配線２用の銅箔には、
厚さ７０μｍのものや３５μｍのものが多く使われてい
る。次いで、プリプレグ４と呼ばれるエポキシ系接着シ
ートを用い、基板両面の全面に外部配線５用の銅箔を接
着する。この場合、内部配線２とプリプレグ４との接着
強度を高めるため、内部配線２の表面に、プリプレグ４
と接着する直前に酸化膜などを意図的に設けることが多
い。その後、図示は省略したが、内部配線２と外部配線
５とを電気的に接続する必要がある場所や、両方の面の
外部配線５どうしを接続する必要がある場所に貫通孔を
明け、その貫通孔の内部と基板の両面に化学銅めっきを
施す。次いで、外部配線５用の銅箔にフォトエッチング
技術で配線パターンを形成し、必要に応じてソルダーレ
ジスト（図示せず）で被覆する。このような構造のガラ
ス布エポキシ多層基板の熱膨張率は、一般に、実使用温
度領域（通常、約−２０〜１２５℃）において、平面方
向（図３において、絶縁基板１に平行な方向）で約１
６．０×１０-6（１／℃）であった。この熱膨張率の大
きさは、この多層配線基板に実装される電子部品、特に
トランスファモールドタイプのＬＳＩの熱膨張率とほぼ
同等の値である。従って、従来、基板に部品を実装した
後、周囲温度の変化により両者の接合部（主に、はんだ
付け部）に生じる熱ストレスは小さく、良好な信頼性が
得られていた。
シ多層基板（以下、多層配線基板という）の概略の断面
構造を示す。尚、多層配線基板は、それぞれ配線パター
ンが形成された複数の導体層を備えているが、図３に
は、一例として、２層の外部配線（最外層の導体層）と
２層の内部配線（基板内部に配置された導体層）とを持
つ４層の多層配線基板について、外部配線パターン及び
内部配線パターンの有る部分の断面を示す。以下、同図
を参照して、多層配線基板の構造をその製造工程と関連
させて説明する。電気絶縁基板１は、ガラス布にエポキ
シ樹脂を含浸させたものである。この場合、含浸させた
エポキシ樹脂が硬化する前に、ガラス布両面の全面に内
部配線２のパターンを形成するための銅箔を圧着し、そ
の後、エポキシ樹脂を硬化させて接着強度を高める。次
に、フォトエッチング技術を用いて銅箔をパターニング
し、内部配線２を形成する。内部配線２用の銅箔には、
厚さ７０μｍのものや３５μｍのものが多く使われてい
る。次いで、プリプレグ４と呼ばれるエポキシ系接着シ
ートを用い、基板両面の全面に外部配線５用の銅箔を接
着する。この場合、内部配線２とプリプレグ４との接着
強度を高めるため、内部配線２の表面に、プリプレグ４
と接着する直前に酸化膜などを意図的に設けることが多
い。その後、図示は省略したが、内部配線２と外部配線
５とを電気的に接続する必要がある場所や、両方の面の
外部配線５どうしを接続する必要がある場所に貫通孔を
明け、その貫通孔の内部と基板の両面に化学銅めっきを
施す。次いで、外部配線５用の銅箔にフォトエッチング
技術で配線パターンを形成し、必要に応じてソルダーレ
ジスト（図示せず）で被覆する。このような構造のガラ
ス布エポキシ多層基板の熱膨張率は、一般に、実使用温
度領域（通常、約−２０〜１２５℃）において、平面方
向（図３において、絶縁基板１に平行な方向）で約１
６．０×１０-6（１／℃）であった。この熱膨張率の大
きさは、この多層配線基板に実装される電子部品、特に
トランスファモールドタイプのＬＳＩの熱膨張率とほぼ
同等の値である。従って、従来、基板に部品を実装した
後、周囲温度の変化により両者の接合部（主に、はんだ
付け部）に生じる熱ストレスは小さく、良好な信頼性が
得られていた。
【０００３】ところで、近年、ＬＳＩの多機能化は著し
く、それに伴いチップサイズが大型化している。これに
対しＬＳＩのパッケージは小型化が進んでいる。特にメ
モリに多様されているトランスファモールドタイプのＴ
ＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａ
ｃｋａｇｅ）と呼ばれる形態のＬＳＩにおいては、パッ
ケージの体積に占めるチップの体積の比率が増加してい
る。ＬＳＩを多層配線基板に実装した場合、そのＬＳＩ
の実質的な熱膨張率は、ＬＳＩを構成する物質の熱膨張
率とそれらの体積比で決定される。したがって、チップ
サイズが大型化し、ＬＳＩのパッケージが小型化するこ
とは、ＬＳＩの熱膨張率がチップの熱膨張率に近付くこ
とになる。チップの基材であるシリコンの熱膨張率は約
４．０×１０-6（１／℃）であり、これに対しモールド
樹脂の熱膨張率は一般に遥かに大きい。すなわち、チッ
プサイズの大型化によりＬＳＩの熱膨張率が低下するこ
とになる。
く、それに伴いチップサイズが大型化している。これに
対しＬＳＩのパッケージは小型化が進んでいる。特にメ
モリに多様されているトランスファモールドタイプのＴ
ＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａ
ｃｋａｇｅ）と呼ばれる形態のＬＳＩにおいては、パッ
ケージの体積に占めるチップの体積の比率が増加してい
る。ＬＳＩを多層配線基板に実装した場合、そのＬＳＩ
の実質的な熱膨張率は、ＬＳＩを構成する物質の熱膨張
率とそれらの体積比で決定される。したがって、チップ
サイズが大型化し、ＬＳＩのパッケージが小型化するこ
とは、ＬＳＩの熱膨張率がチップの熱膨張率に近付くこ
とになる。チップの基材であるシリコンの熱膨張率は約
４．０×１０-6（１／℃）であり、これに対しモールド
樹脂の熱膨張率は一般に遥かに大きい。すなわち、チッ
プサイズの大型化によりＬＳＩの熱膨張率が低下するこ
とになる。
【０００４】そのため、ＬＳＩの低熱膨張化により多層
配線基板の熱膨張率との差が大きくなり、実装後接合部
の信頼性が低下することになる。そして、このような熱
膨張率差を抑制するために、多層配線基板の低熱膨張化
が進められた。すなわち、雑誌「表面実装技術」、１９
９３年６月号、５４〜５５頁に記載されているような、
多層配線基板の低熱膨張基材としてセラミックスを用い
たり、ガラス布の密度を高めたり、不織布を用いたり、
樹脂材料を変更する等の対策である。
配線基板の熱膨張率との差が大きくなり、実装後接合部
の信頼性が低下することになる。そして、このような熱
膨張率差を抑制するために、多層配線基板の低熱膨張化
が進められた。すなわち、雑誌「表面実装技術」、１９
９３年６月号、５４〜５５頁に記載されているような、
多層配線基板の低熱膨張基材としてセラミックスを用い
たり、ガラス布の密度を高めたり、不織布を用いたり、
樹脂材料を変更する等の対策である。
【０００５】上記の対策のうち無機質系材料であるセラ
ミックスを用いる方法には、大きく分けて２種類有る。
一つは、従来から知られている多層セラミック基板を用
いるもので、アルミナ（Ａｌ2 Ｏ3 ）を基材としてい
る。もう一つは、多孔質のセラミックに樹脂を含浸させ
て電気絶縁基板とする方法である。
ミックスを用いる方法には、大きく分けて２種類有る。
一つは、従来から知られている多層セラミック基板を用
いるもので、アルミナ（Ａｌ2 Ｏ3 ）を基材としてい
る。もう一つは、多孔質のセラミックに樹脂を含浸させ
て電気絶縁基板とする方法である。
【０００６】一方、有機質系材料を用いて低熱膨張化し
た基板としては、従来のガラス布より密度を上げたガラ
ス布を用いたものがある。これは、ガラス布の素材であ
るシリカ（ＳｉＯ2 ）の熱膨張率がエポキシ樹脂等より
小さいことを利用したものであって、シリカの密度をあ
げて全体の熱膨張率を下げた基板である。
た基板としては、従来のガラス布より密度を上げたガラ
ス布を用いたものがある。これは、ガラス布の素材であ
るシリカ（ＳｉＯ2 ）の熱膨張率がエポキシ樹脂等より
小さいことを利用したものであって、シリカの密度をあ
げて全体の熱膨張率を下げた基板である。
【０００７】これら以外にもガラス布をパラ系アラミド
樹脂の不織布に変更した多層配線基板が開発されてい
る。
樹脂の不織布に変更した多層配線基板が開発されてい
る。
【０００８】
【発明が解決しようとする課題】これら低熱膨張率化対
策を施した多層配線基板のうち、有機質系材料の低熱膨
張型多層配線基板は、多層配線基板の熱膨張率が電気絶
縁基板と配線パターンとの体積比および熱膨張率で決ま
ることから電気絶縁基板の熱膨張率を下げることで全体
の熱膨張率を下げるという方法である。その場合、配線
パターンそのものは従来どおりの銅箔を使用しているこ
とから、配線パターンと電気絶縁基板との熱膨張率の違
いによりそれらの接着面で剥離が生じる可能性が高くな
る。そのような剥離を防ぐため銅箔の厚さを薄くする等
の工夫がなされている。しかし、他の特性が犠牲になる
ことがある。例えば、放熱性に影響する熱伝導率、特に
多層配線基板と平行方向の熱伝導率は、多層配線基板の
垂直方向断面の電気絶縁基板と銅箔の比率で決まり、し
かも銅箔の熱伝導率は電気絶縁基板の５００〜１０００
倍も高いことから、銅箔の厚みに大きく影響される。つ
まり、放熱性の面からは銅箔が厚い方が良いにも拘ら
ず、低熱膨張率化のために銅箔を薄くするので放熱性が
悪くなるという問題が生じる。また、パラ系アラミド樹
脂などのような特殊な材料を用いると、コストが高くな
るという問題も有る。
策を施した多層配線基板のうち、有機質系材料の低熱膨
張型多層配線基板は、多層配線基板の熱膨張率が電気絶
縁基板と配線パターンとの体積比および熱膨張率で決ま
ることから電気絶縁基板の熱膨張率を下げることで全体
の熱膨張率を下げるという方法である。その場合、配線
パターンそのものは従来どおりの銅箔を使用しているこ
とから、配線パターンと電気絶縁基板との熱膨張率の違
いによりそれらの接着面で剥離が生じる可能性が高くな
る。そのような剥離を防ぐため銅箔の厚さを薄くする等
の工夫がなされている。しかし、他の特性が犠牲になる
ことがある。例えば、放熱性に影響する熱伝導率、特に
多層配線基板と平行方向の熱伝導率は、多層配線基板の
垂直方向断面の電気絶縁基板と銅箔の比率で決まり、し
かも銅箔の熱伝導率は電気絶縁基板の５００〜１０００
倍も高いことから、銅箔の厚みに大きく影響される。つ
まり、放熱性の面からは銅箔が厚い方が良いにも拘ら
ず、低熱膨張率化のために銅箔を薄くするので放熱性が
悪くなるという問題が生じる。また、パラ系アラミド樹
脂などのような特殊な材料を用いると、コストが高くな
るという問題も有る。
【０００９】一方、無機質系材料を用いた低熱膨張型多
層配線基板は、熱膨張率、熱伝導率とも優れているが、
従来よりコストが非常に高い（一般に、１０倍以上）と
いう問題がある。また多孔質のセラミックに樹脂を含浸
させて電気絶縁基板とする方法では、コストは若干高く
なる（約〜１．５倍）程度だが、多孔質のセラミックが
割れ易いという問題が有る。例えば有機質材料を用いた
多層配線基板では、多少の曲げ、捩れでは壊れないた
め、筐体に固定する際にはねじで締めつけられたが、セ
ラミックは曲げ、捩れ等の力が掛かると割れるため、力
が直接多層配線基板に掛からないような固定方法を用い
るなど、その取扱いに種々の制約を設けなければならな
いという問題があった。
層配線基板は、熱膨張率、熱伝導率とも優れているが、
従来よりコストが非常に高い（一般に、１０倍以上）と
いう問題がある。また多孔質のセラミックに樹脂を含浸
させて電気絶縁基板とする方法では、コストは若干高く
なる（約〜１．５倍）程度だが、多孔質のセラミックが
割れ易いという問題が有る。例えば有機質材料を用いた
多層配線基板では、多少の曲げ、捩れでは壊れないた
め、筐体に固定する際にはねじで締めつけられたが、セ
ラミックは曲げ、捩れ等の力が掛かると割れるため、力
が直接多層配線基板に掛からないような固定方法を用い
るなど、その取扱いに種々の制約を設けなければならな
いという問題があった。
【００１０】
【課題を解決するための手段】本発明の多層配線基板
は、それぞれ毎に電気配線パターンを成す複数層の銅製
薄板が電気絶縁性の基板上に互いに電気絶縁体を介して
積層されて成り、水平方向の電気的接続は各銅製薄板の
電気配線パターンにより、垂直方向の電気的接続は前記
絶縁製基板に垂直で内壁に導電体層が形成された導通用
孔により行われる構造の多層配線基板において、内層の
少なくとも一層の銅製薄板の両面に、熱膨張率が銅より
小なる金属のメッシュ状薄板を圧着したことを特徴とす
る。
は、それぞれ毎に電気配線パターンを成す複数層の銅製
薄板が電気絶縁性の基板上に互いに電気絶縁体を介して
積層されて成り、水平方向の電気的接続は各銅製薄板の
電気配線パターンにより、垂直方向の電気的接続は前記
絶縁製基板に垂直で内壁に導電体層が形成された導通用
孔により行われる構造の多層配線基板において、内層の
少なくとも一層の銅製薄板の両面に、熱膨張率が銅より
小なる金属のメッシュ状薄板を圧着したことを特徴とす
る。
【００１１】
【実施例】次に、本発明の好適な実施例について図面を
参照にして説明する。図１（ａ）は、本発明の第一の実
施例の断面構造を示す部分断面図、図１（ｂ）は、第一
の実施例の平面構造を示す部分拡大平面図、図１（ｃ）
は、第一の実施例の製造方法を説明するための図であ
る。図１を参照して、本実施例では、ガラス布にエポキ
シ樹脂を含浸させた電気絶縁基板１の両面の全体に、銅
板２１の両面にメッシュ状金属板２２を圧着した構造の
内部配線２０用の導体層を張付け、その導体層に内部配
線２０をパターニングした後、その上にプリプレグ４を
熱圧着し、更にそのプリプレグ４上に外部配線５を設け
ている。
参照にして説明する。図１（ａ）は、本発明の第一の実
施例の断面構造を示す部分断面図、図１（ｂ）は、第一
の実施例の平面構造を示す部分拡大平面図、図１（ｃ）
は、第一の実施例の製造方法を説明するための図であ
る。図１を参照して、本実施例では、ガラス布にエポキ
シ樹脂を含浸させた電気絶縁基板１の両面の全体に、銅
板２１の両面にメッシュ状金属板２２を圧着した構造の
内部配線２０用の導体層を張付け、その導体層に内部配
線２０をパターニングした後、その上にプリプレグ４を
熱圧着し、更にそのプリプレグ４上に外部配線５を設け
ている。
【００１２】電気絶縁基板１は、ガラス布とエポキシ樹
脂の体積比がほぼ７：３になるようなガラス布を用いて
いる。
脂の体積比がほぼ７：３になるようなガラス布を用いて
いる。
【００１３】内部配線２０用の導体層には、無酸素銅板
２１にメッシュ状のコバール（ニッケル２９ｗｔ％、コ
バルト１７ｗｔ％、残鉄）２２を圧着したものを用いて
いる。メッシュ状コバール２２の開口部の面積は図１
（ｂ）に示すように、表面のほぼ５０％になるようにし
てある。このコバール付き無酸素銅板は、図１（ｃ）に
示すように、真ん中に無酸素銅の薄板２１、上下にメッ
シュ状コバール２２を重ねローラー６で圧延し、圧着し
てある。ここで、銅およびコバールそれぞれの熱膨張率
は、銅が１７×１０-6（１／℃）であり、コバールが
５．３×１０-6（１／℃）であるので、内部配線２０の
表面の熱膨張率はほぼ銅とコバールの平均値となり、１
１〜１３×１０-6（１／℃）程度になる。尚、内部配線
２０としては、電源・接地電位用のプレーン状パターン
の配線として用い、信号用のパターンは、極力設けない
ことが好ましい。
２１にメッシュ状のコバール（ニッケル２９ｗｔ％、コ
バルト１７ｗｔ％、残鉄）２２を圧着したものを用いて
いる。メッシュ状コバール２２の開口部の面積は図１
（ｂ）に示すように、表面のほぼ５０％になるようにし
てある。このコバール付き無酸素銅板は、図１（ｃ）に
示すように、真ん中に無酸素銅の薄板２１、上下にメッ
シュ状コバール２２を重ねローラー６で圧延し、圧着し
てある。ここで、銅およびコバールそれぞれの熱膨張率
は、銅が１７×１０-6（１／℃）であり、コバールが
５．３×１０-6（１／℃）であるので、内部配線２０の
表面の熱膨張率はほぼ銅とコバールの平均値となり、１
１〜１３×１０-6（１／℃）程度になる。尚、内部配線
２０としては、電源・接地電位用のプレーン状パターン
の配線として用い、信号用のパターンは、極力設けない
ことが好ましい。
【００１４】プリプレグ４としては、市販されているエ
ポキシ系樹脂材料を使用した。
ポキシ系樹脂材料を使用した。
【００１５】本実施例では、多層配線基板表面の実質的
熱膨張率を１０〜１２×-6（１／℃）（−２０〜１２５
℃）に出来た。信頼性については、−４０〜１２５℃の
温度サイクル試験で、１０００サイクルまで多層配線基
板の接合面に剥離が生じないことを確認できた。コスト
については、従来品と比べ３％の上昇となった。
熱膨張率を１０〜１２×-6（１／℃）（−２０〜１２５
℃）に出来た。信頼性については、−４０〜１２５℃の
温度サイクル試験で、１０００サイクルまで多層配線基
板の接合面に剥離が生じないことを確認できた。コスト
については、従来品と比べ３％の上昇となった。
【００１６】尚、実施例では、本発明と関係の低い、各
層の配線を接続するための開孔部や表面の配線パターン
を保護するためのソルダーレジスト等については、図示
省略している。
層の配線を接続するための開孔部や表面の配線パターン
を保護するためのソルダーレジスト等については、図示
省略している。
【００１７】次に、本発明の第二の実施例を図面を用い
て説明する。図２は、本発明の第二の実施例の断面構造
を示す部分縦断面図である。本実施例は６層の多層配線
基板への適用例で、片面を上としたとき、上から２層
目、５層目が、両面にメッシュ状のインバー（ニッケル
３６ｗｔ％、残鉄）板２２を圧着した内部配線２０にな
っている。
て説明する。図２は、本発明の第二の実施例の断面構造
を示す部分縦断面図である。本実施例は６層の多層配線
基板への適用例で、片面を上としたとき、上から２層
目、５層目が、両面にメッシュ状のインバー（ニッケル
３６ｗｔ％、残鉄）板２２を圧着した内部配線２０にな
っている。
【００１８】２層目、５層目の両面にメッシュ状インバ
ー板２２を圧着した内部配線２０は、基板の厚み方向の
中心に対し、上下対象になるように設けている。これ
は、上下対象にしないと上面と下面とで実質的な熱膨張
率が変って、バイメタル状になり、温度変化で多層配線
基板が反るためである。これは層数が６層より多い場合
も同じである。本実施例に用いたインバーは熱膨張率が
２．０×１０-6（１／℃）であり、その値は、銅の熱膨
張率より約１桁小さいので、コバールの場合と同様に、
内部配線２０の熱膨張率を引下げる。
ー板２２を圧着した内部配線２０は、基板の厚み方向の
中心に対し、上下対象になるように設けている。これ
は、上下対象にしないと上面と下面とで実質的な熱膨張
率が変って、バイメタル状になり、温度変化で多層配線
基板が反るためである。これは層数が６層より多い場合
も同じである。本実施例に用いたインバーは熱膨張率が
２．０×１０-6（１／℃）であり、その値は、銅の熱膨
張率より約１桁小さいので、コバールの場合と同様に、
内部配線２０の熱膨張率を引下げる。
【００１９】
【発明の効果】以上説明したように本発明では、内部配
線用の導体層として、銅板に銅よりも熱膨張率の低いメ
ッシュ状の金属層を圧着させたものを用いている。これ
により本発明によれば、多層配線基板において内装配線
に銅箔を用いながら、多層配線基板の実質的な熱膨張率
を低減できる。
線用の導体層として、銅板に銅よりも熱膨張率の低いメ
ッシュ状の金属層を圧着させたものを用いている。これ
により本発明によれば、多層配線基板において内装配線
に銅箔を用いながら、多層配線基板の実質的な熱膨張率
を低減できる。
【００２０】内層配線に銅箔を用いているため放熱性が
よく、また、銅箔表面の実質的な熱膨張率を下げている
ため、銅箔と電気絶縁基板間の熱膨張率の差が小さく接
合面の信頼性が確保できる。銅箔表面へのメッシュ状金
属材料として比較的一般的なコバールやインバーを用い
ると、コストへの影響が小さい。
よく、また、銅箔表面の実質的な熱膨張率を下げている
ため、銅箔と電気絶縁基板間の熱膨張率の差が小さく接
合面の信頼性が確保できる。銅箔表面へのメッシュ状金
属材料として比較的一般的なコバールやインバーを用い
ると、コストへの影響が小さい。
【図１】本発明の第１の実施例の断面構造を示す部分断
面図、平面構造を示す部分拡大平面図および、製造方法
を説明するための図である。
面図、平面構造を示す部分拡大平面図および、製造方法
を説明するための図である。
【図２】本発明の第２の実施例の断面構造を示す部分断
面図である。
面図である。
【図３】従来の多層配線基板の断面構造の一例を示す部
分断面図である。
分断面図である。
１ 電気絶縁基板 ２ 内部配線 ４ プリプレグ ５ 外部配線 ６ ローラ ２０ 内部配線 ２１ 無酸素銅板 ２２ メッシュ状金属板
Claims (4)
- 【請求項１】 それぞれ毎に電気配線パターンを成す複
数層の銅製薄板が電気絶縁性の基板上に互いに電気絶縁
体を介して積層されて成り、水平方向の電気的接続は各
銅製薄板の電気配線パターンにより、垂直方向の電気的
接続は前記絶縁性基板に垂直で内壁に導電体層が形成さ
れた導通用孔により行われる構造の多層配線基板におい
て、 内層の少なくとも一層の銅製薄板の両面に、熱膨張率が
銅より小なる金属のメッシュ状薄板を圧着したことを特
徴とする多層配線基板。 - 【請求項２】 請求項１記載の多層配線基板において、 前記銅製薄板の層数、各銅製薄板の厚さ及びメッシュ状
薄板の材料などのような、絶縁性基板に垂直な方向の構
造を、前記絶縁性基板の厚み方向の中心に対して上下対
象にしたことを特徴とする多層配線基板。 - 【請求項３】 請求項１又は請求項２記載の多層配線基
板において、 前記熱膨張率が銅より小なる金属が、コバール（ニッケ
ル２９ｗｔ％、コバルト１７ｗｔ％、残鉄）であること
を特徴とする多層配線基板。 - 【請求項４】 請求項１又は請求項２記載の多層配線基
板において、 前記熱膨張率が銅より小なる金属が、インバー（ニッケ
ル３６ｗｔ％、残鉄）であることを特徴とする多層配線
基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7040174A JP2630293B2 (ja) | 1995-02-28 | 1995-02-28 | 多層配線基板 |
| US08/604,481 US5736234A (en) | 1995-02-28 | 1996-02-21 | Multilayer printed circuit board having latticed films on an interconnection layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7040174A JP2630293B2 (ja) | 1995-02-28 | 1995-02-28 | 多層配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08236940A true JPH08236940A (ja) | 1996-09-13 |
| JP2630293B2 JP2630293B2 (ja) | 1997-07-16 |
Family
ID=12573417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7040174A Expired - Fee Related JP2630293B2 (ja) | 1995-02-28 | 1995-02-28 | 多層配線基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5736234A (ja) |
| JP (1) | JP2630293B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001102701A (ja) * | 1999-09-28 | 2001-04-13 | Kyocera Corp | 配線基板 |
| KR100726249B1 (ko) * | 2005-09-20 | 2007-06-08 | 삼성전기주식회사 | 허니컴 구조를 가지는 무기 보강재를 포함하는 프리프레그및 동박적층판 |
| KR20130057313A (ko) * | 2011-11-23 | 2013-05-31 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69535775D1 (de) * | 1994-10-07 | 2008-08-07 | Hitachi Ltd | Halbleiteranordnung mit einer Mehrzahl von Halbleiterelementen |
| AU5246600A (en) * | 1999-06-10 | 2001-01-02 | Toyo Kohan Co. Ltd. | Clad plate for forming interposer for semiconductor device, interposer for semiconductor device, and method of manufacturing them |
| US20040069638A1 (en) * | 2002-09-30 | 2004-04-15 | The Regents Of The University Of California | Electrophoretic/electrochemical devices with nanometer-scale metallic components |
| CN112776432A (zh) * | 2019-11-05 | 2021-05-11 | 宝武特种冶金有限公司 | 一种低膨胀高导热复合金属材料、其制备方法及应用 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3958317A (en) * | 1974-09-25 | 1976-05-25 | Rockwell International Corporation | Copper surface treatment for epoxy bonding |
| FR2350697A1 (fr) * | 1976-05-06 | 1977-12-02 | Cii | Structure perfectionnee de circuits multicouches |
| DE3737889A1 (de) * | 1987-11-07 | 1989-05-18 | Basf Ag | Leiterplattensubstrate mit verbesserter waermeleitfaehigkeit |
| US5232548A (en) * | 1991-10-29 | 1993-08-03 | International Business Machines Corporation | Discrete fabrication of multi-layer thin film, wiring structures |
-
1995
- 1995-02-28 JP JP7040174A patent/JP2630293B2/ja not_active Expired - Fee Related
-
1996
- 1996-02-21 US US08/604,481 patent/US5736234A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001102701A (ja) * | 1999-09-28 | 2001-04-13 | Kyocera Corp | 配線基板 |
| KR100726249B1 (ko) * | 2005-09-20 | 2007-06-08 | 삼성전기주식회사 | 허니컴 구조를 가지는 무기 보강재를 포함하는 프리프레그및 동박적층판 |
| KR20130057313A (ko) * | 2011-11-23 | 2013-05-31 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5736234A (en) | 1998-04-07 |
| JP2630293B2 (ja) | 1997-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5519176A (en) | Substrate and ceramic package | |
| EP1761119B1 (en) | Ceramic capacitor | |
| US4970577A (en) | Semiconductor chip module | |
| EP0343400B1 (en) | Electronic package assembly with flexible carrier and method of making it | |
| US6140707A (en) | Laminated integrated circuit package | |
| US20010052647A1 (en) | Laminated integrated circuit package | |
| US20050023030A1 (en) | Printed circuit board with a heat dissipation element and package comprising the printed circuit board | |
| JP3119630B2 (ja) | 半導体チップモジュール用多層回路基板およびその製造方法 | |
| KR20090064314A (ko) | 반도체 장치 | |
| JP2630293B2 (ja) | 多層配線基板 | |
| JP2001036246A (ja) | 配線基板およびこれを用いた多層配線基板 | |
| JP2715934B2 (ja) | 多層印刷配線基板装置及びその製造方法 | |
| JP2000261152A (ja) | プリント配線組立体 | |
| JP2004071698A (ja) | 半導体パッケージ | |
| JP2006339293A (ja) | 回路モジュール | |
| US6750537B2 (en) | Substrate structure | |
| JP3025379B2 (ja) | 積層コンデンサの製造方法 | |
| JP2003168763A (ja) | 複合電子部品 | |
| JPH05326814A (ja) | 電子回路素子搭載用リードフレーム | |
| JPH06181268A (ja) | 半導体装置 | |
| JPS60236279A (ja) | 配線用板 | |
| JP2787238B2 (ja) | 印刷素子を有するフィルムキャリア | |
| JPH0629355A (ja) | 大規模配線基板及びその製造方法 | |
| JP2592869Y2 (ja) | 混成ｉｃ装置 | |
| JPH0760874B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970304 |
|
| LAPS | Cancellation because of no payment of annual fees |