KR20130057313A - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20130057313A
KR20130057313A KR1020110123150A KR20110123150A KR20130057313A KR 20130057313 A KR20130057313 A KR 20130057313A KR 1020110123150 A KR1020110123150 A KR 1020110123150A KR 20110123150 A KR20110123150 A KR 20110123150A KR 20130057313 A KR20130057313 A KR 20130057313A
Authority
KR
South Korea
Prior art keywords
metal core
circuit board
printed circuit
forming
insulating layer
Prior art date
Application number
KR1020110123150A
Other languages
English (en)
Inventor
최재훈
이준성
이상엽
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110123150A priority Critical patent/KR20130057313A/ko
Publication of KR20130057313A publication Critical patent/KR20130057313A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

본 발명의 실시예는 인쇄회로기판 및 그 제조방법에 관한 것으로서, 일면 및 타면을 갖고, 평면을 기준으로 복수의 영역으로 구분하는 복수의 휨 방지 선이 형성된 메탈코어;를 포함하고, 상기 휨 방지 선은 상기 일면 및 타면을 관통하는 것을 특징으로 한다.

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and method of manufacturing the same}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
전자부품의 소형화, 고밀도화, 박형화에 따라 반도체 패키지 기판 또한 박형화, 고기능화에 대한 연구가 활발히 진행되고 있다.
특히 여러 개의 반도체 칩을 하나의 기판에 스택하여 실장하는 기술(Multi Chip Package, MCP) 또는 칩이 실장된 여러 개의 기판을 스택하는 기술(Package on Package, PoP)의 구현을 위해서는 칩과 유사한 수준의 열팽창 거동을 가지면서 실장 후 휨의 특성이 우수한 기판의 개발이 필요하다.
또한, 최근 칩의 고성능화에 따른 동작속도의 증가로 인하여 발열의 문제가 심각해지고 있어서 이에 대한 대책이 시급하게 필요한 실정이다.
이러한 요구에 대응하기 위한 가장 보편적인 방법은 기판의 코어에 열전도도가 우수한 동(Cu), 알루미늄(Al) 및 인바(Invar) 등과 같은 메탈을 삽입하여 메탈코어 기판을 제작하는 기술이다.
이와 같은 메탈코어의 경우 열팽창 특성과 열전도도 특성이 매우 우수하기 때문에 기판의 열팽창 거동을 억제함과 동시에 방열기능의 역할을 수행할 수 있다. 이때, 절연재에 대비해 메탈의 두께가 두꺼울수록 이러한 값은 더욱 우수해진다.
그러나, 상술한 메탈코어 기판을 제작하기 위해서는 캐리어를 이용하여 순차 적층 공정을 수행하는 데, 메탈층의 두께가 두꺼울수록 고운 리플로우 시에 기판의 휨(Warpage)이 커지는 문제가 발생하여서 실장이 이루어지지 않는 경우가 발생된다.
본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 메탈코어를 포함하는 기판의 휨을 개선시키기 위한 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 실시예에 의한 인쇄회로기판은 일면 및 타면을 갖고, 평면을 기준으로 복수의 영역으로 구분하는 복수의 휨 방지 선이 형성된 메탈코어;를 포함하고, 상기 휨 방지 선은 상기 일면 및 타면을 관통한 형태일 수 있다.
여기에서, 상기 복수의 영역 각각의 면적은 1㎟ 내지 7㎟일 수 있다.
또한, 상기 메탈코어의 두께는 상기 기판의 두께 방향을 기준으로 18㎛ 내지 35㎛일 수 있다.
또한, 상기 메탈코어의 일면 및 타면에 각각 형성된 절연층; 및
상기 절연층 상에 형성된 메탈층;을 더 포함할 수 있다.
또한, 상기 메탈코어는 구리(Cu), 인바(Invar) 또는 알루미늄(Al) 재질로 이루어질 수 있다.
다른 본 발명의 실시예에 의한 인쇄회로기판의 제조방법은, 캐리어를 준비하는 단계;
상기 캐리어 상에 제1 절연층을 형성하는 단계;
상기 제1 절연층 상에 메탈코어를 형성하는 단계;
상기 메탈코어의 일면 및 타면을 관통하는 복수의 휨 방지 선을 형성하여 상기 메탈코어를 복수의 영역으로 분할하는 단계; 및
상기 메탈코어 상에 제2 절연층을 형성하는 단계;를 포함할 수 있다.
여기에서, 상기 복수의 영역으로 분할하는 단계에서,
상기 복수의 영역 각각의 면적은 1㎟ 내지 7㎟가 되도록 상기 휨 방지 선을 형성할 수 있다.
또한, 상기 메탈코어를 형성하는 단계에서,
상기 메탈코어의 두께는 상기 기판의 두께 방향을 기준으로 18㎛ 내지 35㎛로 형성할 수 있다.
또한, 상기 메탈코어를 형성하는 단계에서,
상기 메탈코어는 구리(Cu), 인바(Invar) 또는 알루미늄(Al) 재질로 이루어질 수 있다.
또한, 상기 복수의 영역으로 분할하는 단계에서,
상기 휨 방지 선은 에칭 공정을 통해 형성될 수 있다.
또한, 상기 제1 절연층을 형성하는 단계 이전에,
상기 캐리어 상에 메탈층을 형성하는 단계;를 더 포함할 수 있다.
또한, 상기 제2 절연층을 형성하는 단계 이후에,
상기 제2 절연층 상에 메탈층을 형성하는 단계;를 더 포함할 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 실시예에 의한 인쇄회로기판 및 그 제조방법은 메탈코어에 다수의 휨 방지 선을 형성함에 따라, 일정 두께를 가진 메탈코어를 인쇄회로기판에 삽입하더라도 리플로우 공정 시, 기판의 휨을 예방할 수 있다는 효과를 기대할 수 있다.
또한, 본 발명의 실시예는 일정 두께를 가진 메탈코어를 인쇄회로기판에 적용할 수 있기 때문에, 인쇄회로기판의 방열 효율을 향상시킬 수 있다는 장점이 있다.
도 1은 본 발명의 실시예에 의한 메탈코어의 구성을 나타내는 도면,
도 2는 도 1의 메탈코어가 적용된 인쇄회로기판의 구성을 나타내는 단면도,
도 3 및 도 4는 본 발명의 실시예에 의한 메탈코어의 휨 현상을 설명하기 위한 도면,
도 5는 본 발명의 실시예에 의한 메탈코어의 영역별 리플로우 결과를 나타내는 도면,
도 6은 본 발명의 실시예에 의한 휨 방지 선 조건별 리플로우 결과를 나타내는 도면이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
인쇄회로기판
도 1은 본 발명의 실시예에 의한 메탈코어의 구성을 나타내는 도면이고, 도 2는 도 1의 메탈코어가 적용된 인쇄회로기판의 구성을 나타내는 단면도이다.
도 1에서 도시하는 바와 같이, 인쇄회로기판(100)은 일면 및 타면을 갖고, 평면을 기준으로 복수의 영역으로 구분하는 복수의 휨 방지 선(111)이 형성된 메탈코어(110)를 포함할 수 있다.
도 1 및 도 2에서 도시하는 바와 같이, 휨 방지 선(111)은 일면 및 타면을 관통하는 형태로 형성될 수 있다. 또한, 휨 방지 선(111)은 메탈코어(110)가 평면을 기준으로 복수의 영역으로 구분될 수 있도록 교차 구조로 형성될 수 있다.
여기에서, 복수의 영역 각각(도 1의 A)의 면적은 1㎟ 내지 7㎟일 수 있다.
이때, 복수의 영역 각각의 면적이 1㎟ 미만인 경우, 메탈의 면적이 줄어 들게 되어 메탈코어를 통한 방열 효과가 낮게 나타나고, 또한 휨 방지 선 형성을 위한 에칭 영역을 확보할 수 없다는 문제점이 발생한다.
또한, 복수의 영역 각각의 면적이 7㎟ 이상인 경우, 도 6에서 도시하는 바와 같이, 인쇄회로기판(100)의 리플로우 시 휨 현상이 발생한다는 문제점이 있다.
이때, 도 6의 그래프는 메탈코어(110)의 두께가 18㎛이고, 휨 방지 선에 의해 형성된 복수의 영역 각각의 면적이 13.6㎟(도 6의 13.6 X 13.6㎜), 6.8㎟(도 6의 6.8 X 6.8㎜), 3.4㎟(도 6의 3.4 X 3.4㎜), 1.7㎟(도 6의 1.7 X 1.7㎜)일 때, 리플로우 온도(가로축) 변화에 따른 평탄도(세로축) 변화를 나타낸 것이다.
또한, 메탈코어(110)는 구리(Cu), 인바(Invar) 또는 알루미늄(Al) 재질로 이루어질 수 있다.
또한, 메탈코어(110)의 두께(도 2의 B)는 기판의 두께 방향을 기준으로 18㎛ 내지 35㎛일 수 있다.
여기에서, 메탈코어(110)의 두께가 18㎛ 미만인 경우, 휨 방지 선(111)을 형성하여 메탈코어(110)의 평면 사이즈를 줄이지 않더라도 절연층(예를 들어, 프리프레그)에 의해 고정되는 힘이 커서 고온 리플로우에서 인쇄회로기판의 휨이 발생되지 않아 휨 방지 선(111)을 형성할 필요가 없게 된다.
또한, 메탈코어(110)의 두께가 35㎛ 이상일 경우, 휨 방지 선(111)을 형성하기 위한 에칭 공정 시 두꺼운 메탈코어(110)를 에칭해야 하기 때문에, 에칭량이 많아져서 메탈코어(110)의 평면 사이즈를 줄이는데 한계가 있고, 35㎛ 이상의 절연재를 적용하면 인쇄회로기판의 박판화를 이룰 수 없다는 문제점이 발생하게 된다.
한편, 메탈코어(110)의 두께가 기판의 두께 방향을 기준으로 18㎛인 경우에는 휨 방지 선(111)에 의해 형성된 복수의 영역 각각의 면적이 1㎟ 내지 7㎟이고, 메탈코어(110)의 두께가 35㎛인 경우에는 복수의 영역 각각의 면적이 1㎟ 내지 2㎟일 수 있다. 이는, 메탈코어(110)의 두께를 고려하여 설정된 것이다.
또한, 인쇄회로기판(100)은 메탈코어(110)의 일면 및 타면에 각각 형성된 절연층(120) 및 절연층(120) 상에 형성된 메탈층(130)을 더 포함할 수 있다.
도 3 및 도 4는 본 발명의 실시예에 의한 메탈코어의 휨 현상을 설명하기 위한 도면이다.
도 3 및 도 4는 35㎛ 두께의 메탈코어에 각각의 분할 면적이 13.6㎟ 가 되도록 휨 방지 선을 형성한 상태와 각각의 분할 면적이 1.7㎟ 가 되도록 휨 방지 선을 형성한 상태에서, 리플로우 전과 후의 영역별 평탄도를 나타내는 도면이다.
도 3의 (a) 및 (b)에서 도시하는 바와 같이, 메탈코어의 각각의 분할 면적이 13.6㎟ 인 경우, 리플로우 전(a)의 평탄도(Coplanarity)는 420㎛이고, 리플로우 후(b)의 평탄도는 2357㎛로 휨(Warpage)이 발생한 것을 확인할 수 있다.
또한, 도 3 (b)에서 도시하고 있는 바와 같이, 메탈코어는 리플로우 후, 평면을 기준으로 볼록하게 돌출된 C 영역과 평면을 기준으로 오목하게 함몰된 D 영역과 같이 휨 현상이 발생한 것을 확인할 수 있다.
이에 반해, 도 4의 (a) 및 (b)에서 도시하는 바와 같이, 본 발명에 실시예에 의한 메탈코어(110)의 각각의 분할 면적이 1.7㎟ 인 경우, 리플로우 전(a)의 평탄도는 293㎛이고, 리플로우 후(b)의 평탄도는 354㎛로 휨 정도가 도 3의 경우와 비교하여 현저하게 낮다는 것을 확인할 수 있다.
또한, 도 5에서 도시하고 있는 바와 같이, 본 발명의 실시예에 의한 메탈코어(110)의 영역별 리플로우 결과를 나타내는 도면을 살펴보면, 리플로우 온도가 30℃ 내지 260℃ 범위에서 상승 또는 하강하여도 메탈코어(110)의 평면상 1번영역, 2번영역, 5번영역, 10번영역(임의로 선택한 영역) 각각의 휨 정도가 완만한 곡선을 이루는 것을 확인할 수 있다.
여기에서, 도 5의 그래프의 가로축은 리플로우 온도를 나타내는 것이고, 세로축은 평탄도를 나타내는 것이다.
한편, 인쇄회로기판은 캐리어를 이용한 순차 적층 공정을 진행한 후, 범프 공정의 고온 리플로우 진행 시, 순차적층으로 발생된 응력으로 인해 기판 휨 현상이 발생된다. 상기 휨의 정도는, 인쇄회로기판에 삽입되는 메탈코어의 두께(기판의 두께방향 기준)와 크기(기판의 길이방향 기준)에 따라 영향을 줄 수 있다.
이때, 순차적층은 인쇄회로기판의 각 구성을 하부로부터 상부방향으로 순차 적층하는 공정으로 정의하기로 한다.
예를 들어, 순차적층은 캐리어, 캐리어 상에 제1 메탈층, 제1 메탈층 상에 제1 절연층, 제1 절연층 상에 메탈코어, 메탈코어 상에 제2 절연층, 제2 절연층 상에 제2 메탈층 순으로 인쇄회로기판의 각 구성을 적층하는 공정을 의미하는 것이다.
그러나, 본 발명에 실시예에 의한 메탈코어(110)는 휨 방지 선 형성 공정을 통해 기 설정된 면적으로 분할된 다수의 분할 영역으로 인해 휨 현상이 개선될 수 있다는 효과를 기대할 수 있는 것이다.
인쇄회로기판의 제조방법
도 1은 본 발명의 실시예에 의한 메탈코어의 구성을 나타내는 도면이고, 도 2는 도 1의 메탈코어가 적용된 인쇄회로기판의 구성을 나타내는 단면도이다.
도 2에서 도시하는 바와 같이, 인쇄회로기판(100)은 캐리어(미도시)를 준비하는 단계, 캐리어 상에 제1 절연층(도 2의 하부 120)을 형성하는 단계, 제1 절연층(120) 상에 메탈코어(110)를 형성하는 단계, 메탈코어(110)의 일면 및 타면을 관통하는 복수의 휨 방지 선(111)을 형성하여 메탈코어(110)를 복수의 영역으로 분할하는 단계 및 메탈코어(110) 상에 제2 절연층(도 2의 상부 120)을 형성하는 단계를 통해 제조될 수 있다.
여기에서, 복수의 영역 각각(도 1의 A)의 면적은 1㎟ 내지 7㎟일 수 있다.
이때, 복수의 영역 각각의 면적이 1㎟ 미만인 경우, 메탈의 면적이 줄어 들게 되어 메탈코어를 통한 방열 효과가 낮게 나타나고, 또한 휨 방지 선 형성을 위한 에칭 영역을 확보할 수 없다는 문제점이 발생한다.
또한, 복수의 영역 각각의 면적이 7㎟ 이상인 경우, 도 6에서 도시하는 바와 같이, 인쇄회로기판(100)의 리플로우 시 휨 현상이 발생하는 것을 확인 수 있다.
이때, 도 6의 그래프는 메탈코어(110)의 두께가 18㎛이고, 휨 방지 선에 의해 형성된 복수의 영역 각각의 면적이 13.6㎟(도 6의 13.6 X 13.6㎜), 6.8㎟(도 6의 6.8 X 6.8㎜), 3.4㎟(도 6의 3.4 X 3.4㎜), 1.7㎟(도 6의 1.7 X 1.7㎜)일 때, 리플로우 온도(가로축) 변화에 따른 평탄도(세로축) 변화를 나타낸 것이다.
또한, 메탈코어(110)를 형성하는 단계에서, 메탈코어(110)의 두께(B)는 기판의 두께 방향을 기준으로 18㎛ 내지 35㎛로 형성할 수 있다.
여기에서, 메탈코어(110)의 두께가 18㎛ 미만일 경우, 휨 방지 선(111)을 형성하여 메탈코어(110)의 평면 사이즈를 줄이지 않더라도 절연층(예를 들어, 프리프레그)에 의해 고정되는 힘이 커서 고온 리플로우에서 인쇄회로기판의 휨이 발생되지 않아 휨 방지 선(111)을 형성할 필요가 없게 되는 것이다.
또한, 메탈코어(110)의 두께가 35㎛ 이상일 경우, 휨 방지 선(111)을 형성하기 위한 에칭 공정 시 두꺼운 메탈코어(110)를 에칭해야 하기 때문에, 에칭량이 많아져서 메탈코어(110)의 평면 사이즈를 줄이는데 한계가 있고, 35㎛ 이상의 절연재를 적용하면 인쇄회로기판의 박판화를 이룰 수 없다는 문제점이 발생하게 된다.
또한, 메탈코어(110)를 형성하는 단계에서, 메탈코어(110)는 구리(Cu), 인바(Invar) 또는 알루미늄(Al) 재질로 이루어질 수 있다.
또한, 복수의 영역으로 분할하는 단계에서, 휨 방지 선(111)은 에칭 공정을 통해 형성될 수 있다.
한편, 상기 제1 절연층을 형성하는 단계 이전에, 캐리어 상에 메탈층(도 2의 상부 130)을 형성하는 단계를 더 포함할 수 있다.
또한, 제2 절연층을 형성하는 단계 이후에, 제2 절연층 상에 메탈층(도 2의 상부 130)을 형성하는 단계를 더 포함할 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100 : 인쇄회로기판
110 : 메탈코어
111 : 휨 방지 선
120 : 절연층
130 : 메탈층

Claims (12)

  1. 일면 및 타면을 갖고, 평면을 기준으로 복수의 영역으로 구분하는 복수의 휨 방지 선이 형성된 메탈코어;
    를 포함하고, 상기 휨 방지 선은 상기 일면 및 타면을 관통한 형태인 인쇄회로기판.
  2. 청구항 1에 있어서
    상기 복수의 영역 각각의 면적은 1㎟ 내지 7㎟인 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 메탈코어의 두께는 상기 기판의 두께 방향을 기준으로 18㎛ 내지 35㎛인 인쇄회로기판.
  4. 청구항 1에 있어서,
    상기 메탈코어의 일면 및 타면에 각각 형성된 절연층; 및
    상기 절연층 상에 형성된 메탈층;
    을 더 포함하는 인쇄회로기판.
  5. 청구항 1에 있어서,
    상기 메탈코어는 구리(Cu), 인바(Invar) 또는 알루미늄(Al) 재질로 이루어진 인쇄회로기판.
  6. 캐리어를 준비하는 단계;
    상기 캐리어 상에 제1 절연층을 형성하는 단계;
    상기 제1 절연층 상에 메탈코어를 형성하는 단계;
    상기 메탈코어의 일면 및 타면을 관통하는 복수의 휨 방지 선을 형성하여 상기 메탈코어를 복수의 영역으로 분할하는 단계; 및
    상기 메탈코어 상에 제2 절연층을 형성하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  7. 청구항 6에 있어서,
    상기 복수의 영역으로 분할하는 단계에서,
    상기 복수의 영역 각각의 면적은 1㎟ 내지 7㎟가 되도록 상기 휨 방지 선을 형성하는 인쇄회로기판의 제조방법.
  8. 청구항 6에 있어서,
    상기 메탈코어를 형성하는 단계에서,
    상기 메탈코어의 두께는 상기 기판의 두께 방향을 기준으로 18㎛ 내지 35㎛로 형성하는 인쇄회로기판의 제조방법.
  9. 청구항 6에 있어서,
    상기 메탈코어를 형성하는 단계에서,
    상기 메탈코어는 구리(Cu), 인바(Invar) 또는 알루미늄(Al) 재질로 이루어진 인쇄회로기판의 제조방법.
  10. 청구항 6에 있어서,
    상기 복수의 영역으로 분할하는 단계에서,
    상기 휨 방지 선은 에칭 공정을 통해 형성되는 인쇄회로기판의 제조방법.
  11. 청구항 6에 있어서,
    상기 제1 절연층을 형성하는 단계 이전에,
    상기 캐리어 상에 메탈층을 형성하는 단계;
    를 더 포함하는 인쇄회로기판의 제조방법.
  12. 청구항 6에 있어서,
    상기 제2 절연층을 형성하는 단계 이후에,
    상기 제2 절연층 상에 메탈층을 형성하는 단계;
    를 더 포함하는 인쇄회로기판의 제조방법.
KR1020110123150A 2011-11-23 2011-11-23 인쇄회로기판 및 그 제조방법 KR20130057313A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110123150A KR20130057313A (ko) 2011-11-23 2011-11-23 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110123150A KR20130057313A (ko) 2011-11-23 2011-11-23 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20130057313A true KR20130057313A (ko) 2013-05-31

Family

ID=48665076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110123150A KR20130057313A (ko) 2011-11-23 2011-11-23 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20130057313A (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236940A (ja) * 1995-02-28 1996-09-13 Nec Corp 多層配線基板
JP2003142623A (ja) * 2001-10-31 2003-05-16 Hitachi Ltd 配線基板とその製造方法，半導体装置並びに配線基板形成用のベース基板
KR20070092432A (ko) * 2006-03-10 2007-09-13 삼성전기주식회사 금속코어를 구비한 인쇄회로기판
KR20100125082A (ko) * 2009-05-20 2010-11-30 한국단자공업 주식회사 메탈코어 인쇄회로기판
KR20110059407A (ko) * 2009-11-27 2011-06-02 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20110061210A (ko) * 2009-12-01 2011-06-09 삼성전기주식회사 금속적층판 및 이를 이용한 코어기판 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236940A (ja) * 1995-02-28 1996-09-13 Nec Corp 多層配線基板
JP2003142623A (ja) * 2001-10-31 2003-05-16 Hitachi Ltd 配線基板とその製造方法，半導体装置並びに配線基板形成用のベース基板
KR20070092432A (ko) * 2006-03-10 2007-09-13 삼성전기주식회사 금속코어를 구비한 인쇄회로기판
KR20100125082A (ko) * 2009-05-20 2010-11-30 한국단자공업 주식회사 메탈코어 인쇄회로기판
KR20110059407A (ko) * 2009-11-27 2011-06-02 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20110061210A (ko) * 2009-12-01 2011-06-09 삼성전기주식회사 금속적층판 및 이를 이용한 코어기판 제조방법

Similar Documents

Publication Publication Date Title
US9516740B2 (en) Electronic component embedded substrate and method for manufacturing electronic component embedded substrate
KR20140021910A (ko) 코어기판 및 이를 이용한 인쇄회로기판
US10342135B2 (en) Printed circuit board and manufacturing method thereof, and semiconductor package including the printed circuit board
JP2008227348A (ja) 半導体装置及びその製造方法
WO2010050087A1 (ja) 積層型半導体装置及びその製造方法
US10262930B2 (en) Interposer and method for manufacturing interposer
US20150021074A1 (en) Printed circuit board and manufacture method thereof
US20110127073A1 (en) Printed circuit board and manufacturing method thereof
JP5050633B2 (ja) ヒートシンク付パワーモジュール用基板及びパワーモジュール
US9716051B2 (en) Open solder mask and or dielectric to increase lid or ring thickness and contact area to improve package coplanarity
US8975742B2 (en) Printed wiring board
JP4919689B2 (ja) モジュール基板
JP2001251024A (ja) 多層集合基板および多層セラミック部品の製造方法
JP2011077492A (ja) パッケージ基板
US9831189B2 (en) Integrated circuit package with a conductive grid formed in a packaging substrate
KR20130057313A (ko) 인쇄회로기판 및 그 제조방법
JP3914458B2 (ja) 放熱板を有する回路基板の製造法
KR20140000983A (ko) 인쇄회로기판
JP2014168044A (ja) ヒートシンク付パワーモジュール用基板及びその製造方法
KR20120096345A (ko) 인쇄회로기판의 휨 제어방법
KR20110058107A (ko) 금속적층판, 그의 제조방법 및 인쇄회로기판 제조방법
KR20120009258A (ko) 방열 인쇄회로기판 및 그 제조 방법
KR20090089175A (ko) 반도체 패키지용 기판
JP3957694B2 (ja) 半導体パッケージ及びシステムモジュール
US20070241444A1 (en) Carrier board structure with chip embedded therein and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application