JP3957694B2 - 半導体パッケージ及びシステムモジュール - Google Patents

半導体パッケージ及びシステムモジュール Download PDF

Info

Publication number
JP3957694B2
JP3957694B2 JP2004073728A JP2004073728A JP3957694B2 JP 3957694 B2 JP3957694 B2 JP 3957694B2 JP 2004073728 A JP2004073728 A JP 2004073728A JP 2004073728 A JP2004073728 A JP 2004073728A JP 3957694 B2 JP3957694 B2 JP 3957694B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor package
solder
slit
solder ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004073728A
Other languages
English (en)
Other versions
JP2005268241A (ja
Inventor
隆夫 大野
朝彦 佐藤
浩典 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Micron Memory Japan Ltd
Original Assignee
Renesas Technology Corp
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Elpida Memory Inc filed Critical Renesas Technology Corp
Priority to JP2004073728A priority Critical patent/JP3957694B2/ja
Priority to US11/080,545 priority patent/US20050248010A1/en
Publication of JP2005268241A publication Critical patent/JP2005268241A/ja
Application granted granted Critical
Publication of JP3957694B2 publication Critical patent/JP3957694B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09172—Notches between edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、半導体パッケージ及びシステムモジュールに関し、特に、表面実装するための半田ボールを備えた半導体パッケージ及びシステムモジュールに係わる。
最近の半導体装置に対しては、ますます高速化、小型化が要求されている。半導体装置を機器のモジュール基板へ実装するときの接続点の電気特性を改善するため、半田ボールを介して直接モジュール基板に半田付けし、低容量、低インダクタンスでかつ低コストで提供できる表面実装型の半導体パッケージ（ＣＯＢ、μＢＧＡ，ＦＢＧＡなど）が盛んに開発されている。さらに、半田ボールを備えた基板に半導体チップを搭載したＣＯＢ（チップオンボード）を積層した積層パッケージも開発され小型化が進んでいる。
これまで、半導体パッケージとモジュール基板との接続特性を改良するために種々の技術が開示されている。例えば、パッケージの金属製スティフナにスリットを設け、スティフナとフィルムキャリアテープとを貼り付ける接着剤のボイドをなくし、半田付け時のボイド膨張による半田変形を防止する。またパッケージ基板にスリットを設け、スリットの断面部分を配線電路とすることで、接続面積を大きくし接続不良をなくしている。さらに、パッケージのランド間に溝を設け、ランド間の半田ブリッジを防止する技術等が開示されている。
特開平１１−２５１４８０号公報 特開平１０−３２１７５３号公報 特開平０７−１２２８４２号公報
しかし、表面実装型の半導体パッケージを機器のモジュール基板に実装する際、半田高温処理の熱応力により半田ボールが塑性変形し、接続信頼性に問題があった。これはモジュール基板の熱膨張係数と、パッケージ基板の熱膨張係数とが異なり、半田ボールと基板界面で生じる応力の逃げる場所がなく、これらの応力は半田接合に大きくかかり、半田ボールの変形、クラックが発生し、長期信頼性に問題があった。
図４に、ＣＯＢの平面図と、ＣＯＢを２枚積層した表面実装型の積層半導体パッケージを電気機器装置のモジュール基板に実装した断面図とを示す。内部配線（不図示）が施された基板３上に半導体チップ４と、半田ボール５とが搭載されたＣＯＢが２枚積層された積層半導体パッケージがモジュール基板８に実装されている。２枚のＣＯＢは上側に配置されたＣＯＢの半田ボールで接続されて積層半導体パッケージとして一体化されており、下側のＣＯＢの半田ボールは機器のモジュール基板への接続に使用されている。
ここで基板３には搭載される半導体チップ４（たとえばシリコン）に近い熱膨張係数を有する基板が用いられ、モジュール基板８にはコスト的に廉いエポキシガラス製の基板が用いられる。したがってモジュール基板８の熱膨張係数と、パッケージ基板３の熱膨張係数とが異なり、半田ボール５と基板界面で生じる応力が逃げる場所がなく、これらの応力は半田接合に大きくかかり、半田ボールの歪、変形、クラックが発生することにより、接続性、長期信頼性に問題があった。
本願の課題は、これらの半田歪を低減することで、高信頼性、低コスト、かつ低容量、低インダクタンスの良好な電気特性を有する小型の表面実装型の半導体パッケージおよびシステムモジュールを提供することにある。
本願発明の半導体パッケージは、半導体チップを基板上の中央部に搭載した半導体パッケージであって、前記基板はその外辺と垂直方向に形成した複数のスリットを有し、基板内部における前記スリットの先端位置と前記外辺との間の領域にのみ、半田ボールを前記外辺と平行となるように複数配置することにより、前記基板を機器のモジュール基板に実装した後の熱ストレスによる前記半田ボールの歪量を低減することを特徴とする。
本願発明の半導体パッケージにおいては、隣接する前記スリットの間に、前記半田ボールがＮ個（Ｎは１以上で５以下の整数）配置されていることを特徴とする。
本願発明の半導体パッケージにおいては、前記スリットの先端位置と前記半田ボールとの距離は、前記半田ボールの直径寸法以下であることを特徴とする。
本願発明の半導体パッケージにおいては、前記スリットの幅は０．０１ｍｍ以上で、０．０５ｍｍ以下であることを特徴とする。
本願発明のシステムモジュールは、上下方向に２個以上の半導体パッケージが積層された構造であって、前記システムモジュールの少なくとも下層に位置する半導体パッケージは、上記したいずれかに記載の半導体パッケージであることを特徴とする。
パッケージ基板の半田ボールの両側にスリットを設けることで、半田ボールに加わる応力を弱め、半田ボールの歪、変形、クラックの発生を防止できる。これらの半田歪を低減することで、高信頼性、低コスト、かつ低容量、低インダクタンスの良好な電気特性を有する小型の表面実装型の半導体パッケージが得られる。またこれらの半導体パッケージを実装した高信頼性、低コスト、良好な電気特性を有する小型のシステムモジュールを得ることができる。
以下、本発明の半導体パッケージおよびシステムモジュールについて、図面を参照して説明する。
図１に第１実施例の平面図及びモジュール基板に実装したシステムモジュールの断面図を示す。平面図には、内部配線（不図示）が施され、スリット６が設けられた基板１上に半導体チップ４と、半田ボール５とが搭載されたＣＯＢ（チップオンボード）を示す。断面図にはＣＯＢが２枚積層された積層半導体パッケージがモジュール基板８に実装されたシステムモジュールを示す。それぞれのＣＯＢは、基板１上に半導体チップ４が搭載され、半導体チップ４から基板周辺のランド部まで配線（不図示）されて、ランド部の半田ボール５に接続されている。このＣＯＢが２枚積層され、さらに機器のモジュール基板８に実装されている。２枚のＣＯＢは上側に配置されたＣＯＢの半田ボールで接続されることで上下２枚のＣＯＢは積層半導体パッケージとして一体化され、下側のＣＯＢの半田ボールにより機器のモジュール基板８へ接続され、システムモジュールを形成している。
基板１には、スリット６が設けられている。スリット６は半田ボール５を含む領域の両側に、辺に対して垂直方向に設けられている。このため半田ボール５の周辺はスリット６により基板から切り離された２辺と、本来の基板の外辺を含めた３辺が基板から切り離され、基板内側の１辺のみにより基板と接続され繋がっていることになる。このため半田ボールを含む基板部はフレキシブルとなり、モジュール基板８とパッケージ基板１との熱膨張係数差によって半田ボールと基板界面で生じる応力を逃がすことができ、半田ボールに加わる応力を弱め、半田ボールの歪、変形、クラックの発生を防止する。
図２にスリット幅と半田ボールの半田歪量のシミュレーション結果を示す。このシミュレーションは半田ボールピッチ０．６５ｍｍ、半田ボール径は０．４ｍｍとして実行した。スリットがない場合の半田歪量は３．５％、スリット幅０．０５ｍｍの場合の半田歪量は１．４％、スリット０．３５ｍｍの場合の半田歪量は４．１％である。スリットを設けることで歪量が改善されるが、スリット幅が大きい場合はスリットなしの場合より半田歪量は悪化する結果が得られた。
スリットを設けることで半田ボールを含む基板部分は基板本体と一辺のみで繋がっておりフレキシブルとなり、半田ボールへ与える応力をやわらげ、半田歪量は小さくなる。しかし、スリット幅が大きくなると、基板と１辺のみで繋がった半田ボールを含む領域は強度が不足し、基板がねじれてしまい半田ボールにかかる歪量が大きくなる。つまり、スリット幅が小さい場合は半田ボールを含む基板部分は強度があるため基板のねじれが少ない、つまり基板の平面方向のみの変形を生じることにより、半田歪量を小さくする。一方、スリット幅が大きすぎると半田ボールを含む基板部分はその強度が不足し、基板の平面方向の変形のみでなく基板の垂直方向の変形をも生じさせ、基板が大きくねじれることになる。その結果半田歪量を大きくする。
基板１は一般的には平面として一辺は２０〜５０ｍｍ程度で、厚みは１〜３ｍｍ程度以下である。半田歪量は基板１と、モジュール基板８との熱膨張係数の差による応力に基づいて発生するため、基板の大きさ、位置により異なる。基板の辺中央部における半田歪量は小さく、中央部から離れた端部における半田歪量は大きくなる。そのため半田歪量の大きい基板の端にスリットを設けることが効果的である。しかし、基板コーナー部にある最端の半田ボールと基板の外辺との距離（Ｄ）が半田ボールの１ピッチ以下で接近している場合には基板の切断辺がスリットと同じ効果を与えるためスリットを省略することができる。
また、２枚のＣＯＢを積層した場合には、それぞれのＣＯＢの基板が同一材質であり、熱膨張係数が同じであれば上側、下側のＣＯＢの収縮が同じあり半田ボールの半田歪量は小さく、上側のＣＯＢの基板にはスリットがあっても、なくてもどちらでもよい。
スリット幅（Ｗ）としてはスリット無しの場合と比べて半田歪量が同等以下になると推定される０．３ｍｍ以下が好ましく、下限としては微小なスリットでも形成されていればよいが、生産性から０．０１ｍｍ以上がより好ましい。またスリットの奥行き（Ｌ）は、半田ボール部が設けられた部分より奥側（中央より）から、中央方向には半田ボール直径（Ｒ）分だけの位置の範囲内であることが好ましい。つまり、奥行きとしては、図示するように、半田ボール部が設けられた位置以上で、さらに中央方向に半田ボール直径（Ｒ）分だけの位置以内であることが好ましい。
また、ＣＯＢを積層した積層半導体パッケージをモジュール基板に実装すると、モジュール基板の大きさを小型化できシステムモジュール全体をより小型化できる。これらは特に携帯電話等のより小型化が要求される場合、より効果的であり、より小型のシステムモジュールにおいて顕著である。さらに同じ半導体メモリチップを８個とか３６個も搭載されるメモリモジュールにおいては積層しやすく、その効果は非常に大きく、小型のメモリモジュールが構成できる。本発明のスリットを設けたＣＯＢの採用、さらにＣＯＢを積層させることでシステムモジュールが小型化でき、半田歪量を減らすことで高信頼性のシステムモジュールが得られる。
本実施例によれば、パッケージの基板の外周辺に、辺に対して垂直方向に、半田ボールの両側にスリットを設けることで、半田ボールに加わる応力を弱め、半田ボールの歪、変形、クラックの発生を防止できる。これらの半田歪を低減することで、高信頼性、低コスト、かつ低容量、低インダクタンスの良好な電気特性を有する表面実装型の半導体パッケージが得られる。さらにこれらのパッケージを実装したシステムモジュールが得られる。
図２に第２実施例を示す。第２実施例は第１実施例と比較して半導体パッケージの基板２に設けられたスリット７の形成位置が異なるだけで他の構成要素は第１実施例と同じであり、同一符号で記しその説明を省略する。
基板２には、半導体チップ４と半田ボール５とが搭載され、スリット７が設けられている。第１実施例のスリット６は１個の半田ボール５に対してそれぞれ設けられていたが、第２実施例のスリット７は隣接している２個の半田ボールに対してその領域の両側に、基板の外辺に対して垂直方向に設けられている。
隣接した２個の半田ボールを１グループとして、２個の半田ボールの領域の両側にスリット７を設けた場合においても、スリット７で切り離される基板のサイズが大きくなるだけで実施例１のスリット６と同様の効果が得られる。隣接した２個の半田ボールを１グループとした場合にも、モジュール基板とパッケージ基板との熱膨張係数差によって半田ボールと基板界面で生じる応力を逃がすことができ、半田ボールに加わる応力を弱め、半田ボールの歪、変形、クラックの発生を防止することができる。スリットを設けることで半田ボールを含む基板部分はフレキシブルとなり、半田ボールへ与える応力をやわらげ、半田歪量は小さくなる。ここでスリット７の形状（幅、奥行き）は実施例１のスリット６と同じである。
このように全ての半田ボールに対してスリットを形成する必要はなく、スリット間隔は半田ボールサイズ、基板の材質等の違いにより、モジュール基板とパッケージ基板との熱膨張係数差によって半田ボールと基板界面で生じる応力を逃がすことができ、半田ボールに加わる応力を弱められる範囲内において、種々設定できる。しかし、１グループとする半田ボールの個数を多くした場合にはスリットで切り離されたサイズが大きくなりすぎ基板と繋がる辺が強固になり切り離された領域のフレキシビリティがなくなるため１グループとする半田ボールの個数（Ｎ）は５個以内が好ましい。
本実施例によれば、パッケージの基板の外周辺に、辺に対して垂直方向に、２個の半田ボールの両側にスリットを設けることで、半田ボールに加わる応力を弱め、半田ボールの歪、変形、クラックの発生を防止する半導体パッケージ及びシステムモジュールが得られる。
以上本願発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能でありことはいうまでもない。例えば、半導体パッケージはＣＯＢを実施例としたがμＢＧＡ、ＦＢＧＡでもよく、基板１，２はテープであってもよい。また半田ボールは金ボールであっても可能であり、種々変更可能である。
本発明によれば、パッケージの基板の外周辺に、辺に対して垂直方向に、１または複数の半田ボールの両側にスリットを設けることで、半田ボールに加わる応力を弱め、半田ボールの歪、変形、クラックの発生を防止する半導体パッケージ及びシステムモジュールが得られる。
第１実施例の平面図及び断面図である。 スリット幅と歪量のシミュレーション結果を示す図である。 第２実施例の平面図及び断面図である。 従来例の平面図及び断面図である。
符号の説明
１，２，３ 基板
４ 半導体チップ
５ 半田ボール
６，７ スリット
８ モジュール基板

Claims (5)

  1. 半導体チップを基板上の中央部に搭載した半導体パッケージにおいて、前記基板はその外辺と垂直方向に形成した複数のスリットを有し、基板内部における前記スリットの先端位置と前記外辺との間の領域にのみ、半田ボールを前記外辺と平行となるように複数配置することにより、前記基板を機器のモジュール基板に実装した後の熱ストレスによる前記半田ボールの歪量を低減することを特徴とする半導体パッケージ。
  2. 隣接する前記スリットの間に、前記半田ボールがＮ個（Ｎは１以上で５以下の整数）配置されていることを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記スリットの先端位置と前記半田ボールとの距離は、前記半田ボールの直径寸法以下であることを特徴とする請求項１または２に記載の半導体パッケージ。
  4. 前記スリットの幅は０．０１ｍｍ以上で、０．０５ｍｍ以下であることを特徴とする請求項１乃至３のいずれかに記載の半導体パッケージ。
  5. 上下方向に２個以上の半導体パッケージが積層された構造のシステムモジュールにおいて、前記システムモジュールの少なくとも下層に位置する半導体パッケージは、請求項１乃至４のいずれかに記載の半導体パッケージであることを特徴とするシステムモジュール。
JP2004073728A 2004-03-16 2004-03-16 半導体パッケージ及びシステムモジュール Expired - Fee Related JP3957694B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004073728A JP3957694B2 (ja) 2004-03-16 2004-03-16 半導体パッケージ及びシステムモジュール
US11/080,545 US20050248010A1 (en) 2004-03-16 2005-03-16 Semiconductor package and system module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004073728A JP3957694B2 (ja) 2004-03-16 2004-03-16 半導体パッケージ及びシステムモジュール

Publications (2)

Publication Number Publication Date
JP2005268241A JP2005268241A (ja) 2005-09-29
JP3957694B2 true JP3957694B2 (ja) 2007-08-15

Family

ID=35092523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004073728A Expired - Fee Related JP3957694B2 (ja) 2004-03-16 2004-03-16 半導体パッケージ及びシステムモジュール

Country Status (2)

Country Link
US (1) US20050248010A1 (ja)
JP (1) JP3957694B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9209163B2 (en) 2011-08-19 2015-12-08 Marvell World Trade Ltd. Package-on-package structures
KR102258101B1 (ko) * 2014-12-05 2021-05-28 삼성전자주식회사 패키지 온 패키지와 이를 포함하는 모바일 컴퓨팅 장치
JP6336683B2 (ja) 2016-05-23 2018-06-06 新電元工業株式会社 プリント基板の接合方法、電子装置およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077563A (ja) * 1998-08-31 2000-03-14 Sharp Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2005268241A (ja) 2005-09-29
US20050248010A1 (en) 2005-11-10

Similar Documents

Publication Publication Date Title
JP4703980B2 (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
KR101131138B1 (ko) 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
JP5566161B2 (ja) 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法
US8288873B2 (en) Stack package having flexible conductors
JP4753170B2 (ja) 半導体装置及びその製造方法
US7642632B2 (en) Pad redistribution chip for compactness, method of manufacturing the same, and stacked package using the same
JP2008078367A (ja) 半導体装置
JP2010140981A (ja) チップ構造、チップ積層構造、半導体パッケージ構造、およびメモリ。
US7521289B2 (en) Package having dummy package substrate and method of fabricating the same
US8513803B2 (en) Semiconductor device and stacked semiconductor device
JP2006086149A (ja) 半導体装置
KR100791576B1 (ko) 볼 그리드 어레이 유형의 적층 패키지
JPH07115151A (ja) 半導体装置及びその製造方法
KR100813623B1 (ko) 가요성 필름, 이를 이용한 반도체 패키지 및 제조방법
JP3957694B2 (ja) 半導体パッケージ及びシステムモジュール
US20100301468A1 (en) Semiconductor device and method of manufacturing the same
JP2010087403A (ja) 半導体装置
KR100713930B1 (ko) 칩 스택 패키지
US7417308B2 (en) Stack type package module and method for manufacturing the same
US20080308913A1 (en) Stacked semiconductor package and method of manufacturing the same
JP4654971B2 (ja) 積層型半導体装置
US20070029663A1 (en) Multilayered circuit substrate and semiconductor package structure using the same
JP2012227320A (ja) 半導体装置
KR100818077B1 (ko) 정렬 핀을 사용하여 비지에이 적층 패키지를 제조하는 방법
JP2010056121A (ja) 積層型半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040316

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070508

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 5

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130518

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140518

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees