JP4753170B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4753170B2
JP4753170B2 JP2004062323A JP2004062323A JP4753170B2 JP 4753170 B2 JP4753170 B2 JP 4753170B2 JP 2004062323 A JP2004062323 A JP 2004062323A JP 2004062323 A JP2004062323 A JP 2004062323A JP 4753170 B2 JP4753170 B2 JP 4753170B2
Authority
JP
Japan
Prior art keywords
semiconductor device
dicing
semiconductor
alignment mark
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004062323A
Other languages
English (en)
Other versions
JP2005252078A5 (ja
JP2005252078A (ja
Inventor
崇 野間
嘉則 関
元明 和久井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004062323A priority Critical patent/JP4753170B2/ja
Priority to TW094104769A priority patent/TWI288956B/zh
Priority to US11/069,061 priority patent/US7456083B2/en
Priority to KR1020050018007A priority patent/KR100682003B1/ko
Priority to CNB2005100530225A priority patent/CN100446187C/zh
Priority to SG200501359A priority patent/SG114787A1/en
Priority to EP05004918A priority patent/EP1575086A3/en
Publication of JP2005252078A publication Critical patent/JP2005252078A/ja
Publication of JP2005252078A5 publication Critical patent/JP2005252078A5/ja
Application granted granted Critical
Publication of JP4753170B2 publication Critical patent/JP4753170B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61M—DEVICES FOR INTRODUCING MEDIA INTO, OR ONTO, THE BODY; DEVICES FOR TRANSDUCING BODY MEDIA OR FOR TAKING MEDIA FROM THE BODY; DEVICES FOR PRODUCING OR ENDING SLEEP OR STUPOR
    • A61M3/00—Medical syringes, e.g. enemata; Irrigators
    • A61M3/02—Enemata; Irrigators
    • A61M3/0233—Enemata; Irrigators characterised by liquid supply means, e.g. from pressurised reservoirs
    • A61M3/0254—Enemata; Irrigators characterised by liquid supply means, e.g. from pressurised reservoirs the liquid being pumped
    • A61M3/0262—Enemata; Irrigators characterised by liquid supply means, e.g. from pressurised reservoirs the liquid being pumped manually, e.g. by squeezing a bulb
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61M—DEVICES FOR INTRODUCING MEDIA INTO, OR ONTO, THE BODY; DEVICES FOR TRANSDUCING BODY MEDIA OR FOR TAKING MEDIA FROM THE BODY; DEVICES FOR PRODUCING OR ENDING SLEEP OR STUPOR
    • A61M3/00—Medical syringes, e.g. enemata; Irrigators
    • A61M3/02—Enemata; Irrigators
    • A61M3/0233—Enemata; Irrigators characterised by liquid supply means, e.g. from pressurised reservoirs
    • A61M3/025—Enemata; Irrigators characterised by liquid supply means, e.g. from pressurised reservoirs supplied directly from the pressurised water source, e.g. with medicament supply
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61M—DEVICES FOR INTRODUCING MEDIA INTO, OR ONTO, THE BODY; DEVICES FOR TRANSDUCING BODY MEDIA OR FOR TAKING MEDIA FROM THE BODY; DEVICES FOR PRODUCING OR ENDING SLEEP OR STUPOR
    • A61M3/00—Medical syringes, e.g. enemata; Irrigators
    • A61M3/02—Enemata; Irrigators
    • A61M3/0279—Cannula; Nozzles; Tips; their connection means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61M—DEVICES FOR INTRODUCING MEDIA INTO, OR ONTO, THE BODY; DEVICES FOR TRANSDUCING BODY MEDIA OR FOR TAKING MEDIA FROM THE BODY; DEVICES FOR PRODUCING OR ENDING SLEEP OR STUPOR
    • A61M2205/00—General characteristics of the apparatus
    • A61M2205/07—General characteristics of the apparatus having air pumping means
    • A61M2205/071—General characteristics of the apparatus having air pumping means hand operated
    • A61M2205/075—Bulb type
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61M—DEVICES FOR INTRODUCING MEDIA INTO, OR ONTO, THE BODY; DEVICES FOR TRANSDUCING BODY MEDIA OR FOR TAKING MEDIA FROM THE BODY; DEVICES FOR PRODUCING OR ENDING SLEEP OR STUPOR
    • A61M2205/00—General characteristics of the apparatus
    • A61M2205/33—Controlling, regulating or measuring
    • A61M2205/3331—Pressure; Flow
    • A61M2205/3334—Measuring or controlling the flow rate
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61M—DEVICES FOR INTRODUCING MEDIA INTO, OR ONTO, THE BODY; DEVICES FOR TRANSDUCING BODY MEDIA OR FOR TAKING MEDIA FROM THE BODY; DEVICES FOR PRODUCING OR ENDING SLEEP OR STUPOR
    • A61M2210/00—Anatomical parts of the body
    • A61M2210/10—Trunk
    • A61M2210/1042—Alimentary tract
    • A61M2210/1064—Large intestine
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61M—DEVICES FOR INTRODUCING MEDIA INTO, OR ONTO, THE BODY; DEVICES FOR TRANSDUCING BODY MEDIA OR FOR TAKING MEDIA FROM THE BODY; DEVICES FOR PRODUCING OR ENDING SLEEP OR STUPOR
    • A61M2210/00—Anatomical parts of the body
    • A61M2210/14—Female reproductive, genital organs
    • A61M2210/1475—Vagina
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Description

本発明は、半導体装置及びその製造方法に関し、特に、支持体が貼り付けられて成る半導体ウェハの切削工程における半導体装置及びその製造方法に関する。
従来より、半導体チップの外形寸法と略同サイズの外形寸法を有するチップサイズパッケージの一種として、ＢＧＡ（Ｂａｌｌ Ｇｒｉｐ Ａｒｒａｙ）型の半導体装置が知られている。このＢＧＡ型の半導体装置は、このＢＧＡ型の半導体装置は、半田等の金属部材からなるボール状の導電端子をパッケージの一主面上に格子状に複数配列し、パッケージの他方の面上に形成される半導体チップと電気的に接続したものである。
そして、このＢＧＡ型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。
このようなＢＧＡ型の半導体装置は、側部に突出したリードピンを有するＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇａｅ）等の他の型のチップサイズパッケージに比して、多数の導電端子を設けることが出来、しかも小型化できるという長所を有する。ＢＧＡ型の半導体装置は、例えば携帯電話機に搭載されるデジタルカメラのイメージセンサチップとしての用途がある。
図１３は従来のＢＧＡ型の半導体装置の概略構成を成すものであり、図１３（ａ）は、このＢＧＡ型の半導体装置の表面側の斜視図である。また、図１３（ｂ）はこのＢＧＡ型の半導体装置の裏面側の斜視図である。
ＢＧＡ型の半導体装置１００は、支持体である第１及び第２のガラス基板１０４ａ、１
０４ｂの間に、半導体チップ１０１が樹脂１０５ａ、１０５ｂを介して封止されている。第２のガラス基板１０４ｂの一主面上、即ちＢＧＡ型の半導体装置１００の裏面上には、ボール状の端子（以下、導電端子１１１と称す）が格子状に複数配置されている。この導電端子１１１は、第２の配線１０９を介して半導体チップ１０１へと接続される。複数の第２の配線１０９には、それぞれ半導体チップ１０１の内部から引き出されたアルミニウム配線が接続されており、各導電端子１１１と半導体チップ１０１との電気的接続がなされている。
このＢＧＡ型の半導体装置１００の断面構造について図１４を参照して更に詳しく説明する。図１４は、ダイシングラインに沿って、個々の半導体チップに分割されたＢＧＡ型の半導体装置１００の断面図を示している。
半導体チップ１０１の表面に配置された絶縁膜１０２上に第１の配線１０３が設けられている。この半導体チップ１０１は樹脂１０５ａによって第１のガラス基板１０４ａと接着されている。また、この半導体チップ１０１の裏面は、樹脂１０５ｂによって第２のガラス基板１０４ｂと接着されている。そして、第１の配線１０３の一端は第２の配線１０
９と接続されている。この第２の配線１０９は、第１の配線１０３の一端から第２のガラス基板１０４ｂの表面に延在している。そして、第２のガラス基板１０４ｂ上に延在した第２の配線１０９上には、ボール状の導電端子１１１が形成されている。
なお、上述した技術については、例えば以下の特許文献１に記載されている。
特許公表２００２−５１２４３６号公報
上述したような半導体装置の製造方法では、第１及び第２のガラス基板１０４ａ，１０
４ｂが接着された半導体ウェハをダイシングラインに沿って個々の半導体チップに分割する際、切削のためのダイシングブレードを、ダイシングラインの中心に位置合せする。しかしながら、従来より、そのような位置合せを正確に行うことは困難であった。その結果ダイシングの際の切削精度が低下するという問題が生じていた。
そこで、本発明は、支持体が貼り合わされて成る半導体装置を製造する際の切削工程において、切削精度の向上を図るものである。
本発明の製造方法は、上述した課題に鑑みて為されたものであり、特に、ダイシングラインに沿って、半導体ウェハの側から部分的に切削、もしくは完全に切削（即ち切断）する工程を確実に行えることを特徴とするものである。
即ち、本発明は、半導体ウェハの表面に画定されたダイシング領域に沿って１対のパッドが配置され、かつ半導体ウェハの表面に１枚の支持体が貼り付けられて成る積層体を、ダイシング領域に沿ってブレードを移動させながら、半導体ウェハの裏面から支持体の厚さ方向の途中まで達するように切削して、当該積層体に切削溝を形成する半導体装置の製造方法であって、以下の特徴を有する。即ち、半導体ウェハの裏面におけるダイシング領域の両側に、当該ダイシング領域を挟むようにして互いに対向する１対のアラインメントマークを形成し、当該１対のアラインメントマークの位置を認識手段により検出し、当該検出結果に基づいてダイシング領域のセンターラインを求め、当該センターライン上にブレードの位置を合わせて切削を行う。
また、本発明の半導体装置の製造方法は、上記製造方法の切削溝を形成した後の工程において、さらに、１対のアラインメントマークの位置を認識手段により検出し、当該検出結果に基づいてダイシング領域のセンターラインを求め、当該センターライン上にブレードの位置を合わせて、半導体ウェハの裏面から切削を行うことにより、積層体を個々の半導体チップに分離するものである。
また、上記本発明の製造方法は、半導体ウェハの裏面において１対のパッドに対応する位置に限って当該１対のパッドを露出し得るように開口されたウィンドウが形成されている半導体装置に対して適用されるものである。
本発明によれば、支持体が貼り付けられて成る半導体装置を、１枚の支持体を用いて実現することができる。これにより、半導体装置の厚さや製造コストの増大を極力低く抑えることが可能となる。
また、本発明によれば、切削工程において共通に使用可能なアラインメントマークを半導体ウェハの裏面上に設けたことにより、半導体装置の切削工程を高精度に行うことができる。また、異なる切削工程で生じる切削位置の差異を極力小さく抑えることが可能となる。
次に、本実施形態に係る半導体装置の製造方法について、図１の平面図を参照して説明する。図１は、複数の半導体チップ領域が複数配置された半導体ウェハ１０の一主面上に不図示の支持体であるガラス基板が貼り合わされて成る積層体を、ガラス基板が貼り合わされていない半導体ウェハ１０の主面から見た場合の平面図である。
図１に示すように、半導体ウェハ１０が後に分離されて個々の半導体チップとなる半導体チップ領域１０ａ，１０ｂ，１０ｃ，１０ｄ及びその他の不図示の半導体チップ領域が、直交するダイシング領域６０に沿って配置されている。また、隣接する半導体チップ領域１０ａ，１０ｂには、各半導体チップ領域上に形成された不図示の回路から延びるパッドである第１の配線１３ａ，１３ｂが、半導体ウェハのダイシング領域上に沿って形成されている。さらに、半導体ウェハにおいて第１の配線１３ａ，１３ｂが存在する位置には、第１の配線１３ａ，１３ｂを露出し得るように開口したウィンドウ３０が、例えば選択的なエッチングによって形成されている。このウィンドウ３０は、第１の配線１３ａ，１３ｂと、後に半導体ウェハの半導体チップ領域１０ａ，１０ｂ上に形成される第２の配線（第１の配線と半導体ウェハ上に形成される導電端子とを接続するための配線）とを接続するための開口部である。
なお、その他の半導体チップ領域１０ｃ，１０ｄ及び不図示の半導体チップ領域も上記構成と同一の構成を有している。
そして、半導体ウェハの半導体チップ領域１０ａ，１０ｂ，１０ｃ，１０ｄ及び不図示の半導体チップ領域の角部、即ち直交するダイシング領域６０の交叉点近傍では、半導体チップ領域とダイシング領域６０との境界付近において、ダイシング領域６０を挟んで対向するようにしてアラインメントマーク（５１ａ，５１ｂ），（５２ａ，５２ｃ）が、それぞれ形成されている。これらのアラインメントマーク（５１ａ，５１ｂ），（５２ａ，５２ｃ）は、例えば突起状に形成されており、半導体ウェハ１０もしくはガラス基板を切削する切削工程において、回転ブレードを所定の切削位置に合わせるための、位置合せに用いられるものである。
上記回転ブレードの位置合せは、アラインメントマーク（５１ａ，５１ｂ），（５２ａ，５２ｃ）を、画像認識用の認識カメラによって検出し、その検出結果に基づいてダイシング領域６０のセンターラインを求め、そのセンターラインに回転ブレードの位置を合わせて行われるものである。
これらのアラインメントマーク（５１ａ，５１ｂ），（５２ａ，５２ｃ）は、例えば、以下に示すような位置関係において配置される。即ち、ダイシングラインであるセンターライン６１に沿って延びるダイシング領域６０を挟んで、半導体チップ領域１０ａ，１０ｂに、１対のアラインメントマーク５１ａ，５１ｂが形成されている。また、センターライン６２に沿って延びるダイシング領域６０を挟んで、半導体チップ領域１０ａ，１０ｃに、１対のアラインメントマーク５２ａ，５２ｃが、それぞれ形成されている。言い換えれば、ダイシング領域６０の交叉点に、合計２対のアラインメントマークが形成されている。
同様に、その他のダイシング領域６０の交叉点近傍においても、各センターライン６１，６２に沿って延びるダイシング領域６０ごとに、それらを挟むように対向して、それぞれ、１対のアラインメントマークが形成されている。即ち、ダイシング領域６０の交叉点ごとに、合計２対のアラインメントマークがそれぞれ形成されている。
なお、本実施形態では、アラインメントマークは、ダイシング領域６０の各交叉点にそれぞれ２対形成されるものとしたが、本発明はその個数に限定されない。即ち、例えば、図１において、さらに、センターライン６１を中心とするダイシング領域６０を挟んで、半導体チップ領域１０ｃ，１０ｄに１対のアラインメントマーク（不図示）が形成され、センターライン６２を中心とするダイシング領域６０を挟んで、半導体チップ領域１０ｂ，１０ｄに１対のアラインメントマーク（不図示）が形成されていてもよい。これにより、アラインメントマークの認識精度の向上を図ることができる。
また、アラインメントマークの材質は、画像認識用の認識カメラに検出され得るものであれば、特に制限されるものではないが、半導体装置の製造プロセスにおいて一般的に用いられるものであることが好ましい。例えば、第１の配線と半導体ウェハ上に形成される配線等と同じ材料であってもよい。また、アラインメントマークは、エッチングなどによって突起状もしくは窪み状に形成されてもよい。
上述した本実施形態のアラインメントマークを用いた回転ブレードの位置合せは、例えば以下に示す半導体装置の製造方法に適用することができる。次に、本実施形態のアラインメントマークによる回転ブレードの位置合せが適用され得る半導体装置の製造方法について、図２乃至図１１の断面図を参照して説明する。図２乃至図１１は、図１の半導体ウェハのうち、半導体チップ領域１０ａ，１０ｂとダイシング領域６０にかかるＸ−Ｘ線に沿った断面図を示している。その他の半導体チップ領域についても、上記断面図と同様の構成を有しているものとする。
最初に、図２に示すように、不図示の回路が形成された半導体ウェハ１０を用意する。この半導体ウェハ１０上のセンターライン６１（ダイシング領域の中心、即ちダイシングライン）の両側には、第１の絶縁膜１２を介して、１対の第１の配線１３ａ，１３ｂ（上記不図示の回路と電気的に接続した配線）が形成されている。
そして、第１の配線１３ａ，１３ｂが形成されている側の半導体ウェハの主面（以降、「半導体ウェハ１０の表面」と呼ぶ）に対して、支持体であるガラス基板１４を、樹脂１５（例えばエポキシ樹脂）を介して接着する。なお、支持体としては、ガラス基板に限定されず、例えば、金属や有機物から成る基板状のもの、もしくはテープ状のものを用いてもよい。
その後、第１の配線１３ａ，１３ｂが形成されていない側の半導体ウェハの主面（即ち半導体ウェハ１０の裏面）に対してバックグラインドを行い、半導体ウェハ１０の厚さを薄くする。ここで、バックグラインドされた半導体ウェハ１０の裏面には、後に半導体ウェハに形成される他の層や配線の成膜にも反映され得るような凹凸が形成されている。そのため、バックグラインドされた半導体ウェハ１０の裏面に対してウェットエッチングを行ってもよい。
次に、図３に示すように、第１の配線１３ａ，１３ｂに対応する半導体ウェハ１０の位置のみを、その裏面側から選択的にエッチングして、第１の配線１３ａ，１３ｂの一部上に存在する第１の絶縁膜１２を露出させる開口部であるウィンドウ３０を形成する。このウィンドウ３０は、第１の配線１３ａ，１３ｂと、後に半導体ウェハ１０の裏面に形成される第２の配線とを接続するためのものである。ウィンドウ３０は、ダイシング領域６０全体、即ちセンターライン６１全体に沿って形成されず、第１の配線１３ａ，１３ｂに対応する位置のみに形成されるため、半導体ウェハ１０とガラス基板１４との接触面積が広くなる。これにより、その接触部において生じる可能性のあるクラックや剥離を減少させることができる。従って、半導体装置の歩留まりの劣化を抑えることが可能となる。
ここで、上記ウィンドウ３０における半導体ウェハ１０の端部１ａでは、角部が形成されている。この角部は、後に半導体ウェハ１０上に形成される他の層や配線のステップカバレージを劣化させるものである。そこで、図４に示すように、上記角部を丸くするウェ
ットエッチング（もしくはディップエッチング）を行う。
その後、半導体ウェハ１０の裏面上において、センターライン６１，６２に沿って延びるダイシング領域６０の各交叉点近傍に、上述した回転ブレードの位置合せのためのアラインメントマーク５１ａ，５１ｂ，５２ａ，５２ｃ及びその他のアラインメントマークを形成する（不図示）。
次に、図５に示すように、半導体ウェハ１０の裏面上に、第２の絶縁膜１６（例えばシランを基剤とした３μｍの酸化膜）を形成する。ここで、上記アラインメントマークは、第２の絶縁膜１６に覆われるが、所定位置において突起状もしくは窪み状に形成されているため、第２の絶縁膜１６上でも、上記所定位置において認識カメラに検出され得る突起もしくは窪みが形成される。
もしくは、上記アラインメントマークが金属層により形成される場合、当該アラインメントマークが第２の絶縁膜１６で覆われていても、当該第２の絶縁膜１６上において上記金属層を反映した突起が形成されるため、当該アラインメントマークを認識カメラによって検出することができる。
次に、図６に示すように、ウィンドウ３０のセンターライン６１近傍（第１の配線が形成されている他の領域ではセンターライン６２）を開口する不図示のレジスト膜を形成して、このレジスト膜をマスクとして、半導体ウェハ１０の裏面側からエッチングを行う。これにより、センターライン６１近傍に位置する第２の絶縁膜１６及び第１の絶縁膜１２の一部が除去され、第１の配線１３ａ，１３ｂの一部が露出される。
次に、不図示のレジスト膜を除去した後、図７に示すように、第２の絶縁膜１６上の所定位置に、緩衝部材１７を形成する。この緩衝部材１７は、後に当該所定位置に形成される導電端子に加わる力を吸収し得るものであり、導電端子がプリント基板へ接合される際のストレスを緩和する機能を有すものである。
さらに、緩衝部材１７上を含む第２の絶縁膜１６上に、第２の配線１８用の金属層を形成する。ここで、第１の配線１３ａ，１３ｂは、第２の配線１８と電気的に接続される。そして、不図示のレジスト膜を、ウィンドウ３０におけるセンターライン６１近傍、第２の配線１８の形成領域以外の半導体ウェハ１０の領域を開口するようにパターニングして、そのレジスト膜をマスクとして上記金属層のエッチングを行うことで、第２の配線層１８を形成する。なお、上記不図示のレジスト膜を、アラインメントマークの形成領域に残すようにパターニングして、そのレジスト膜をマスクとして第２の配線層１８用の金属層のエッチングを行うことで、上記金属層から成るアラインメントマークを形成してもよい。
次に、不図示のレジスト膜を除去した後、図８に示すように、センターライン６１に沿って、半導体ウェハ１０の裏面から切削を行い、例えば逆Ｖ字型の断面形状を呈し、ガラス基板１４の一部にまで至る切削溝４０を形成する。このとき、回転ブレードの幅は、ウィンドウ３０内で露出する第１の配線１３ａ，１３ｂの端部に接触しない程度の幅である必要がある。また、この切削溝４０の断面形状は、逆Ｖ字型に限定されず、その他の形状（例えば矩形）であってもよい。
上記切削の際には、切削する前に、アラインメントマークの位置を認識カメラにより検出（認識）し、その結果に基づいて、正確なセンターライン６１の位置を求める。そして求めたセンターライン６１に対して回転ブレードの位置を合わせて、当該回転ブレードを当該センターライン６１に沿って移動させながら切削を行う。センターライン６２に沿った切削についても同様に行われる。
ここで、上述した切削の対象となる正確なセンターライン６１，６２の位置は、１箇所のアラインメントマークの位置の検出結果（予め不図示の記憶手段が持っている初期値デ
ータとのずれ量を補正して算出される）に基づいて決定される。もしくは、センターライン６１，６２の位置は、１本のダイシング領域６０上の複数箇所におけるアラインメントマークの位置の平均値を取った検出結果（予め不図示の記憶手段が持っている初期値データとのずれ量を補正して算出される）に基づいて決定される。
本工程では、切削溝４０を形成するためのセンターライン６１に対する回転ブレードの位置合せ用にアライメントマークを認識し、その認識結果に基づいて切削位置を決定している。ここで、例えば、第１の配線１３ａ，１３ｂに電気的に接続された第２の配線１８の向かい合った両端部を認識することで、その認識結果に基づいて切削位置を決定しても良い。しかしこの場合には、第２の配線１８の端部の状況に左右される。即ち、第２の配線１８の端部はウィンドウ３０の底部に形成されるため、通常のパターニング工程と異なり、パターニング形状の精度が高くない場合がある。したがって、位置認識用のマークとして使用するには、より高精度なパターニング形状である必要がある。これに対し、本発明のアライメントマークは、通常とおりの平坦な箇所においてパターンニング形成されているため、精度が高く、位置認識用マークとして信頼性が上がる。
その後、図９に示すように、第２の配線１８に対してメッキ処理を行い、例えばＮｉ−Ａｕから成るメッキ膜１９を形成する。
次に、図１０に示すように、切削溝４０内を含む半導体ウェハ１０の裏面上に保護膜
２０を形成する。ここで、例えば、半導体ウェハ１０の裏面を上方に向けた後、有機樹脂の回転塗布により、切削溝４０内を含む半導体ウェハ１０の裏面全体に、当該有機樹脂を行きわたらせる。これにより、切削溝４０内に露出する全ての層、即ち、第２の絶縁膜１６、半導体ウェハ１０、第１の絶縁膜１２、樹脂１５及びガラス基板１４の露出面が保護膜２０によって覆われる。
その後、緩衝部材１７に対応する位置に開口部を有した不図示のレジスト膜を半導体ウェハ１０の裏面に形成する。そして、このレジスト膜をマスクとしたエッチングにより保護膜２０の一部を除去して開口し、さらに、保護膜２０が開口した位置に導電端子２１を形成する。
そして、ダイシング領域６０の中心であるセンターライン６１に沿って切削して、半導体ウェハ１０を個々の半導体チップに分離する。ここで、切削溝４０内は保護膜２０で覆われているため、このときの切削では、ガラス基板１４及び保護層２０のみを切削すればよい。このとき、回転ブレードの幅は、切削溝４０内の第１の配線１３ａ，１３ｂ及び樹脂１５に接触しない程度の幅である必要がある。
上記切削の際には、切削溝４０の切削時と同様に、切削を行う前に、アラインメントマークの位置を認識カメラにより検出（認識）し、その結果に基づいて、正確なセンターライン６１の位置を求める。そして、求めたセンターライン６１に対して回転ブレードの位置を合わせて、当該回転ブレードを当該センターライン６１に沿って移動させながら切削を行う。センターライン６２に沿った切削についても同様に行われる。
ここで、もし仮に、上述したような本実施形態のアラインメントマークによる方法を用いない場合、上記切削工程（即ち、切削溝４０の形成、及び半導体ウェハ１０を分離する際の切削）における回転ブレードの位置合せを確実に行うことは極めて困難となる。
即ち、この場合の回転ブレードの位置合せは、例えば、半導体ウェハ１０に形成されたウィンドウ３０内を上面からみた図１２の平面図のように、切削溝４０内で露出する第２の配線１８ａ，１８ｂの端部８ａ，８ｂの位置を認識カメラで検出し、その検出結果に基づいてダイシング領域６０の中心、即ちセンターライン６１を求め、そのセンターライン６１に回転ブレードの位置を合わせる方法が考えられる。しかしながら、第２の配線１８ａ，１８ｂの端部８ａ，８ｂは、一般に、その形成時の加工によって破断面（切削された断面に凹凸が存在する状態の面）となっている場合が多いため、位置を正確に検出することが困難となる。そのため、端部８ａ，８ｂの位置に基づいて求められるセンターライン６１の位置が不正確になるという問題が生じる。
これに対して、切削工程にアラインメントマークを用いた本実施形態に係る半導体装置の製造方法は、第２の配線１８ａ，１８ｂの端部８ａ，８ｂの位置に依らないため、上述した端部８ａ，８ｂの位置の検出による方法に比して、回転ブレードの位置合せを確実に行うことが可能となる。これにより、半導体ウェハに対する切削精度を向上することが可能となる。
また、ダイシング領域６０に対する複数の異なる切削工程、即ち、切削溝４０の形成、及び半導体ウェハ１０を分離する際の切削の両方において、１種類のアラインメントマークを共通して使用することができる。これにより、上述した本実施形態に係る１枚の支持体が貼り合わされて成る半導体装置の製造プロセスにみられるように、ダイシング領域６０に対する複数の切削工程が必要となる場合においても、切削回転ブレードの位置合せのずれを極力低く抑えることが可能となる。従って、半導体ウェハ１０に対する切削精度を向上することが可能となる。
また、上記本実施形態の製造方法によれば、支持体が貼り合わされて成る半導体装置を１枚のガラス基板を用いて、歩留まり劣化を抑えるながら実現することができる。また、２枚のガラス基板を用いる場合に比して、半導体装置の厚さや製造コストの増大を極力低く抑えることが可能となる。
なお、本実施形態では、アラインメントマークを用いた回転ブレードの位置合せは、１枚のガラス基板を貼りあわせて成る半導体装置に適用されるとしたが、本発明はこれに限定されない。即ち、２枚のガラス基板を、半導体ウェハの両方の主面に張りあわせて成る半導体装置など、第１の配線の露出を必要とするものであれば、その他の構造を有する半導体装置に適用されるものであってもよい。
本発明の実施形態に係る半導体装置の製造方法を説明する平面図である。 本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の実施形態に係る半導体装置の製造方法を説明する平面図である。 従来例に係る半導体装置の概略構成を説明する斜視図である。 従来例に係る半導体装置の構成を説明する断面図である。
符号の説明
１０ 半導体ウェハ １０ａ，１０ｂ，１０ｃ，１０ｄ 半導体チップ領域
１２ 第１の絶縁膜 １４ ガラス基板 １５ 樹脂
１６ 第２の絶縁膜 １７ 緩衝部材
１８，１８ａ，１８ｂ 第２の配線 ８ａ，８ｂ 端部
１９ メッキ膜 ２０ 保護膜 ２１ 導電端子
３０ ウィンドウ ４０ 切削溝
５１ａ，５１ｂ，５２ａ，５２ｃ アラインメントマーク
６０ ダイシング領域 ６１，６２ センターライン

Claims (9)

  1. 半導体ウェハの表面に画定されたダイシング領域に沿って１対のパッドが配置され、前記半導体ウェハの裏面において前記１対のパッドに対応する位置に限り、当該１対のパッドを露出し得るように開口されたウィンドウが形成され、かつ前記半導体ウェハの表面に支持体が貼り付けられて成る積層体を、前記ダイシング領域に沿ってブレードを移動させながら、前記半導体ウェハの裏面から前記支持体の厚さ方向の途中まで達するように切削して、当該積層体に切削溝を形成する半導体装置の製造方法であって、
    前記半導体ウェハの裏面における前記ダイシング領域の両側に、当該ダイシング領域を挟むようにして互いに対向する１対のアラインメントマークを形成し、当該１対のアラインメントマークの位置を認識手段により検出し、当該検出結果に基づいて前記ダイシング領域のセンターラインを求め、当該センターライン上にブレードの位置を合わせて切削を行い、前記ウィンドウが形成された前記半導体ウェハの裏面側から前記支持体の厚さ方向の途中まで達する切削溝を形成する工程と、
    前記切削溝を形成した後の工程において、
    前記１対のアラインメントマークの位置を認識手段により検出し、当該検出結果に基づいて前記ダイシング領域のセンターラインを求め、当該センターライン上にブレードの位置を合わせて、前記半導体ウェハの裏面から切削を行うことにより、前記積層体を個々の半導体チップに分離することを特徴とする半導体装置の製造方法。
  2. 前記１対のアライメントマークが複数形成され、当該複数の１対のアライメントマークの位置を前記認識手段により検出し、前記複数の１対のアライメントマークの位置の平均値に基づいて前記ダイシング領域のセンターラインを求めることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記アラインメントマークは、半導体装置の製造工程で用いられる材料により形成され
    ることを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記アラインメントマークは、エッチングによって形成される突起もしくは窪み、または金属層であることを特徴とする請求項１，２，３のうちいずれか１項に記載の半導体装置の製造方法。
  5. 半導体チップの表面に画定されたダイシング領域に沿って配置されたパッドと、前記半導体チップの裏面において前記パッドに対応する位置に限り、当該半導体チップを開口するウィンドウを介して前記パッドと接続され、前記半導体チップの裏面に延在した配線と、前記半導体チップの表面に貼り付けられ、その厚さ方向の途中まで達する切削溝を有する支持体と、前記支持体の側面のうち、少なくとも切削溝が形成された部分及び配線を被覆する保護層と、前記半導体チップの裏面における前記ダイシング領域に沿って形成されたアラインメントマークと、を具備し、
    前記半導体チップは第１，第２，第３及び第４の角部を有し、
    前記ダイシング領域は、前記第１の角部から前記第２の角部への方向と平行な第１の方向のダイシング領域と、
    前記第１の角部から前記第３の角部への方向と平行であって、前記第１の方向のダイシング領域と直交する第２のダイシング領域とから成り、
    前記アライメントマークは前記半導体チップの前記第１，第２，及び第３の角部に形成され、
    前記第１の角部に形成されたアライメントマークは、前記第１及び第２の方向のダイシング領域のそれぞれの方向に沿って形成され、
    前記第１の角部の対角にある第４の角部にアライメントマークが形成されておらず、
    前記第２の角部に形成されたアライメントマークは、前記第２の方向のダイシング領域に沿って形成され、
    前記第３の角部に形成されたアライメントマークは、前記第１の方向のダイシング領域に沿って形成されていることを特徴とする半導体装置。
  6. 前記アラインメントマークは、半導体装置の製造工程で用いられる材料により形成されることを特徴とする請求項５に記載の半導体装置。
  7. 前記アラインメントマークは、エッチングによって形成される突起もしくは窪み、または金属層であることを特徴とする請求項５または請求項６に記載の半導体装置。
  8. 前記ダイシング領域は、第１の方向のダイシング領域と、前記第１の方向のダイシング領域と直交する第２のダイシング領域とから成り、
    前記１対のアライメントマークは、前記第１の方向のダイシング領域の両側に、当該ダイシング領域を挟むようにして互いに対向する第１の１対のアライメントマークと、前記第２の方向のダイシング領域の両側に、当該ダイシング領域を挟むようにして向かい合う第２の１対のアライメントマークとを有し、
    前記第１及び第２の１対のアライメントマークは分割される個々の半導体チップの角部に形成されており、
    前記個々の半導体チップの一部の角部にはアライメントマークが形成されていないことを特徴とする請求項１に記載の半導体装置の製造方法。
  9. 前記請求項８に記載された半導体装置の製造方法によって個々に分割された半導体装置。
JP2004062323A 2004-03-05 2004-03-05 半導体装置及びその製造方法 Expired - Fee Related JP4753170B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004062323A JP4753170B2 (ja) 2004-03-05 2004-03-05 半導体装置及びその製造方法
TW094104769A TWI288956B (en) 2004-03-05 2005-02-18 Semiconductor device and manufacturing method thereof
US11/069,061 US7456083B2 (en) 2004-03-05 2005-03-02 Semiconductor device and manufacturing method of the same
CNB2005100530225A CN100446187C (zh) 2004-03-05 2005-03-04 半导体装置及其制造方法
KR1020050018007A KR100682003B1 (ko) 2004-03-05 2005-03-04 반도체 장치 및 그 제조 방법
SG200501359A SG114787A1 (en) 2004-03-05 2005-03-05 Semiconductor device and manufacturing method of the same
EP05004918A EP1575086A3 (en) 2004-03-05 2005-03-07 Semiconductor device and manufacturing method of the same, including a dicing step

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004062323A JP4753170B2 (ja) 2004-03-05 2004-03-05 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010127140A Division JP2010199625A (ja) 2010-06-02 2010-06-02 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2005252078A JP2005252078A (ja) 2005-09-15
JP2005252078A5 JP2005252078A5 (ja) 2007-04-19
JP4753170B2 true JP4753170B2 (ja) 2011-08-24

Family

ID=34824512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004062323A Expired - Fee Related JP4753170B2 (ja) 2004-03-05 2004-03-05 半導体装置及びその製造方法

Country Status (7)

Country Link
US (1) US7456083B2 (ja)
EP (1) EP1575086A3 (ja)
JP (1) JP4753170B2 (ja)
KR (1) KR100682003B1 (ja)
CN (1) CN100446187C (ja)
SG (1) SG114787A1 (ja)
TW (1) TWI288956B (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI232560B (en) 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
TWI229435B (en) * 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
JP4401181B2 (ja) * 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
JP3962713B2 (ja) * 2003-09-30 2007-08-22 キヤノン株式会社 アライメントマークの形成方法、およびデバイスが構成される基板
JP4322181B2 (ja) * 2004-07-29 2009-08-26 三洋電機株式会社 半導体装置の製造方法
US20060258051A1 (en) * 2005-05-10 2006-11-16 Texas Instruments Incorporated Method and system for solder die attach
KR100652435B1 (ko) * 2005-10-07 2006-12-01 삼성전자주식회사 첫 번째 다이의 위치를 구분할 수 있는 표시수단을구비하는 웨이퍼 및 웨이퍼의 다이 부착 방법
US8153464B2 (en) * 2005-10-18 2012-04-10 International Rectifier Corporation Wafer singulation process
TWI324800B (en) 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
TW200737506A (en) * 2006-03-07 2007-10-01 Sanyo Electric Co Semiconductor device and manufacturing method of the same
JP2007329153A (ja) * 2006-06-06 2007-12-20 Fujitsu Ltd デバイスの製造方法、ダイシング方法、およびダイシング装置
TWI367557B (en) 2006-08-11 2012-07-01 Sanyo Electric Co Semiconductor device and manufaturing method thereof
JP5076407B2 (ja) * 2006-09-05 2012-11-21 ミツミ電機株式会社 半導体装置及びその製造方法
KR100784388B1 (ko) * 2006-11-14 2007-12-11 삼성전자주식회사 반도체 패키지 및 제조방법
JP5010247B2 (ja) 2006-11-20 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US7569409B2 (en) * 2007-01-04 2009-08-04 Visera Technologies Company Limited Isolation structures for CMOS image sensor chip scale packages
US7679167B2 (en) * 2007-01-08 2010-03-16 Visera Technologies Company, Limited Electronic assembly for image sensor device and fabrication method thereof
JP2008294405A (ja) * 2007-04-25 2008-12-04 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008288285A (ja) * 2007-05-15 2008-11-27 Sharp Corp 積層基板の切断方法、半導体装置の製造方法、半導体装置、発光装置及びバックライト装置
DE102007030284B4 (de) * 2007-06-29 2009-12-31 Schott Ag Verfahren zum Verpacken von Halbleiter-Bauelementen und verfahrensgemäß hergestelltes Zwischenprodukt
US8338267B2 (en) * 2007-07-11 2012-12-25 Sematech, Inc. Systems and methods for vertically integrating semiconductor devices
WO2009007930A2 (en) * 2007-07-12 2009-01-15 Nxp B.V. Integrated circuits on a wafer and method for separating integrated circuits on a wafer
TWI375321B (en) * 2007-08-24 2012-10-21 Xintec Inc Electronic device wafer level scale packages and fabrication methods thereof
CN101950729B (zh) * 2007-09-05 2012-09-26 精材科技股份有限公司 电子元件的晶圆级封装及其制造方法
JP2010103300A (ja) * 2008-10-23 2010-05-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8289388B2 (en) * 2009-05-14 2012-10-16 Asm Assembly Automation Ltd Alignment method for singulation system
CN102800656B (zh) * 2011-05-20 2015-11-25 精材科技股份有限公司 晶片封装体、晶片封装体的形成方法以及封装晶圆
DE102011112659B4 (de) * 2011-09-06 2022-01-27 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
JP6096442B2 (ja) * 2012-09-10 2017-03-15 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
JP6193665B2 (ja) * 2013-07-26 2017-09-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6257291B2 (ja) * 2013-12-04 2018-01-10 株式会社ディスコ パッケージ基板の加工方法
CN104977745B (zh) * 2015-06-24 2018-05-25 武汉华星光电技术有限公司 液晶显示面板用基板及液晶显示面板切割方法
JP2017053999A (ja) * 2015-09-09 2017-03-16 株式会社東芝 半導体装置および検査パターン配置方法
JP6607639B2 (ja) * 2015-12-24 2019-11-20 株式会社ディスコ ウェーハの加工方法
US10163954B2 (en) * 2016-04-11 2018-12-25 Omnivision Technologies, Inc. Trenched device wafer, stepped-sidewall device die, and associated method
JP2019054172A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置
JP7075652B2 (ja) * 2017-12-28 2022-05-26 三星ダイヤモンド工業株式会社 スクライブ装置およびスクライブ方法
DE102019204457B4 (de) * 2019-03-29 2024-01-25 Disco Corporation Substratbearbeitungsverfahren
CN110549351B (zh) * 2019-09-19 2020-10-30 中国科学院合肥物质科学研究院 一种物料氧化层打磨机器人控制系统及其控制方法
CN111128966A (zh) * 2019-12-25 2020-05-08 华天科技（昆山）电子有限公司 对位结构及封装切割方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6030314A (ja) 1983-07-08 1985-02-15 富士通株式会社 ダイシング装置
JPH04177715A (ja) * 1990-11-10 1992-06-24 Fujitsu Ltd 半導体装置
US5777392A (en) 1995-03-28 1998-07-07 Nec Corporation Semiconductor device having improved alignment marks
JP2666761B2 (ja) 1995-03-28 1997-10-22 日本電気株式会社 半導体ウェハ
KR970008386A (ko) * 1995-07-07 1997-02-24 하라 세이지 기판의 할단(割斷)방법 및 그 할단장치
IL123207A0 (en) * 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
US6271102B1 (en) 1998-02-27 2001-08-07 International Business Machines Corporation Method and system for dicing wafers, and semiconductor structures incorporating the products thereof
JP3065309B1 (ja) * 1999-03-11 2000-07-17 沖電気工業株式会社 半導体装置の製造方法
WO2001009927A1 (en) * 1999-07-28 2001-02-08 Infineon Technologies North America Corp. Semiconductor structures and manufacturing methods
US6309943B1 (en) * 2000-04-25 2001-10-30 Amkor Technology, Inc. Precision marking and singulation method
US6579738B2 (en) * 2000-12-15 2003-06-17 Micron Technology, Inc. Method of alignment for buried structures formed by surface transformation of empty spaces in solid state materials
US6869861B1 (en) * 2001-03-08 2005-03-22 Amkor Technology, Inc. Back-side wafer singulation method
JP3603828B2 (ja) * 2001-05-28 2004-12-22 富士ゼロックス株式会社 インクジェット式記録ヘッド及びその製造方法並びにインクジェット式記録装置
JP3872319B2 (ja) * 2001-08-21 2007-01-24 沖電気工業株式会社 半導体装置及びその製造方法
JP2003100666A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置の製造方法
JP2004006820A (ja) * 2002-04-23 2004-01-08 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP3877700B2 (ja) * 2002-04-23 2007-02-07 三洋電機株式会社 半導体装置及びその製造方法
JP2003347476A (ja) * 2002-05-22 2003-12-05 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
CN2552163Y (zh) * 2002-05-23 2003-05-21 立卫科技股份有限公司 封装切单的辨识点电镀线的结构
JP3796202B2 (ja) * 2002-07-05 2006-07-12 三洋電機株式会社 半導体集積装置の製造方法

Also Published As

Publication number Publication date
US20050208735A1 (en) 2005-09-22
EP1575086A3 (en) 2006-06-14
TWI288956B (en) 2007-10-21
KR20060043788A (ko) 2006-05-15
JP2005252078A (ja) 2005-09-15
SG114787A1 (en) 2005-09-28
CN100446187C (zh) 2008-12-24
CN1664991A (zh) 2005-09-07
KR100682003B1 (ko) 2007-02-15
EP1575086A2 (en) 2005-09-14
TW200535941A (en) 2005-11-01
US7456083B2 (en) 2008-11-25

Similar Documents

Publication Publication Date Title
JP4753170B2 (ja) 半導体装置及びその製造方法
JP3739375B2 (ja) 半導体装置及びその製造方法
JP4934053B2 (ja) 半導体装置およびその製造方法
JP4401181B2 (ja) 半導体装置及びその製造方法
KR100543481B1 (ko) 반도체 장치 및 그 제조 방법
US6759745B2 (en) Semiconductor device and manufacturing method thereof
KR101397203B1 (ko) 반도체 장치
JP4379102B2 (ja) 半導体装置の製造方法
KR20040092435A (ko) 반도체 장치 및 그 제조 방법
US7759808B2 (en) Semiconductor substrate including first and second recognition marks and method for manufacturing semiconductor device
KR20060048058A (ko) 반도체 장치 및 그 제조 방법
JP2003086762A (ja) 半導体装置及びその製造方法
JP4334397B2 (ja) 半導体装置及びその製造方法
KR101059625B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
JP2010199625A (ja) 半導体装置及びその製造方法
JP4737995B2 (ja) 半導体装置
JP2002026064A (ja) 半導体素子のボンディングパッド構造体及びその製造方法
JP2010016395A5 (ja)
JP4522213B2 (ja) 半導体装置の製造方法
US11688715B2 (en) Semiconductor die with multiple contact pads electrically coupled to a lead of a lead frame
JP4805362B2 (ja) 半導体装置の製造方法
JP2003188333A (ja) 半導体装置およびその製造方法
JP5188039B2 (ja) 半導体装置及び半導体構成体並びにそれらの製造方法
JP4597182B2 (ja) 半導体装置及びその製造方法
JP2008294318A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070302

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100602

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100611

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110405

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110516

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110614

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110614

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20111114

LAPS Cancellation because of no payment of annual fees