JP3796202B2 - 半導体集積装置の製造方法 - Google Patents
半導体集積装置の製造方法 Download PDFInfo
- Publication number
- JP3796202B2 JP3796202B2 JP2002197297A JP2002197297A JP3796202B2 JP 3796202 B2 JP3796202 B2 JP 3796202B2 JP 2002197297 A JP2002197297 A JP 2002197297A JP 2002197297 A JP2002197297 A JP 2002197297A JP 3796202 B2 JP3796202 B2 JP 3796202B2
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- semiconductor
- boundary
- integrated device
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の属する技術分野】
本発明は、半導体集積装置及びその製造方法に関し、特に半導体集積装置のパッケージング構造及びその製造方法の具現に関する。
【0002】
【従来の技術】
半導体集積装置においては、そのパッケージング技術が、同半導体集積装置を小型化するうえで重要な要素となる。このパッケージング技術として、近年、チップサイズパッケージ(CSP:Chip Size Package)が提案されている。図9に、こうしたチップサイズパッケージを採用した半導体集積装置についてその一例を示す。
【0003】
同図9(a)に示すように、この半導体集積装置においては、シリコンチップ10のうち、複数の半導体素子が形成された一主面上に、内部パッド(内部配線)14が形成されている。そして、このシリコンチップ10のうち半導体素子が形成されている主面には、エポキシ樹脂21によってガラス基板20が装着されている。また、シリコンチップ10のうちの上記半導体素子の形成されている面の裏面には、エポキシ樹脂31によってガラス基板30が装着されている。なお、これらシリコンチップ10及びガラス基板30の側面は、ガラス基板20側に広がる傾斜面として形成されている。
【0004】
また、上記ガラス基板30上には、外部端子としての複数のバンプ(外部電極)40が形成されており、上記シリコンチップ10に形成されている半導体素子とこれらバンプ40とは、側面に形成されている外部配線41を介して電気的なコンタクトがとられている。そして、これらシリコンチップ10及びガラス基板30の側面やバンプ40の周囲には、これら外部配線41等を覆うようにして保護膜42が形成されている。
【0005】
図9(b)に、この半導体集積装置をガラス基板30側から見た平面図(底面図)を示す。同図9(b)に示すように、ガラス基板30の底面には、上記複数のバンプ40がマトリクス状に配列されてボールグリッドアレイ(BGA)を形成している。
【0006】
【発明が解決しようとする課題】
ところで、上記内部パッド14は、図10(a)に拡大して示すように、その端部の側面で外部配線41と接続されているにすぎない。このため、内部パッド14及びその近傍の層からなる互いに膨張係数の異なる複数の層の膨張収縮によって、内部パッド14と外部配線41との接続部Cにストレスが生じる。そして、このストレスによって、これら内部パッド14と外部配線41とが、図10(b)に示すように乖離しやすくなる。
【0007】
このように、先の図9に示す態様にてパッケージングのされた半導体集積装置にあっては、内部パッド14と外部配線41との接続にかかる信頼性の低下が避けられないものとなっていた。
【0008】
なお、先の図9に示したものに限らず、内部端子の端部と外部配線とを先の図9と同様の態様で接続するものにあっては、内部パッド14と外部配線41との接続にかかる信頼性の低下に関するこうした実情も概ね共通したものとなっている。
【0009】
本発明は上記実情に鑑みてなされたものであり、その目的は、チップサイズパッケージのなされた半導体集積装置において、その内部端子と外部配線との接続にかかる信頼性を好適に維持することのできる半導体集積装置及びその製造方法を提供することにある。
【0010】
【課題を解決するための手段】
この発明は、一方の主面上に複数の内部端子が配置される半導体チップと、一方の主面に前記半導体チップが固着され、他方の主面上に複数の外部端子が配置される絶縁基板と、前記絶縁基板の側面を迂回して配置され、前記複数の外部端子と前記複数の内部端子を接続する外部配線と、を備え、前記外部配線は、前記複数の内部端子の前記絶縁基板側の主面の一部を介して前記複数の内部端子と接続されることで、その内部端子と外部配線との接続にかかる信頼性を好適に維持することを可能とする。
【0011】
また、この発明は、複数の半導体素子が形成された半導体ウエハの一方の主面上であって隣接する前記半導体素子の境界の両側に所定の間隔を隔てて金属の内部端子を形成する第1の工程と、前記半導体ウエハの他方の主面側に樹脂を介して絶縁基板を固着すると共に、この絶縁基板上に複数の外部端子を形成する第2の工程と、前記半導体ウエハの他方の主面側から前記複数の半導体素子の境界に合わせてレーザを照射し、前記複数の半導体素子の境界付近の前記絶縁基板及び前記樹脂を除去することで前記内部端子の一部を露出する第3の工程と、前記内部端子の露出部分を被い、前記複数の外部端子と接続される外部配線を形成する第4の工程と、前記絶縁基板が固着された前記半導体ウエハを前記複数の半導体素子の配列に合わせてダイシングする第5の工程と、を有し、前記第3の工程は、前記内部端子の主面を含む水平面に当たる前記レーザの収束光の径が前記内部端子間の所定の間隔よりも大きくなるように前記レーザを照射することで、その内部端子と外部配線との接続にかかる信頼性を好適に維持することを可能とする。
【0012】
更に、この発明は、複数の半導体素子が形成された半導体ウエハの一方の主面上であって隣接する前記半導体素子との境界を跨るように金属の内部端子を形成する第1の工程と、前記半導体ウエハの他方の主面側に樹脂を介して絶縁基板を固着すると共に、この絶縁基板上に複数の外部端子を形成する第2の工程と、前記半導体ウエハの他方の主面側から前記複数の半導体素子の境界に合わせてレーザを照射し、前記複数の半導体素子の境界付近の前記絶縁基板及び前記樹脂を除去することで前記内部端子の一部を露出させる第3の工程と、前記内部端子の露出部分を被い、前記複数の外部端子と接続される外部配線を形成する第4の工程と、前記絶縁基板が固着された前記半導体ウエハを前記複数の半導体素子の配列に合わせてダイシングする第5の工程と、を有することで、その内部端子と外部配線との接続にかかる信頼性を好適に維持することを可能とする。
【0013】
【発明の実施の形態】
(第1の実施形態)
以下、本発明にかかる半導体集積装置及びその製造方法をCCDイメージセンサの形成された半導体集積装置及びその製造方法に適用した第1の実施形態について、図面を参照しつつ説明する。
【0014】
図1に、本実施形態にかかるCCDイメージセンサの構成を示す。図1に示されるように、同CCDイメージセンサ110は、光電変換を行う撮像部110Pと、この光電変換された電荷を一時的に蓄えておく蓄積部110Cと、同蓄積部110Cに蓄えられた電荷を出力部110Sに出力するための水平転送部110Hとを有して構成されている。
【0015】
ここで、撮像部110Pは、照射された光像に対応した光電変換を行う。続いて、画素毎に光電変換された情報電荷は、蓄積部110Cに対し1フレーム毎に高速転送(フレームシフト)される。この蓄積部110Cに蓄積された1フレーム分の情報電荷は次に、水平転送部110Hに1ライン毎に転送される。続いて、水平転送部110Hに転送された情報電荷は、出力部110Sに1画素毎に転送され、この出力部110Sに転送された情報電荷が電圧値に変換される。そして、出力端子TSを介して当該CCDイメージセンサ110の撮像信号として信号処理系(図示略)に出力される。
【0016】
こうした情報電荷の転送動作は、CCDイメージセンサ110の各部のゲート電極に電圧を印加することで行われる。詳しくは、撮像部110P及び蓄積部110Cにおいては、3相の異なる電圧(φP1〜φP3、φC1〜φC3)を端子TP1〜TP3、TC1〜TC3を介して所定のゲート電極に印加することで電荷の転送を行う。これに対し、水平転送部110Hにおいては、2相の異なる電圧(φH1、φH2)を端子TH1及びTH2を介して所定のゲート電極に印加することで電荷の転送を行う。
【0017】
このCCDイメージセンサ110は、先の図9に示したようなチップサイズパッケージでパッケージングがなされている。図2に、このチップサイズパッケージのなされたCCDイメージセンサ110の断面構成を示す。
【0018】
同図2に示すように、例えばシリコンからなる半導体チップ100の一主面には、ここでは図示しないが、先の図1に示したCCDイメージセンサ110(半導体素子)が形成されている。そして、このCCDイメージセンサ110の形成された半導体チップ100の一主面上には、内部パッド(内部端子)140が形成されている。更に、この半導体チップ100の上記一主面上には、アクリル層220が形成されており、その上面には、エポキシ樹脂210を介してガラス基板200が装着されている。
【0019】
一方、半導体チップ100の他方の主面には、エポキシ樹脂310を介してガラス基板300が装着されている。このガラス基板300には、その半導体チップ100側の主面の反対面となる主面上に外部端子としてのバンプ400が形成されている。そして、半導体チップ100の側面に沿ってバンプ400と内部パッド140とを接続する外部配線410が形成されている。詳しくは、この外部配線410は、ガラス基板300の側面と、半導体チップ100の側面と対向する面の裏面となるエポキシ樹脂310の側面とに接して形成されている。
【0020】
ここで、本実施形態においては、図3に示すように、外部配線410は、内部パッド140の断面積よりも広い面積を有する接続面で内部パッド140と(その半導体チップ100との接触面となる主面の一部で)接続されている。すなわち、内部パッド140の端部がエポキシ樹脂310よりも外側に突出し、内部パッド140とエポキシ樹脂310との間で段差を形成するようにしている。そして、この段差を利用して外部配線410と内部パッド140とを接続し、従来構成における接続面(内部パッド140の断面)の1辺の長さDよりも長い長さXを有する接続面で外部配線410と内部パッド140とを接続するようにしている。この結果、内部パッド140の断面よりも広い面積の接続面で外部配線410と内部パッド140とが接続されることになり、外部配線410と内部パッド140との接続部分Cの面積を十分に広く設定することができる。これにより、外部配線410と内部パッド140との接続強度を高めることができ、断線等の不都合を好適に抑制することができる。
【0021】
次に、本実施形態にかかるチップサイズパッケージのなされたCCDイメージセンサ110の製造工程について、図4及び図5を用いて説明する。
ここではまず、図4(a)に示すように、CCDイメージセンサ110が複数形成されたウエハ状の半導体基板100’のうち、同CCDイメージセンサ110の形成されている一主面(受光面)側に例えばアルミ(Al)材料からなる上記内部パッド140を形成する。図4(b)に、この内部パッド140の形成された半導体基板100’の平面図を示す。同図4(b)に示すように、この内部パッド140は、各CCDイメージセンサの境界(図中、一点鎖線)近傍で所定の間隔を有するように互いに分離して形成されると共に、先の図1に示した端子TP1〜TP3、TC1〜TC3、TH1及びTH2、TS等に対応して、個別に形成される。
【0022】
そして、この後、図4(c)に示すように、アクリル層220を形成した後、半導体基板100’の受光面に上記ガラス基板200とするガラス基板200’をエポキシ樹脂210にて装着する。次に、図4(d)に示すように、半導体基板100’のうち、上記受光面に対向する面をグラインドする。更に、同図4(d)に示すように、半導体基板100’のうち、隣接する上記半導体チップ100の境界付近を基板100’の裏面側からエッチングして上記内部パッド140の一部を露出させる。ここでは、図4(d)に示すように、半導体チップ100の側面がガラス基板200’側に広がる傾斜面となるようにする。更に、図4(e)に示すように、半導体チップ100のうち、上記グラインドがなされた面に先の図2に示したガラス基板300とするガラス基板300’をエポキシ樹脂310にて装着する。すなわち、半導体チップ100のグラインド面及びエッチングのなされた面(エッチング面)とを被うように樹脂層としてのエポキシ樹脂310を積層させた後、これにガラス基板300’を装着させる。ここでは、半導体チップ100の切削された面にも上記エポキシ樹脂が充填されるようにする。
【0023】
次に、図5(a)に示すように、ガラス基板300’上の上記外部端子としてのバンプが配置される場所に緩衝部材440を形成する。更に、図5(a)に示すように、例えばYgレーザやCO2レーザ等によってガラス基板300’側からガラス基板200の一部を切断することのできる深さまで、ガラス基板300’等を逆V字型に除去する。
【0024】
詳しくは、ここでは、レーザ光の光軸の中心Aを半導体チップ100の境界に合わせつつ、ガラス基板200’の深部に焦点Pを合わせて、ガラス基板300’側からレーザを照射する。この際、図5(b)に示すように、内部パッド140の主面を含む水平面Jでのレーザの収束光の径Lが、半導体チップ100の境界を挟んで隣接する内部パッド140間の間隔Mよりも大きくなるように焦点Pの位置を設定する。これにより、先ず、レーザ照射によって、波線aに沿ってガラス基板300’やエポキシ樹脂310にテーパ加工がなされると共に、内部パッド140の半導体チップ100側の面の一部が露出される。
【0025】
特に、内部パッド140については、アルミ材料等の金属材料で形成されているため、レーザ光を反射し、レーザによって消失されることがない。このため、内部パッド140よりもガラス基板200’側へは、波線bに沿ってレーザが照射されることになる。この結果、内部パッド140と樹脂310との間に段差が設けられつつ、ガラス基板200’の一部までがレーザによって消失される。
【0026】
次に、図5(c)に示すように、上記緩衝部材440及び上記除去された面を覆うようにして、例えばスパッタ法により金属(例えばアルミAl)を堆積させ、これをパターニングすることで上記外部配線410を形成する。これにより、外部配線410は、内部パッド140の半導体チップ100側の面の上記レーザによって露出させた部分と接続されるようになる。
【0027】
次に、図5(d)に示すように、上記バンプの形成される領域を除き、ガラス基板300及び半導体チップ100(より正確には、エポキシ樹脂310の側面)等の切削された傾斜面に保護膜420を積層形成する。そして、図5(d)に示すように、緩衝部材440上にバンプ400を形成する。更に、同図5(d)に一点鎖線で示す半導体チップ間の境界領域をダイシングし、パッケージングされた各CCDイメージセンサのチップとして切断する。
【0028】
以上説明した本実施形態によれば、以下の効果が得られるようになる。
(1)外部配線410を内部パッド140の半導体チップ100側の面と接続させることで、これら外部配線410と内部パッド140との接続部Cの面積を十分に確保することができる。このため、外部配線410と内部パッド140との接合強度を高めることができる。
【0029】
(2)外部配線410の形成される側面を形成すべく行われる半導体チップ100の境界に沿ってガラス基板300’等を除去する工程を、レーザを用いて行った。これにより、この切除をダイシング等で行った場合と比較して、ガラス基板300’やエポキシ樹脂310の切除面を滑らかなものとすることができる。このため、この切除面に信頼性の高い外部配線を形成することができる。
【0030】
(3)外部配線410の形成される側面を形成すべく行われる半導体チップ100の境界に沿ってガラス基板300’等を除去する工程において、ガラス基板200’の一部まで切除するようにした。これにより、保護膜420の形成に際し、図6に示すように、外部配線410や内部パッド140の端部をこの保護膜420によって好適に被うことができる。したがって、外部配線410及び内部パッドを外部から遮断することができ、外部配線410及び内部パッド140の腐食を防止することができる。
【0031】
(第2の実施形態)
以下、本発明にかかる半導体集積装置及びその製造方法をCCDイメージセンサの形成された半導体集積装置及びその製造方法に適用した第2の実施形態について、上記第1の実施形態との相違点を中心に図面を参照しつつ説明する。
【0032】
図7は、本実施形態にかかるCCDイメージセンサ110の製造工程を示す。この一連の工程においては、先ず、図7(a)に示すように、半導体基板100’の複数のCCDイメージセンサ110が形成されている一主面(受光面)側に内部パッド540を形成する。ここでは、図7(b)に示すように、内部パッド540を隣接するCCDイメージセンサ110の境界を跨るように形成する。
【0033】
この後、先の図4(c)〜図4(e)に示した工程と同様の工程を経て、図7(c)に示すように、絶縁基板300’側からCCDイメージセンサ110の境界に合わせて、例えば、YgレーザやCO2レーザを照射し、CCDイメージセンサ110の境界付近上の絶縁基板300’、樹脂310を除去する。これにより、内部パッド540の中央部分が露出される。尚、この際、内部パッド540下のアクリル層220や樹脂210については、内部パッド540がレーザ光を反射するため、除去されない。
【0034】
続いて、図7(d)に示すように、緩衝部材440及び除去された面を覆うようにして、例えば、スパッタ法により金属を堆積させ、これをパターニングして外部配線410を形成する。これにより、外部配線410は、内部パッド540のレーザによって露出させた部分と接続されるようになり、内部パッド540の断面よりも面積の広い接続面にて内部パッド540と接続されることになる。これ以降は、図5(c)に示す工程と同様に、CCDイメージセンサの境界領域をダイシングし、パッケージングされた各CCDイメージセンサ110のチップとして切断する。
【0035】
以上説明した本実施形態によっても、先の第1の実施形態の上記(1)及び(2)の効果を得ることができる。
なお、上記実施形態は、以下のように変更して実施してもよい。
【0036】
・内部パッド140、540の材料について、アルミ材料に限られるものではなく、光を反射する性質を有し、且つ導電性を有するものであれば、適宜変更可能である。
【0037】
・外部配線410を、内部パッド140の半導体チップ100側の面のみならず、その膜厚方向の面(側面)等とも接続されるようにしてもよい。これは、上記第1の実施形態のように、外部配線410の形成される側面を形成すべく行われる半導体チップ100の境界に沿ってガラス基板300’等を除去する工程において、ガラス基板200’の一部まで除去するようにする場合には、容易に行うことができる。
【0038】
・上記第2の実施形態において、図7(c)に示す工程の後に、図8(a)に示すように、内部パッド540の露出部分にレジスト600でマスクを形成し、図8(b)に示すように、内部パッド540をエッチングするようにしてもよい。この際、エッチングにて除去する幅Pを、後のダイシング幅よりも広くしておくことが望ましい。これによれば、CCDイメージセンサ110の配列に沿って分割する際、内部パッド540及び外部配線410の端部を覆う保護膜420や内部パッド540を外部から遮断することができる。
【0039】
・半導体基板のうち、CCDイメージセンサの形成された一主面と貼り合せる透明基板としては、ガラス基板に限らない。また、半導体基板のうち、CCDイメージセンサの形成された面に対向する面と貼り合せる絶縁基板についても、ガラス基板に限らない。
【0040】
・半導体基板に透明基板や絶縁基板を装着する際に用いる樹脂層としては、エポキシ樹脂に限らない。
・その他、先の図4及び図5に示した製造工程は、外部配線410を内部パッド140の半導体チップ100側の面と接続させる範囲で適宜変更してもよい。例えば、図4(d)に示す工程において、半導体チップ100の境界に沿って半導体基板100’をエッチングする工程は、省略してもよい。
【0041】
・半導体基板に形成される集積回路としては、フレームトランスファ型CCDイメージセンサに限らず、例えばインターライン型CCDイメージセンサであってもよい。
【0042】
・パッケージング構造としては、先の図2に示したものに限らない。例えば、集積回路の形成される半導体チップの一主面側に絶縁基板を形成するとともに、この上に外部端子を形成する構成としてもよい。この場合であっては、外部端子と接続する外部配線を、内部パッドのうちの半導体チップとの接触面と対向する主面側で接続するようにすればよい。
【0043】
【発明の効果】
本願発明によれば、外部配線を内部パッドの半導体チップ側の面と接続させることで、これら外部配線と内部端子との接続部の面積を十分に確保することができる。これにより、内部端子と外部配線との接続にかかる信頼性を好適に維持することができるようになる。
【図面の簡単な説明】
【図1】本発明にかかる半導体集積装置の第1の実施形態における集積回路としてのCCDイメージセンサの構成を示すブロック図。
【図2】同実施形態の構成を示す断面図。
【図3】同実施形態において、内部パッドと外部配線との接続部近傍を拡大して示す断面図。
【図4】同実施形態の製造工程を示す断面図。
【図5】同実施形態の製造工程を示す断面図。
【図6】同実施形態において外部配線及び内部パッドを被う保護膜を示す断面図。
【図7】本発明にかかる半導体集積装置の第2の実施形態における集積回路としてのCCDイメージセンサ製造工程を示す断面図。
【図8】上記第2の実施形態の変形例を示す断面図。
【図9】従来のチップサイズパッケージのなされた半導体集積装置の構成を示す断面図。
【図10】上記従来の半導体集積装置において、内部パッドと外部配線との接続部近傍を拡大して示す断面図。
【符号の説明】
100…半導体チップ、140…内部パッド、200…ガラス基板、210…エポキシ樹脂、220…アクリル樹脂、300…ガラス基板、310…エポキシ樹脂、400…バンプ、410…外部配線、420…保護膜、440…緩衝部材。
Claims (8)
- 複数の半導体素子が形成された半導体ウエハの一方の主面上であって隣接する前記半導体素子の境界から第1の間隔を隔てて金属の内部端子を形成する第1の工程と、
前記半導体ウエハの一方の主面に基板を接着する第2の工程と、
前記半導体ウエハの他方の主面の前記境界をエッチングする第3の工程と、
前記半導体ウエハの他方の主面側を絶縁物で被う第4の工程と、
前記半導体ウエハの他方の主面側から前記境界に合わせてレーザを照射し、前記内部端子の一部を露出する第5の工程と、
前記内部端子の露出部分を被って外部配線を形成する第6の工程と、
前記境界をダイシングすることにより、個々の半導体集積装置に切断する第7の工程と、を有することを特徴とする半導体集積装置の製造方法。 - 請求項1記載の半導体集積装置の製造方法において、
前記第5の工程は、前記レーザの光軸の中心を前記境界に対応付けて前記レーザを照射することを特徴とする半導体集積装置の製造方法。 - 請求項2記載の半導体集積装置の製造方法において、
前記第5の工程は、前記内部端子の主面を含む水平面に当たる前記レーザの収束光の半径が前記第1の間隔よりも大きくなるように前記レーザを照射することを特徴とする半導体集積装置の製造方法。 - 請求項1乃至3のいずれかの1項に記載の半導体集積装置の製造方法において、
前記第6の工程の後、前記半導体ウエハの他方の主面側を保護膜で被う工程を有し、
前記第6の工程は、前記境界から第2の間隔を隔てて外部配線を形成し、
前記第7の工程は、前記第6の工程における前記第2の間隔よりも狭い間隔でダイシングすることを特徴とする半導体集積装置の製造方法。 - 複数の半導体素子が形成された半導体ウエハの一方の主面上であって隣接する前記半導体素子との境界を跨るように金属の内部端子を形成する第1の工程と、
前記半導体ウエハの一方の主面に基板を接着する第2の工程と、
前記半導体ウエハの他方の主面の前記境界をエッチングする第3の工程と、
前記半導体ウエハの他方の主面側を絶縁物で被う第4の工程と、
前記半導体ウエハの他方の主面側から前記境界に合わせてレーザを照射し、前記内部端子の一部を露出させる第5の工程と、
前記境界から第1の間隔を隔てて前記内部端子をエッチングして、前記内部端子の側面を露出させる第6の工程と、
前記内部端子の露出部分を被って外部配線を形成する第7の工程と、
前記境界をダイシングすることにより、個々の半導体集積装置に切断する第8の工程と、を有することを特徴とする半導体集積装置の製造方法。 - 請求項5記載の半導体集積装置の製造方法において、
前記第5の工程は、前記レーザの光軸の中心を前記境界に対応付けて前記レーザを照射することを特徴とする半導体集積装置の製造方法。 - 請求項6記載の半導体集積装置の製造方法において、
前記第5の工程は、前記内部端子の主面を含む水平面に当たる前記レーザの収束光の半径が前記第1の間隔よりも大きくなるように前記レーザを照射することを特徴とする半導体集積装置の製造方法。 - 請求項5乃至7のいずれかの1項に記載の半導体集積装置の製造方法において、
前記第7の工程の後、前記半導体ウエハの他方の主面側を保護膜で被う工程を有し、
前記第7の工程は、前記境界から第2の間隔を隔てて外部配線を形成し、
前記第8の工程は、前記第7の工程における前記第2の間隔よりも狭い間隔でダイシングすることを特徴とする半導体集積装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002197297A JP3796202B2 (ja) | 2002-07-05 | 2002-07-05 | 半導体集積装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002197297A JP3796202B2 (ja) | 2002-07-05 | 2002-07-05 | 半導体集積装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004039974A JP2004039974A (ja) | 2004-02-05 |
JP3796202B2 true JP3796202B2 (ja) | 2006-07-12 |
Family
ID=31705109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002197297A Expired - Fee Related JP3796202B2 (ja) | 2002-07-05 | 2002-07-05 | 半導体集積装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3796202B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4753170B2 (ja) * | 2004-03-05 | 2011-08-24 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
JP5348598B2 (ja) * | 2005-05-10 | 2013-11-20 | 日本電気硝子株式会社 | 半導体素子用ガラス基板およびそれを用いたチップスケールパッケージ |
US7569409B2 (en) * | 2007-01-04 | 2009-08-04 | Visera Technologies Company Limited | Isolation structures for CMOS image sensor chip scale packages |
-
2002
- 2002-07-05 JP JP2002197297A patent/JP3796202B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004039974A (ja) | 2004-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6102941B2 (ja) | 光学装置及びその製造方法 | |
US8766408B2 (en) | Semiconductor device and manufacturing method thereof | |
US20100078795A1 (en) | Electronic device | |
KR100712159B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4486005B2 (ja) | 半導体撮像装置およびその製造方法 | |
JP2012156551A (ja) | コンポーネントをパッケージングするプロセス、およびパッケージングされたコンポーネント | |
TWI464835B (zh) | 半導體封裝體及其製造方法 | |
WO2004093195A1 (ja) | 裏面照射型光検出装置の製造方法 | |
TWI759636B (zh) | 影像感測器晶片級封裝 | |
US9799588B2 (en) | Chip package and manufacturing method thereof | |
US8659019B2 (en) | Semiconductor device | |
TWI573247B (zh) | 元件嵌入式影像感測器及其晶圓級製造方法 | |
KR100800476B1 (ko) | 반도체 패키지 및 그 제조방법과 반도체 모듈 및 그제조방법 | |
US7649250B2 (en) | Semiconductor package | |
JP3796202B2 (ja) | 半導体集積装置の製造方法 | |
US6812581B2 (en) | Chip size package with stress relieving internal terminal | |
US7468288B1 (en) | Die-level opto-electronic device and method of making same | |
JP4494745B2 (ja) | 半導体装置 | |
JP4422380B2 (ja) | 半導体装置の製造方法 | |
CN111009542B (zh) | 一种封装方法及封装结构 | |
CN100446229C (zh) | 半导体装置及其制造方法 | |
US20090026562A1 (en) | Package structure for optoelectronic device | |
JP4338718B2 (ja) | 半導体集積装置の製造方法 | |
US20100068847A1 (en) | Method for manufacturing an image sensor | |
CN220569663U (zh) | 芯片封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051227 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060414 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140421 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |