JP4338718B2

JP4338718B2 - 半導体集積装置の製造方法

Info

Publication number: JP4338718B2
Application number: JP2006206759A
Authority: JP
Inventors: 久松山; 満沖川
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2006-07-28
Filing date: 2006-07-28
Publication date: 2009-10-07
Anticipated expiration: 2022-05-22
Also published as: JP2006352153A

Description

本発明は、半導体集積装置及びその製造方法に関し、特に半導体集積装置のパッケージング構造の製造方法の具現に関する。

半導体集積装置においては、そのパッケージング技術が、同半導体集積装置を小型化するうえで重要な要素となる。このパッケージング技術として、近年、チップサイズパッケージ（ＣＳＰ：Chip Size Package）が提案されている。図８に、こうしたチップサイズパッケージを採用した半導体集積装置についてその一例を示す。

同図８（ａ）に示すように、この半導体集積装置においては、シリコン基板１０のうち、複数の半導体素子からなる集積回路の形成された面とガラス基板２０とがエポキシ樹脂２１によって貼り合わされている。また、シリコン基板１０のうちの上記集積回路の形成されている面の裏面とガラス基板３０とが同じくエポキシ樹脂３１によって貼り合わされている。なお、これらシリコン基板１０及びガラス基板３０の側面は、ガラス基板２０側に広がる傾斜面として形成されている。

また、上記ガラス基板３０には、その底面に外部端子としての複数のバンプ(外部電極)４０が形成されており、上記シリコン基板１０に形成されている集積回路とこれらバンプ４０とは、側面に形成されている外部配線４１を介して電気的なコンタクトがとられている。そして、これらシリコン基板１０及びガラス基板３０の側面やバンプ４０の周囲には、これら外部配線４１等を覆うようにして保護膜４２が形成されている。

図８（ｂ）に、この半導体集積装置をガラス基板３０側から見た平面図（底面図）を示す。同図８（ｂ）に示すように、ガラス基板３０の底面には、上記複数のバンプ４０がマトリクス状に配列されてボールグリッドアレイ（ＢＧＡ）を形成している。

また、図９（ａ）は、この半導体集積装置の上記外部配線４１周辺についてその断面構造を示したものである。同図９（ａ）に示すように、シリコン基板１０上には、シリコン酸化膜（ＳｉＯ₂）１２が形成されている。そして、このシリコン酸化膜１２上には、外部配線４１を介して、上記バンプ４０とシリコン基板１０に形成された集積回路とのコンタクトをとる内部パッド（内部端子）１４が形成されている。また、シリコン酸化膜１２上には、内部パッド１４に隣接して、シリコン窒化膜（Ｓｉ₃Ｎ₄）１３が形成されている。そして、シリコン窒化膜１３上には、内部パッド１４とシリコン基板１０に形成された集積回路との電気的なコンタクトをとる内部配線１５が形成されている。

ここで、上記内部パッド１４は、２層の金属層からなる。すなわち、シリコン酸化膜１２上に形成されている第１メタル層１４ａと、同第１メタル層１４ａ上に形成されている第２メタル層１４ｂとからなる。図９（ｂ）に、この内部パッド１４付近の平面構造を示すように、内部パッド１４は、内部配線１５と比較してその線幅が太く形成されている。このような構造の採用により、内部パッド１４と外部配線４１とを電気的に低抵抗にて接続することができる。

また、図９（ａ）に示すように、上記内部配線１５にはこれを覆うようにしてシリコン酸化膜（ＳｉＯ₂）１６が形成されており、その表面は、上記エポキシ樹脂２１によって上記ガラス基板２０と貼り合わされている。

このような態様をもってシリコン基板１０のパッケージングを行うことで、半導体集積装置としての小型化を促進することができるようになる。

ところで、上記態様にてパッケージングされた半導体集積装置にあっては、その構造上、温度上昇や吸湿に伴う膨張などによってその内部で発生する応力（ストレス）が問題となり易い。この応力は、半導体集積装置を構成する上記複数の材料の膨張係数の違いによって引き起こされる。

例えば半導体集積装置の温度が上昇するなどすると、エポキシ樹脂２１、３１の膨張係数が大きいために、その膨張による体積変化が顕著となる。そして、エポキシ樹脂３１の膨張に伴い内部パッド１４や内部配線１５に応力がかかることとなる。すなわち、エポキシ樹脂３１の膨張に伴い、内部パッド１４は、エポキシ樹脂３１の膨張係数と自身の膨張係数との差だけ、シリコン基板１０の表面に沿って、外側すなわち外部配線４１の方向への応力を受ける。また、エポキシ樹脂３１が収縮する場合には、その収縮に伴い、内部パッド１４は、同じくシリコン基板１０の表面に沿って、内側すなわち外部配線４１と反対の方向への応力を受ける。

そして、上記のパッケージング構造において、この応力は、内部配線１５に集中的に作用することとなる。図１０に、このときの応力イメージを模式的に示す。すなわち上述のように、シリコン基板１０と比較してエポキシ樹脂３１の伸縮が大きいために、このエポキシ樹脂３１の伸縮に追従するかたちで内部パッド１４は伸縮（同図１０では便宜上、バネＳＰのように表記）するようになる。そしてこのとき、シリコン基板１０及びエポキシ樹脂３１の界面近傍に位置する部分、すなわち同図１０に破線領域Ｂとして示す部分に、このエポキシ樹脂３１の伸縮に伴う応力が集中することとなる。

このような応力集中が内部配線１５の特定の部分（破線領域Ｂ）に繰り返し生じると、やがてはその疲労によって内部配線１５及び内部パッド１４間の断線に至るなど半導体集積装置としての電気的な信頼性にも大きな影響を及ぼすこととなる。

なお、上記エポキシ樹脂３１にフィラーを混入してその膨張係数を低減することも考えられるが、シリコン基板１０と比較すると、このようにフィラーを混入してもエポキシ樹脂３１の膨張係数は依然として高く、上記問題を解消するための有効な手段には至っていない。

本発明はこうした実情に鑑みてなされたものであり、その目的は、半導体集積装置内の配線に生じる応力の集中を緩和して、その電気的な信頼性を高く維持することのできる半導体集積装置の製造方法を提供することにある。

この発明は、複数の半導体チップが形成される半導体基板の一方の主面上に、隣接する前記半導体チップの境界をまたがる内部端子を複数の層で形成する工程と、前記半導体基板を他方の主面側から前記複数の半導体チップの境界に沿ってエッチングし、前記内部端子の一部を露出させる工程と、前記半導体基板の他方の主面及びエッチング面を被うように樹脂層を積層させる工程と、前記樹脂層を介して前記半導体基板の他方の主面側に絶縁基板を装着すると共に、この絶縁基板上に複数の外部端子を形成する工程と、前記絶縁基板及び前記樹脂層を前記半導体基板の他方の主面側から前記複数の半導体チップの境界に沿って切削し、前記内部端子の一部を再び露出させる工程と、前記内部端子の露出部分と接続させると共に、前記複数の外部端子と接続される外部配線を形成する工程と、前記絶
縁基板が装着された前記半導体基板を前記複数の半導体チップの配列に合わせて分割する工程と、を有し、前記内部端子の複数の層のうちの少なくとも前記樹脂と接する層が前記半導体チップの側面と前記樹脂との界面を被うように形成することで、半導体集積装置内の配線に生じる応力の集中を緩和して、その電気的な信頼性を高く維持することを可能とする。

本願発明によれば、内部パッドが半導体基板の上方に迫り出すようにして形成されるために、この内部パッドを接着剤の伸縮に伴う応力を抜くためのバッファ領域とすることができ、このバッファ領域により応力を分散させ、応力集中を緩和することができる。

以下、本発明にかかる半導体集積装置及びその製造方法をＣＣＤイメージセンサの形成された半導体集積装置及びその製造方法に適用した一実施形態について、図面を参照しつつ説明する。

図１に、ＣＣＤイメージセンサの構成を示す。図１に示されるように、同ＣＣＤイメージセンサ１１０は、光電変換を行う撮像部１１０Ｐと、この光電変換された電荷を一時的に蓄えておく蓄積部１１０Ｃと、同蓄積部１１０Ｃに蓄えられた電荷を出力部１１０Ｓに出力するための水平転送部１１０Ｈとを有して構成されている。

ここで、撮像部１１０Ｐは、照射された光像に対応した光電変換を行う。続いて、画素毎に光電変換された情報電荷は、蓄積部１１０Ｃに対し１フレーム毎に高速転送（フレームシフト）される。この蓄積部１１０Ｃに蓄積された１フレーム分の情報電荷は次に、水平転送部１１０Ｈに１ライン毎に転送される。続いて、水平転送部１Ｈに転送された情報電荷は、出力部１１０Ｓに１画素毎に転送され、この出力部１１０Ｓに転送された情報電荷が電圧値に変換される。そして、出力端子ＴＳを介して当該ＣＣＤイメージセンサ１１０の撮像信号として信号処理系(図示略)に出力される。

こうした情報電荷の転送動作は、ＣＣＤイメージセンサ１１０の各部のゲート電極に電圧を印加することで行われる。詳しくは、撮像部１１０Ｐ及び蓄積部１１０Ｃにおいては、３相の異なる電圧（φＰ１〜φＰ３、φＣ１〜φＣ３）を端子ＴＰ１〜ＴＰ３、ＴＣ１〜ＴＣ３を介して所定のゲート電極に印加することで電荷の転送を行う。これに対し、水平転送部１１０Ｈにおいては、２相の異なる電圧（φＨ１、φＨ２）を端子ＴＨ１及びＴＨ２を介して所定のゲート電極に印加することで電荷の転送を行う。

このＣＣＤイメージセンサ１１０は、先の図８に示したようなチップサイズパッケージでパッケージングがなされている。図２に、このチップサイズパッケージのなされたＣＣＤイメージセンサ１１０の断面構成を示す。

同図２に示すように、例えばシリコンからなる半導体チップ１００の一方の主面には、ここでは図示しないが、先の図１に示したＣＣＤイメージセンサ１１０が形成されている。そして、このＣＣＤイメージセンサ１１０の形成された半導体チップ１００上には、シリコン酸化膜（ＳｉＯ₂）１２０が形成されている。
そして、このシリコン酸化膜１２０上には、外部配線４１０を介して外部端子と半導体チップ１００に形成された集積回路との電気的なコンタクトをとる内部パッド１４０が形成されている。また、シリコン酸化膜１２０上には、内部パッド１４０に隣接して、シリコン窒化膜（Ｓｉ₃Ｎ₄）１３０も形成されている。そして、シリコン窒化膜１３０上には、内部パッド１４０と半導体チップ１００に形成された集積回路との電気的なコンタクトをとる内部配線１５０が形成されている。

上記内部パッド１４０は、２層の金属層からなる。すなわち、シリコン酸化膜１２０上に形成されている第１メタル層１４０ａと、同第１メタル層１４０ａ上に形成されている第２メタル層１４０ｂとからなる。図２（ｂ）に、この内部パッド１４０付近の平面図を示す。同図２（ｂ）に示すように、内部パッド１４０の電極幅Ｗ１４０は、内部配線１５０の線幅Ｗ１５０よりも太く設定されている。換言すれば、外部配線４１０及び内部パッド１４０間の界面と半導体チップ１００の面とで作られる線方向についての内部パッド１４０の電極幅Ｗ１４０が、上記内部パッド１４０と内部配線１５０との境界近傍の同内部配線１５０の線幅Ｗ１５０よりも太く設定されている。そして、上記内部配線１５０は、内部パッ
ド１４０のうちの第２メタル層１４０ｂと接続されている。なお、内部配線１５０と第２メタル層１４０ｂとは、同一の製造工程にて形成される。

そして、図２（ａ）に示すように、これら内部パッド１４０及び内部配線１５０を覆うようにしてシリコン酸化膜（ＳｉＯ₂）１６０が形成されており、その表面は、上記エポキシ樹脂２１０によって上記ガラス基板２００と貼り合わされている。

ここで、本実施形態においては、上記内部パッド１４０の一端及び内部パッド１４０と内部配線１５０との接続部分が半導体チップ１００の側面とエポキシ樹脂３１０との界面よりも内側（半導体チップ１００側）に位置するように形成されている。すなわち、半導体チップ１００面の法線方向への内部パッド１４０の投影図が、半導体チップ１００に迫り出すように形成されている。換言すれば、図２（ｂ）に示すように、上記半導体チップ１００の鉛直上方から見て内部パッド１４０と半導体チップ１００とのオーバーラップ長Ｌｓが「０」よりも大きな値となるように設定されている。

これにより、エポキシ樹脂３１０の伸縮に伴って内部配線１５０に生じる応力の緩和を図る。このエポキシ樹脂３１０の伸縮に伴う応力は、半導体チップ１００の膨張係数と比較してエポキシ樹脂３１０の膨張係数の方が大きいために、半導体チップ１００とエポキシ樹脂３１０との界面上部において大きなものとなる。そして、この界面上部に内部配線１５０が形成される場合、ここに応力が集中することについては、先の図１０に示したとおりである。これに対し、内部配線１５０よりも線幅の広い内部パッド１４０をこの界面上部に形成することで、この内部パッド１４０を応力を抜くためのバッファ領域とすることができる。そして、このバッファ領域により応力を分散させ、応力集中を緩和することができる。

図３に、このときの応力イメージを模式的に示す。すなわちこの場合においても、エポキシ樹脂３１０の伸縮に追従するかたちで内部パッド１４０は伸縮(同図３では便宜上、バネＳＰのように表記)するようになる。ただし、この場合には、エポキシ樹脂３１０と内部パッド１４０との界面近傍の応力は、その上部を覆う内部パッド１４０がバッファ領域（破線Ａ領域）として機能するために緩和される。

このように内部パッド１４０がバッファ領域として機能することは、図５に示すシミュレーション結果からも明らかである。ここでは、外部配線４１０と接続する内部パッド１４０に加わる応力について、図４に示すような有限要素モデルを用いてシミュレーションを行った。ここでは、同図４に示すように、外部配線４１０（そのモデルを１４０ｍと表記）と接続する内部パッド１４０を、白丸で表記する１２個の接点を有するモデル１４０ｍとした。このとき、シリコン基板とエポキシ樹脂との界面Ｌを矢印Ｓの方向に移動させて内部パッドのモデル１４０ｍとシリコン基板とのオーバーラップ長Ｌｓを変化させたときに、内部パッドのモデル１４０ｍの配線と接続する側の端部Ａ、ＢにかかるＸ軸方向の応力についてのシミュレーション結果が、図５である。

この図５において、オーバーラップ長Ｌｓがマイナスとは、先の図４に示したように内部パッドのモデル１４０ｍがシリコン基板の端部よりもエポキシ樹脂側にあることを意味する。同図５に示されるように、内部パッドのモデル１４０ｍとシリコン基板とのオーバーラップ長Ｌｓが大きいほど、内部パッドのモデル１４０ｍの配線と接続する側の端部Ａ、ＢにかかるＸ方向の応力が低下している。

また、本実施形態においては、先の図２（ａ）に示すように、２層からなる内部パッド１４０の第１メタル層１４０ａ及び第２メタル層１４０ｂの重なり合う領域の一端が半導体チップ１００の側面とエポキシ樹脂３１０との界面よりも内側（半導体チップ１００側）に位置するように形成されている。換言すれば、図２（ｂ）に示すように、上記半導体チップ１００の鉛直上方から見て、第１メタル層１４０ａ及び第２メタル層１４０ｂの重なり合う領域の一端と半導体チップ１００とのオーバーラップ長Ｌｘが「０」よりも大きな値となるようにする。これにより、内部配線１５０側から外部配線４１０側へ向かってその断面積が段階的に拡大される２段階の形状を有する内部パッド１４０において、その断面積が拡大されている領域が半導体チップ１００の上方に迫り出すようになる。

このように、その断面積が拡大されている領域が半導体チップ１００の上方に迫り出すことで、エポキシ樹脂３１０の伸縮に起因する応力を分散させることができる。

次に、本実施形態にかかるチップサイズパッケージのなされたＣＣＤイメージセンサ１１０の製造工程について、図６及び図７を用いて説明する。

ここではまず、図６（ａ）に示すように、ＣＣＤイメージセンサ１１０が複数形成されたウエハ状の基板１００’のうち、同ＣＣＤイメージセンサ１１０の形成されている面（受光面）側に上記内部パッド１４０の上記第１メタル層１４０ａとする例えばアルミ（Ａｌ）からなる金属層１４０’を形成する。図６（ｂ）に、この金属層１４０’の形成された基板１００’の平面図を示す。同図６（ｂ）に示すように、この金属層１４０’は、各ＣＣＤイメージセンサの境界を跨るように形成されると共に、先の図１に示した端子ＴＰ１〜ＴＰ３、ＴＣ１〜ＴＣ３、ＴＨ１及びＴＨ２、ＴＳ等に対応して、各別に形成される。

そして、この後、先の図２に示したシリコン窒化膜１３０や、第２メタル層１４０ｂ及び内部配線１５０、シリコン酸化膜１６０等を形成した後、図６（ｃ）に示すように、基板１００’の受光面と上記ガラス基板２００とするガラス基板２００’とをエポキシ樹脂２１０によって貼り合わせる。次に、図６（ｄ）に示すように、基板１００’のうち、上記受光面に対向する面をグラインドする。更に、同図６（ｄ）に示すように、基板１００’のうち、隣接するＣＣＤイメージセンサ１１０の境界付近を基板１００’の裏面側からエッチングして上記金属層１４０’の一部を露出させる。ここでは、図６（ｄ）に示すように、半導体チップ１００の側面がガラス基盤２００’側に広がる傾斜面となるようにする。更に、図７（ａ）に示すように、半導体チップ１００のうち、上記グラインドがなされた面に先の図２（ａ）に示したガラス基板３００とするガラス基板３００’をエポキシ樹脂にて貼り合わせる。すなわち、半導体チップ１００のうちの上記面及びエッチングのなされた面（エッチング面）とを被うように樹脂層としてのエポキシ樹脂を積層させた後、これにガラス基板３００’を装着させる。これにここでは、半導体チップ１００の切削された面にも上記エポキシ樹脂が充填されるようにする。

次に、図７（ｂ）に示すように、ガラス基板３００’上の上記外部端子としてのバンプが配置される場所に緩衝部材４４０を形成する。更に、図７（ｂ）に示すように、例えばダイアモンドカッターを用いてガラス基板３００’側から上記金属層１４０’を切断する
ことのできる深さまで、ガラス基板３００’等を逆Ｖ字型に切削する。

次に、図７（ｃ）に示すように、上記緩衝部材４４０及び上記切削された面を覆うようにして、例えばスパッタ法により金属(例えばアルミＡｌ)を堆積させ、これをパターニングすることで上記外部配線４１０を形成する。これにより、外部配線４１０は、エポキシ樹脂の面のうち半導体チップ１００の側面との接触面に対向する面上を通って、上記内部パッド１４０と外部端子とを接続するようになる。

次に、図７（ｄ）に示すように、上記バンプの形成される領域を除き、ガラス基板３００及び半導体チップ１００等の切削された傾斜面に保護膜４２０を積層形成する。そして、図７（ｄ）に示すように、緩衝部材４４０上にバンプ４００を形成する。更に、同図７（ｄ）に一点鎖線で示す境界領域をダイシングし、パッケージングされた各ＣＣＤイメージセンサのチップとして切断する。

なお、これらの一連の工程において、ガラス基板３００と基板１００’とを貼り合せる際に用いたエポキシ樹脂３１０と半導体チップ１００の側面との界面より内側に内部パッド１４０が迫り出すように設定する。この設定に際しては、先の図６（ａ）及び図６（ｂ）に示した内部パッド（金属層１４０’）の形成に際して、先の図６（ｄ）に示したエッチング工程において半導体チップ１００の上方に内部パッドが十分に残留するよう各ＣＣＤイメージセンサとする領域の内側方向にマージンをとることが望ましい。これは、先の図６（ｄ）に示した基板１００’をダイシングする工程や内部パッド（金属層１４０’）が露出するまで切削する工程よりも、先の図６（ａ）及び図６（ｂ）に示した内部パッド（金属層１４０’）を形成する工程の方が、高い精度を確保しやすいことによる。

以上説明した本実施形態によれば、以下の効果が得られるようになる。

（１）上記内部パッド１４０が半導体チップ１００の側面とエポキシ樹脂３１０との界面よりも内側（半導体チップ１００側）に位置するようにした。これにより、この内部パッド１４０を応力を抜くためのバッファ領域とすることができ、このバッファ領域により応力を分散させ、応力集中を緩和することができる。

（２）２層からなる内部パッド１４０の第１メタル層１４０ａ及び第２メタル層１４０ｂの重なり部分が半導体チップ１００の上方に迫り出すように形成した。これにより、内部配線１５０側から外部配線４１０側へ向かってその断面積が段階的に拡大される２段階の形状を有する内部パッド１４０において、その断面積が拡大されている領域が半導体チップ１００の上方に迫り出すように形成されるようになる。このため、エポキシ樹脂３１０の伸縮に起因する応力を分散させることができる。

（３）内部パッド１４０を複数の層（ここでは、２層）にて形成した。これにより、内部パッド１４０と外部配線４１０とが接続する接続面の面積を大きくすることができ、両者の電気抵抗を低減することができる。

（４）内部パッド１４０よりも内部配線１５０の線幅を細くした。これにより、外部配線４１０とＣＣＤイメージセンサ１１０との電気的なコンタクトをとる際に、内部配線１５０の引き回しを容易とすることができる。

なお、上記各実施形態は、以下のように変更して実施してもよい。

・上記実施形態においては、内部パッド１４０（第１メタル層１４０ａ）の一端及び内部配線１５０と第２メタル層１４０ｂとの接続部分とが共に、半導体チップ１００の側面
とエポキシ樹脂３１０との界面よりも内側に位置するようにしたが、これに限られるものではない。例えば、第１メタル層１４０ａの一端だけが半導体チップ１００とエポキシ樹脂３１０との界面よりも外側に位置してもよい。このような場合、本実施形態と比べて応力を緩和させる能力が若干劣ることとなるが、内部配線１５０と第２メタル層１４０ｂとの境界部分にかかる応力を緩和させることは可能である。

・上記実施形態においては、配線よりも線幅の太い内部パッドを２層にて形成したが、これに限らず、単層構造であってもよい。この場合、エポキシ樹脂３１０上には、第１メタル層１４０ａが形成されることなく、内部配線１５０及び第２メタル層１４０ｂが形成されるのみであり、内部配線１５０と第２メタル層１４０ｂとの接続部分が半導体チップ１００とエポキシ樹脂３１０との境界よりも内側に位置するようにすればよい。

また、内部パッドを複数の層にて形成する場合において、配線と接続される層は、必ずしも最上層に限らない。例えば内部パッドを２層にて形成する場合、下層（第１メタル層１４０ａ）と接続させてもよい。この場合、上層（第２メタル層１４０ｂ）についてはこれが半導体基板の上方に迫り出さなくても、配線よりも太い線幅を有する下層により応力を緩和することはできる。

同様に、上記実施形態のように上層と配線とを接続する場合において上層のみが半導体基板の上方に迫り出すようにしても、配線よりも太い線幅を有する上層により応力を緩和することはできる。

・内部パッドを複数の層から形成する代わりに、これを一層にて形成してもよい。この場合であれ、内部パッドを同内部パッドの電極幅よりも細い線幅を有する内部配線と接続させるとともに、この内部パッドが半導体基板の上方に迫り出すようにすることは有効である。

・半導体基板のうち、ＣＣＤイメージセンサの形成された面と貼り合せる透明基板としては、ガラス基板に限らない。また、半導体基板のうち、ＣＣＤイメージセンサの形成された面に対向する面と貼り合せる絶縁基板についても、ガラス基板に限らない。

・半導体基板と透明基板や絶縁基板とを貼り合せる接着剤としては、エポキシ樹脂に限らない。この際、この接着剤としては、半導体基板よりも膨張係数が大きい等、伸縮性の大きなものであるなら、内部パッドを同内部パッドの電極幅よりも線幅の細い内部配線と接続させるとともに、この内部パッドを半導体基板の上方に迫り出すようにすることは特に有効である。

・先の図２に示した構成は、内部パッドを同内部パッドの電極幅よりも線幅の細い内部配線と接続させるとともに、この内部パッドが半導体基板の上方に迫り出すように形成する範囲で、適宜変更してよい。

・半導体基板に形成される集積回路としては、フレームトランスファ型ＣＣＤイメージセンサに限らず、例えばインターライン型ＣＣＤイメージセンサであってもよい。

本発明にかかる半導体集積装置をＣＣＤイメージセンサの形成された半導体集積装置に適用した一実施形態の構成を示すブロック図。同実施形態の構成を示す図。同実施形態における応力イメージを模式的に示す図。内部パッドのシミュレーションモデルを示す図。上記シミュレーションモデルに基づく内部パッドにかかる応力についてのシミュレーションを示す図。同実施形態の製造工程を示す断面図。同実施形態の製造工程を示す断面図。従来のチップサイズパッケージのなされた半導体集積装置の構成を示す図。上記従来の半導体集積装置の構成を示す図。上記従来の半導体集積装置にかかる応力イメージを模式的に示す図。

符号の説明

１０…シリコン基板、１２…シリコン酸化膜、１３…シリコン窒化膜、１４…内部パッド１４ａ…第１メタル層、１４ｂ…第２メタル層、１５…配線、１６…シリコン酸化膜、２０…ガラス基板、２１…エポキシ樹脂、３０…ガラス基板、３１…エポキシ樹脂、４０…バンプ、４１…外部配線、４２…保護膜、１００…半導体チップ、１１０…ＣＣＤイメージセンサ、１１０Ｃ…蓄積部、１１０Ｈ…水平転送部、１１０Ｐ…撮像部、１１０Ｓ…出力部、１２０…シリコン酸化膜、１３０…シリコン窒化膜、１４０…内部パッド１４０ａ…第１メタル層、１４０
ｂ…第２メタル層、１５０…内部配線、１６０…シリコン酸化膜、２００…ガラス基板、２１０…エポキシ樹脂、３００…ガラス基板、３１０…エポキシ樹脂、４００…バンプ、４１０…外部配線、４２０…保護膜、４３０…緩衝部材。

Claims

複数の半導体チップが形成される半導体基板の一方の主面上に、隣接する前記半導体チップの境界をまたがる内部端子を複数の層で形成する工程と、
前記半導体基板を他方の主面側から前記複数の半導体チップの境界に沿ってエッチングし、前記内部端子の一部を露出させる工程と、
前記半導体基板の他方の主面及びエッチング面を被うように樹脂層を積層させる工程と、
前記樹脂層を介して前記半導体基板の他方の主面側に絶縁基板を装着すると共に、この絶縁基板上に複数の外部端子を形成する工程と、
前記絶縁基板及び前記樹脂層を前記半導体基板の他方の主面側から前記複数の半導体チップの境界に沿って切削し、前記内部端子の一部を再び露出させる工程と、
前記内部端子の露出部分と接続させると共に、前記複数の外部端子と接続される外部配線を形成する工程と、
前記絶縁基板が装着された前記半導体基板を前記複数の半導体チップの配列に合わせて分割する工程と、を有し、
前記内部端子の複数の層の重なり合う領域が前記半導体チップの側面と前記樹脂との界面を被うように形成されることを特徴とする半導体集積装置の製造方法。