JP4351012B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4351012B2
JP4351012B2 JP2003333871A JP2003333871A JP4351012B2 JP 4351012 B2 JP4351012 B2 JP 4351012B2 JP 2003333871 A JP2003333871 A JP 2003333871A JP 2003333871 A JP2003333871 A JP 2003333871A JP 4351012 B2 JP4351012 B2 JP 4351012B2
Authority
JP
Japan
Prior art keywords
wiring board
groove
wiring
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003333871A
Other languages
English (en)
Other versions
JP2005101332A (ja
Inventor
宏也 小林
雅治 村松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2003333871A priority Critical patent/JP4351012B2/ja
Priority to EP04788123.0A priority patent/EP1672694B1/en
Priority to US10/573,469 priority patent/US7605455B2/en
Priority to PCT/JP2004/013964 priority patent/WO2005031871A1/ja
Priority to CNB2004800266601A priority patent/CN100466271C/zh
Publication of JP2005101332A publication Critical patent/JP2005101332A/ja
Application granted granted Critical
Publication of JP4351012B2 publication Critical patent/JP4351012B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、半導体装置に係り、特に裏面入射型の半導体装置に関する。
従来からある半導体装置として、いわゆる裏面入射型の半導体光検出装置が知られている。この種の半導体装置は半導体基板を有し、その半導体基板の一面に光検出部を有している。そして、半導体基板には、光検出部と反対側で半導体基板の一部が削られて凹部が形成されている。このため、半導体基板には、光検出部がある薄型化部分が設けられている。この薄型化部分は、厚い半導体基板では吸収されて高感度に検出することができない紫外線、軟Ｘ線、電子線等のエネルギー線に対応して設けられるものであり、この薄型化部分では、半導体基板の凹部側の面に入射する光が光検出部で検出される。
裏面入射型の半導体装置の一つとして、ＢＴ−ＣＣＤ（裏面入射薄板型ＣＣＤ）を有する半導体装置がある。ＢＴ−ＣＣＤは、半導体検査装置の検出部として用いられている。ＢＴ−ＣＣＤを有する従来の半導体装置としては、例えば特許文献１に記載されたものがある。
図８は、特許文献１に記載された半導体装置の構成を示す断面図である。図８に示すように、パッケージ１０１内の底部に固定されている配線基板１０２上には、その配線基板１０２に対向する面にＣＣＤ１０３を有する半導体基板としてのＰ型シリコン層１０４が金属バンプ１０５を介して設置されている。金属バンプ１０５に一端が接続された配線基板１０２上の配線１０６の他端には、検出信号を外部から取り出すためのボンディングパッド（図示せず）が設けられており、そのボンディングパッドは、ボンディングワイヤ１０７によりパッケージ１０１のリード端子（図示せず）と電気的に接続されている。さらに、配線基板１０２とＰ型シリコン層１０４との間の空隙には、金属バンプ１０５の接合強度を補強するためのアンダーフィル樹脂１０８が充填されている。
特開平６−１９６６８０号公報
しかしながら、図８に示すように、アンダーフィル樹脂が半導体基板の薄型化部分と配線基板との間に充填されると、アンダーフィル樹脂の硬化時の加熱或いは冷却の際に、アンダーフィル樹脂と半導体基板との間に両者の熱膨張係数の違いに基づいて発生する応力により、薄型化部分が割れてしまう場合がある。また、割れないまでも、薄型化部分が収縮するアンダーフィル樹脂により引張られて撓んでしまう場合がある。このように半導体基板の薄型化部分が撓むと、半導体装置の使用時において光検出部に対するフォーカシングや光検出部における感度の均一性（ユニフォミティ）及び安定性に悪影響が出る場合がある。
本発明は、前記課題に鑑みてなされたものであり、半導体基板の薄型化部分の撓み及び割れを防止し、光検出部に対する高精度なフォーカシング及び光検出部における高い感度の均一性及び安定性を維持することができる半導体装置を提供することを目的とする。
前記課題を解決するために、本発明は、一方の面に形成された光検出部と、他方の面の光検出部に対向する領域がエッチングされることにより形成された薄型化部分と、該薄型化部分の外縁部の一方の面上に設けられ、光検出部と電気的に接続された第１の電極とを有し、薄型化部分での他方の面側が光入射面となる裏面入射型に構成された半導体基板と、半導体基板の一方の面側に対向配置され、導電性バンプを介して第１の電極に接続された第２の電極を有するとともに、半導体基板と対向する上面が半導体基板よりも面積が広いように構成された配線基板と、第１の電極及び第２の電極のそれぞれと導電性バンプとの接合強度を補強するために、薄型化部分の外縁部と配線基板との間の空隙に充填された樹脂と、を備え、配線基板において、配線基板の上面のうち樹脂で覆われた領域よりも外側の領域、並びに配線基板の底面及び側面が、外部に露出する配線基板の露出面となっており、配線基板には、薄型化部分に対向する領域を囲む溝部と、該溝部から配線基板の露出面まで延びる連通部とが形成されており、樹脂は、溝部、連通部、及び溝部よりも内側の部分には充填されず、溝部の内側にある薄型化部分と配線基板との間の空隙を残して、溝部よりも外側にある薄型化部分の外縁部と配線基板との間の空隙に充填されており、連通部は、溝部及び溝部の内側にある薄型化部分と配線基板との間の空隙と、外部に露出する配線基板の露出面とを連通するように構成されていることを特徴とする。
この半導体装置においては、樹脂が薄型化部分の外縁部と配線基板との間の空隙に充填されている。これにより、薄型化部分の外縁部に設けられた第１の電極と導電性バンプとの接合強度、及びこの導電性バンプと配線基板の第２の電極との接合強度が補強される。その一方で、半導体基板の薄型化部分と配線基板との間の空隙に樹脂が充填されないため、樹脂の硬化時等の加熱或いは冷却の際に、樹脂と半導体基板との間に両者の熱膨張係数の違いに基づく応力が発生しても、その応力が薄型化部分に及ぼす影響は小さいため、薄型化部分の撓み及び割れが防止される。したがって、この半導体装置は、使用時において、光検出部に対する高精度なフォーカシングが可能であるとともに光検出部における高い感度の均一性及び安定性を呈することができる。
さらに、配線基板には、薄型化部分に対向する領域を囲むように溝部が形成されている。これにより、例えば、半導体装置の製造時において半導体基板と配線基板との間の空隙に毛細管現象（毛管現象）を利用して樹脂を充填する場合、半導体基板の周囲から空隙に侵入した樹脂が溝部まで達すると、毛細管現象がそれ以上進行しなくなり樹脂の侵入が止まる。このような溝部が配線基板に設けられていることにより、溝部の内側にある薄型化部分と配線基板との間の空隙を残して、導電性バンプが存在する空隙すなわち薄型化部分の外縁部と配線基板との間の空隙に樹脂が充填された構成を容易に実現することができる。
また、この半導体装置においては、薄型化部分の外縁部と配線基板との間の空隙に充填された樹脂により薄型化部分と配線基板との間の空隙が完全に包囲される場合がある。この場合、この包囲された空隙が密閉されると、樹脂の硬化時等の加熱或いは冷却の際に、密閉された空間内の空気が膨張或いは収縮することにより、薄型化部分が撓んでしまうことがある。かかる問題に対して、この半導体装置では、溝部から配線基板の露出面まで延びる連通部を設けることにより、この連通部を介して樹脂により包囲される空隙と半導体装置の外部との間を空気が自由に行き来できるようにし、樹脂により包囲される空隙が密閉されるのを防いでいる。
なお、「配線基板の露出面」とは、配線基板の上面（半導体基板に対向する面）のうち前記樹脂で覆われた領域よりも外側の領域、並びに配線基板の底面及び側面をいう。
連通部は、配線基板の半導体基板と対向する面に形成された第２の溝部であることが好適である。この場合、溝部と連通部（第２の溝部）との形成を同一プロセスにおいて行うことができるので、配線基板ひいては半導体装置全体の製造が容易となる。
連通部は、配線基板を貫通する貫通孔であることが好適である。この場合、半導体基板の薄型化部分の外縁部と配線基板との間の空隙全体に樹脂を充填させても、薄型化部分と配線基板との間の空隙が密閉されるのを貫通孔により防ぐことができるので、半導体装置の機械的強度を一層向上させることが可能である。
光検出部は、一次元又は二次元に配列された複数の画素を有することを特徴としてもよい。この場合、複数の画素間において高い感度の均一性及び安定性が要求されるため、本発明による半導体装置が特に有用となる。
本発明によれば、半導体基板の薄型化部分の撓み及び割れを防止し、光検出部に対する高精度なフォーカシング及び光検出部における高い感度の均一性及び安定性を維持することができる半導体装置が実現される。
以下、図面とともに本発明による半導体装置の好適な実施形態について詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。
図１は、本発明による半導体装置の一実施形態を示す断面図である。半導体装置１は、半導体基板１０、配線基板２０、導電性バンプ３０、及び樹脂３２を備えている。半導体基板１０は、ＢＴ−ＣＣＤ（裏面入射薄板型ＣＣＤ）であり、その表面Ｓ１側の表層の一部に光検出部としてのＣＣＤ１２が形成されている。半導体基板１０は、例えばシリコンのＰ＋層とその上に形成されたＰエピ層とで構成される。ＣＣＤ１２は、二次元的に配列された複数の画素を有している。また、裏面Ｓ２のＣＣＤ１２に対向する領域がエッチングされることにより薄型化された薄型化部分１４が形成されている。エッチングされた部分の輪郭は四角錐台状をしている。薄型化部分１４は、エッチングされている側の面が矩形状の平坦な光入射面Ｓ３となっており、この光入射面Ｓ３はＣＣＤ１２と略同じ大きさに形成されている。また、半導体基板１０全体としても平面視矩形状をしている。半導体基板１０の厚さは、例えば、薄型化部分１４が約１５〜４０μｍ、薄型化部分１４の外縁部１５が約３００〜６００μｍである。なお、薄型化部分１４の外縁部１５とは、半導体基板１０のうち薄型化部分１４周囲の、薄型化部分１４よりも厚い部分をいう。
外縁部１５の表面Ｓ１上には電極１６（第１の電極）が形成されている。この電極１６は、図示を省略する配線によりＣＣＤ１２と電気的に接続されている。また、半導体基板１０の裏面Ｓ２は、光入射面Ｓ３を含めて全体がアキュムレーション層１８によって覆われている。アキュムレーション層１８は、半導体基板１０と同じ導電型を有するが、その不純物濃度は半導体基板１０よりも高い。
半導体基板１０は、フリップチップボンディングにより配線基板２０に実装されている。すなわち、配線基板２０は、半導体基板１０の表面Ｓ１側に対向配置されている。配線基板２０には半導体基板１０の電極１６と対向する位置に電極２２（第２の電極）が形成されており、この電極２２は導電性バンプ３０を介して電極１６に接続されている。配線基板２０は、例えば多層セラミック基板からなる。また、配線基板２０の上面Ｓ４（半導体基板１０と対向する面）は、半導体基板１０よりも広い面積を有しており、上面Ｓ４の縁部には半導体基板１０と対向しない領域が存在する。
半導体基板１０と配線基板２０との間には導電性バンプ３０が介在しているため空隙が存在する。この空隙のうち外縁部１５と配線基板２０とで挟まれる部分には、導電性バンプ３０の接合強度（具体的には電極１６及び電極２２のそれぞれと導電性バンプ３０との接合強度）を補強するため、絶縁性の樹脂３２（アンダーフィル樹脂）が充填されている。樹脂３２としては、例えば、エポキシ系樹脂、ウレタン系樹脂、シリコーン系樹脂、若しくはアクリル系樹脂、又はこれらを複合させたものが用いられる。
配線基板２０の底面Ｓ５（上面Ｓ４と反対側の面）にはリード端子２４が設けられている。リード端子２４は、配線基板２０の内部配線（図示せず）と接続されている。
配線基板２０の上面Ｓ４には、溝部２６が形成されている。図２を用いて溝部２６の構成を説明する。図２は、配線基板２０をその上面Ｓ４側から見た平面図である。図２において、破線Ｌ１，Ｌ２は、それぞれ半導体基板１０及び薄型化部分１４の輪郭を示している。この図のＩ−Ｉ線に沿った断面図が図１に対応している。溝部２６は、図２に示すように、溝部２６ａ（第１の溝部）及び溝部２６ｂ（第２の溝部）からなる。溝部２６ａ，２６ｂは、配線基板２０の上面Ｓ４に形成され、その面内方向に沿って延びている。
溝部２６ａは、配線基板２０における半導体基板１０の薄型化部分１４に対向する領域（破線Ｌ２で囲まれる領域）の周囲に沿って形成されており、その薄型化部分１４に対向する領域を包囲している。溝部２６ａは、配線基板２０上において全体として長方形をなしている。一方、溝部２６ｂは全部で４本形成されており、各溝部２６ｂの一端Ｅ１が溝部２６ａの四隅のそれぞれに連結されている。また、溝部２６ｂの他端Ｅ２は、配線基板２０における半導体基板１０に対向する領域（破線Ｌ１で囲まれる領域）よりも外側に露出している。すなわち、各溝部２６ｂは、溝部２６ａから配線基板２０の露出面まで延びている。これにより、溝部２６ｂは、溝部２６ａと半導体装置１の外部とを連通する連通部として機能する。
なお、上述の配線基板２０の露出面とは、配線基板２０の表面のうち半導体装置１の外部に露出する面をいう。すなわち、配線基板２０の上面Ｓ４のうち樹脂３２に覆われている領域よりも外側の領域、並びに配線基板２０の底面Ｓ５及び側面Ｓ６（図１参照）が該当する。したがって、図１において、配線基板２０の薄型化部分１４に対向する領域は、樹脂３２に覆われていないが樹脂３２に覆われている領域よりも内側にあるため、前記の露出面には該当しない。
また、図２には、半導体基板１０と配線基板２０と間の空隙のうち樹脂３２が充填されている部分を斜線で示している。この図に示すように、本実施形態において樹脂３２は、前記空隙のうち溝部２６ａよりも外側の部分にのみ充填されており、溝部２６ａ及びこれよりも内側の部分には充填されていない。また、溝部２６ａよりも外側の部分であっても溝部２６ｂが形成されている部分には樹脂３２が充填されていない。
さらに、配線基板２０の上面Ｓ４には、複数のチップ抵抗２８が設けられている。チップ抵抗２８は、配線基板２０の溝部２６ａで囲まれる領域内の図中上部及び下部それぞれにおいて、図中左右方向に一次元的に配列されている。
図１に戻って、半導体装置１の動作を説明する。光入射面Ｓ３から半導体基板１０の薄型化部分１４に入射した光はＣＣＤ１２により検出される。その検出信号は、電極１６、導電性バンプ３０及び電極２２を順に通って、配線基板２０に伝えられる。配線基板２０において、その検出信号は、内部配線を通ってリード端子２４に伝えられ、リード端子２４から半導体装置１の外部へと出力される。
続いて、半導体装置１の効果を説明する。樹脂３２が薄型化部分１４の外縁部１５と配線基板２０との間の空隙に充填されている。これにより、薄型化部分１４の外縁部１５に設けられた電極１６と導電性バンプ３０との接合強度、及び導電性バンプ３０と配線基板２０の電極２２との接合強度が補強される。その一方で、半導体基板１０の薄型化部分１４と配線基板２０との間の空隙に樹脂３２が充填されないため、樹脂３２の硬化時等の加熱或いは冷却の際に、樹脂３２と半導体基板１０との間に両者の熱膨張係数の違いに基づく応力が発生しても、その応力が薄型化部分１４に及ぼす影響は小さいため、薄型化部分１４の撓み及び割れが防止される。したがって、半導体装置１は、使用時において、ＣＣＤ１２に対する高精度なフォーカシングが可能であるとともにＣＣＤ１２における高い感度の均一性及び安定性を呈することができる。また、薄型化部分１４の割れが防止されているので、半導体装置１の歩留まりも向上する。
さらに、配線基板２０には、薄型化部分１４に対向する領域を囲むように溝部２６ａが形成されている。これにより、例えば、半導体装置１の製造時において半導体基板１０と配線基板２０との間の空隙に毛細管現象を利用して樹脂を充填する場合、半導体基板１０の周囲から空隙に侵入した樹脂が溝部２６ａまで達すると、毛細管現象がそれ以上進行しなくなり樹脂の侵入が止まる。このような溝部２６ａが配線基板に設けられていることにより、溝部２６ａの内側にある薄型化部分１４と配線基板２０との間の空隙を残して、導電性バンプ３０が存在する空隙すなわち薄型化部分１４の外縁部１５と配線基板２０との間の空隙に樹脂３２が充填された構成を容易に実現することができる。
また、半導体装置１においては、薄型化部分１４の外縁部１５と配線基板２０との間の空隙に充填された樹脂３２により薄型化部分１４と配線基板２０との間の空隙が完全に包囲される場合がある。この場合、この包囲された空隙が密閉されると、樹脂の硬化時等の加熱或いは冷却の際に、密閉された空間内の空気が膨張或いは収縮することにより、薄型化部分１４が撓んでしまうことがある。かかる問題に対して、半導体装置１では、溝部２６ａから配線基板２０の露出面まで延びる溝部２６ｂを設けることにより、この溝部２６ｂを介して樹脂３２により包囲される空隙と半導体装置１の外部との間を空気が自由に行き来できるようにし、樹脂３２により包囲される空隙が密閉されるのを防いでいる。
また、溝部２６ｂは、溝部２６ａと同様に、配線基板２０の半導体基板１０と対向する面に形成されている。この場合、両溝部２６ａ，２６ｂの形成を同一プロセスにおいて行うことができるので、配線基板２０ひいては半導体装置１全体の製造が容易となる。
また、半導体基板１０にアキュムレーション層１８が設けられている。これにより、半導体基板１０のアキュムレーション状態が維持される。このため、ＣＣＤ１２における短波長光に対する感度の均一性（ユニフォミティ）及び安定性を一層向上させることができる。
ところで、近年、裏面入射型の半導体装置においては、大面積化、及び高速応答特性の要求が高まっている。しかしながら、図８に示す半導体装置のように、半導体基板を配線基板に一旦ダイボンドした上で、その配線基板とパッケージのリード端子とをワイヤボンディングする構成では、大面積化と高速応答化とを共に実現することが困難である。すなわち、かかる構成の半導体装置において大面積化を図ろうとすると、それに伴いワイヤが長くなることにより抵抗が増大してしまうという問題がある。しかも、大面積化に伴って、ワイヤ同士が近接して高密度化することにより、クロストークが発生するとともに、ワイヤ間に容量（キャパシタ）が生じてしまう等の問題があり、高速応答化が一層困難となってしまう。
これに対し、半導体装置１においては、半導体基板１０が導電性バンプ３０を介して配線基板２０に実装されているため、半導体基板１０と配線基板２０とをワイヤボンディングする必要がない。さらに、配線基板２０にリード端子２４が設けられているため、半導体装置１においては、配線基板２０の他にパッケージを設ける必要がなく、したがって、配線基板２０とパッケージのリード端子とをワイヤボンディングする必要もない。このように半導体装置１においては全ての配線をワイヤボンディングを用いずに行うことができるため、大面積化を図っても、上述の問題、すなわち抵抗の増大、クロストークの発生及び容量の発生という問題が生じない。このため、半導体装置１は、大面積化及び高速応答化の要求を共に満たすことが可能である。例えばＣＣＤ１２の画素数を２０５４ピクセル×１０２４ピクセル（チップサイズ（半導体基板１０の面積）は４０．０ｍｍ×２０ｍｍ強）とする場合、従来の半導体装置では１．６Ｇピクセル／ｓｅｃ以上の高速化は困難であるのに対し、半導体装置１によれば３．２Ｇピクセル／ｓｅｃの高速動作が可能である。
図３は、本発明による半導体装置の他の実施形態を示す断面図である。半導体装置２は、半導体基板１０、配線基板２１、導電性バンプ３０、及び樹脂３２を備えている。半導体装置２は、配線基板２１の構造が図１に示す半導体装置１の配線基板２０と相違する。その他の構成は半導体装置１と同様であるので説明を省略する。配線基板２１には、溝部２７ａ及び貫通孔２７ｂが形成されている。溝部２７ａは、半導体装置１の溝部２６ａと同様に、配線基板２１における薄型化部分１４に対向する領域の周囲に沿って形成されている。貫通孔２７ｂは、その一端が溝部２７ａに連結されるとともに、他端が配線基板２１の底面Ｓ５に露出している。すなわち、貫通孔２７ｂは、配線基板２１を貫通して、溝部２７ａから底面Ｓ５まで延びている。これにより、貫通孔２７ｂは、溝部２７ａと半導体装置２の外部とを連通する連通部として機能する。
図４を用いて溝部２７ａ及び貫通孔２７ｂの構造をより詳細に説明する。図４は、配線基板２１をその上面Ｓ４側から見た平面図である。この図に示すように、貫通孔２７ｂは、円柱状をしており、溝部２７ａの四隅それぞれに連結されて形成されている。本実施形態においては、配線基板２１の上面Ｓ４に連通部（貫通孔２７ｂ）が形成されていないことに伴い、半導体基板１０と配線基板２１との間の空隙のうち溝部２７ａよりも外側全体（図４において斜線を付した部分）に樹脂３２が充填されている。
前記構成の半導体装置２は、半導体装置１と同様に、薄型化部分１４の撓み及び割れが防止され、したがって、使用時において、ＣＣＤ１２に対する高精度なフォーカシングが可能であるとともにＣＣＤ１２における高い感度の均一性及び安定性を呈することができる。さらに、配線基板２１に溝部２７ａが形成されていることにより、薄型化部分１４と配線基板２１との間の空隙を残して、薄型化部分１４の外縁部１５と配線基板２１との間の空隙に樹脂３２が充填された構成を容易に実現することができる。また、配線基板２１に貫通孔２７ｂが形成されていることにより、薄型化部分１４と配線基板２０との間の空隙が密閉されるのを防ぐことができ、密閉された空間内の空気が膨張或いは収縮することによる薄型化部分１４の撓みを防ぐことができる。
また、薄型化部分１４と配線基板２１との間の空隙と、半導体装置２の外部とを連通させる連通部として貫通孔２７ｂが設けられている。これにより、薄型化部分１４の外縁部１５と配線基板２１との間の空隙全体に樹脂３２を充填させても、薄型化部分１４と配線基板２１との間の空隙が密閉されるのをこの貫通孔２７ｂにより防ぐことができるので、半導体装置２の機械的強度を一層向上させることができる。
図５は、図１の配線基板２０の一構成例を示す平面図である。本構成例の配線基板２０は、多層セラミック基板である。この配線基板２０は５８．４２０ｍｍ四方の平面視略正方形状をしており、その中央部に３８．７００ｍｍ×１８．９００ｍｍの長方形を画成する溝部２６ａが形成されている。また、溝部２６ａの四隅それぞれに連結されて溝部２６ｂが形成されている。溝部２６ａで囲まれる長方形状の領域には、複数のチップ抵抗２８が設けられている。チップ抵抗２８は、この領域内の図中上部及び下部それぞれに２列ずつ、図中左右方向（前記長方形の長辺方向）に一次元的に配列されている。また、溝部２６ａよりも外側の領域には、複数の電極２２が形成されている。電極２２は、前記長方形の四辺それぞれに沿って配列されており、長辺方向には３列ずつ、短辺方向には２列ずつ配列されている。電極２２の直径は０．０８０ｍｍである。
図６は、図５の構成例に係る配線基板２０の内部配線の構成を示す断面図である。内部配線６０は、信号出力用配線６０ａ，６０ｂ、クロック供給用配線６０ｃ，６０ｄ、及びＤＣバイアス（グランド）供給用配線６０ｅからなる。各内部配線６０は、電極２２、リード端子２４及びチップ抵抗２８の相互間を電気的に接続している。図７を用いて内部配線６０の構成をより詳細に説明する。図７においては、説明の便宜のために、配線基板２０の平面図上にリード端子２４を重ねて表示している。この図に示すように、溝部２６ａよりも内側には信号出力用配線６０ａ，６０ｂのみが形成されており、一方クロック供給用配線６０ｃ，６０ｄ及びＤＣバイアス（クロック）供給用配線６０ｅは、溝部２６ａよりも外側に形成されている。このように、クロック供給用配線６０ｃ，６０ｄ及びＤＣバイアス供給用配線６０ｅ等の駆動系配線と、信号出力用配線６０ａ，６０ｂとを分離して配置することにより、駆動系信号と出力系信号との間におけるクロストークの発生を防ぐことができる。
本発明による半導体装置は、前記実施形態に限定されるものではなく、様々な変形が可能である。例えば、図２においては、連通部（溝部２６ｂ）の他端が、配線基板２０における半導体基板１０に対向する領域よりも外側に露出する構成を示し、図３においては、連通部（貫通孔２７ｂ）の他端が配線基板２１の底面Ｓ５に露出する構成を示したが、連通部の他端が配線基板２０，２１の側面Ｓ６に露出する構成としてもよい。
また、溝部２６ａ，２７ａが配線基板２０，２１における薄型化部分１４に対向する領域を完全に囲む構成を示したが、溝部２６ａ，２７ａが前記領域をその周囲の一部を残して囲む構成としてもよい。
また、溝部２６ｂ及び貫通孔２７ｂがそれぞれ配線基板２０，２１に４つ形成されている構成を示したが、これらが１つだけ形成されている構成としてもよいし、２つ以上形成されている構成としてもよい。
本発明による半導体装置の一実施形態を示す断面図である。 図１の溝部２６の構成を説明するための平面図である。 本発明による半導体装置の他の実施形態を示す断面図である。 図３の溝部２７ａ及び貫通孔２７ｂの構造を説明するための平面図である。 図１の配線基板２０の一構成例を示す平面図である。 図５の構成例に係る配線基板２０の内部配線の構成を示す断面図である。 図６の内部配線６０の構成を説明するための断面図である。 従来の半導体装置の構成を示す断面図である。
符号の説明
１，２…半導体装置、１０…半導体基板、１４…薄型化部分、１５…外縁部、１６…電極、１８…アキュムレーション層、２０，２１…配線基板、２２…電極、２４…リード端子、２６ａ，２７ａ…溝部、２６ｂ…溝部（連通部）、２７ｂ…貫通孔（連通部）、２８…チップ抵抗、３０…導電性バンプ、３２…樹脂。

Claims (4)

  1. 一方の面に形成された光検出部と、他方の面の前記光検出部に対向する領域がエッチングされることにより形成された薄型化部分と、該薄型化部分の外縁部の前記一方の面上に設けられ、前記光検出部と電気的に接続された第１の電極とを有し、前記薄型化部分での前記他方の面側が光入射面となる裏面入射型に構成された半導体基板と、
    前記半導体基板の前記一方の面側に対向配置され、導電性バンプを介して前記第１の電極に接続された第２の電極を有するとともに、前記半導体基板と対向する上面が前記半導体基板よりも面積が広いように構成された配線基板と、
    前記第１の電極及び前記第２の電極のそれぞれと前記導電性バンプとの接合強度を補強するために、前記薄型化部分の外縁部と前記配線基板との間の空隙に充填された樹脂と、
    を備え、
    前記配線基板において、前記配線基板の前記上面のうち前記樹脂で覆われた領域よりも外側の領域、並びに前記配線基板の底面及び側面が、外部に露出する前記配線基板の露出面となっており、
    前記配線基板には、前記薄型化部分に対向する領域を囲む溝部と、該溝部から前記配線基板の前記露出面まで延びる連通部とが形成されており、
    前記樹脂は、前記溝部、前記連通部、及び前記溝部よりも内側の部分には充填されず、前記溝部の内側にある前記薄型化部分と前記配線基板との間の空隙を残して、前記溝部よりも外側にある前記薄型化部分の外縁部と前記配線基板との間の空隙に充填されており、
    前記連通部は、前記溝部及び前記溝部の内側にある前記薄型化部分と前記配線基板との間の空隙と、外部に露出する前記配線基板の前記露出面とを連通するように構成されていることを特徴とする半導体装置。
  2. 前記連通部は、前記配線基板の前記半導体基板と対向する前記上面に形成され、前記溝部と、前記配線基板の前記上面のうち前記樹脂で覆われた領域よりも外側の領域とを連通する第２の溝部であることを特徴とする請求項１に記載の半導体装置。
  3. 前記連通部は、前記配線基板を前記上面から前記底面へと貫通して、前記溝部と、前記配線基板の前記底面とを連通する貫通孔であることを特徴とする請求項１に記載の半導体装置。
  4. 前記光検出部は、一次元又は二次元に配列された複数の画素を有することを特徴とする請求項１〜３の何れか一項に記載の半導体装置。
JP2003333871A 2003-09-25 2003-09-25 半導体装置 Expired - Lifetime JP4351012B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003333871A JP4351012B2 (ja) 2003-09-25 2003-09-25 半導体装置
EP04788123.0A EP1672694B1 (en) 2003-09-25 2004-09-24 Semiconductor device
US10/573,469 US7605455B2 (en) 2003-09-25 2004-09-24 Semiconductor device
PCT/JP2004/013964 WO2005031871A1 (ja) 2003-09-25 2004-09-24 半導体装置
CNB2004800266601A CN100466271C (zh) 2003-09-25 2004-09-24 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003333871A JP4351012B2 (ja) 2003-09-25 2003-09-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2005101332A JP2005101332A (ja) 2005-04-14
JP4351012B2 true JP4351012B2 (ja) 2009-10-28

Family

ID=34386004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003333871A Expired - Lifetime JP4351012B2 (ja) 2003-09-25 2003-09-25 半導体装置

Country Status (5)

Country Link
US (1) US7605455B2 (ja)
EP (1) EP1672694B1 (ja)
JP (1) JP4351012B2 (ja)
CN (1) CN100466271C (ja)
WO (1) WO2005031871A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4494746B2 (ja) * 2003-09-25 2010-06-30 浜松ホトニクス株式会社 半導体装置
JP4421589B2 (ja) * 2006-10-10 2010-02-24 浜松ホトニクス株式会社 光検出装置
JP4908150B2 (ja) 2006-10-18 2012-04-04 浜松ホトニクス株式会社 撮像装置の保持構造及び撮像装置
JP2010050150A (ja) * 2008-08-19 2010-03-04 Panasonic Corp 半導体装置及び半導体モジュール
JP6939568B2 (ja) * 2016-01-15 2021-09-22 ソニーグループ株式会社 半導体装置および撮像装置
JP6682327B2 (ja) * 2016-04-01 2020-04-15 キヤノン株式会社 電子デバイス、その製造方法及びカメラ
JP6839248B1 (ja) * 2019-09-30 2021-03-03 浜松ホトニクス株式会社 光検出器
WO2022239464A1 (ja) * 2021-05-13 2022-11-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5318651A (en) 1991-11-27 1994-06-07 Nec Corporation Method of bonding circuit boards
JP2821062B2 (ja) * 1992-07-09 1998-11-05 浜松ホトニクス株式会社 半導体エネルギー検出器の製造方法
JPH06196680A (ja) * 1992-12-22 1994-07-15 Hamamatsu Photonics Kk 半導体エネルギー検出器とその製造方法
JP3263288B2 (ja) * 1995-09-13 2002-03-04 株式会社東芝 半導体装置
JPH1084014A (ja) 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JPH1041694A (ja) 1996-07-25 1998-02-13 Sharp Corp 半導体素子の基板実装構造及びその実装方法
JP3687280B2 (ja) 1997-07-02 2005-08-24 松下電器産業株式会社 チップ実装方法
JP3663938B2 (ja) 1997-10-24 2005-06-22 セイコーエプソン株式会社 フリップチップ実装方法
US6040630A (en) 1998-04-13 2000-03-21 Harris Corporation Integrated circuit package for flip chip with alignment preform feature and method of forming same
DE19854733A1 (de) 1998-11-27 2000-05-31 Heidenhain Gmbh Dr Johannes Abtasteinheit einer Positionsmeßeinrichtung
DE69913204T2 (de) 1999-01-21 2004-09-09 Hamamatsu Photonics K.K., Hamamatsu Elektronenröhre
JP2000228573A (ja) * 1999-02-05 2000-08-15 Canon Inc モジュールの基板構造
US6410415B1 (en) 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
EP1179851B1 (en) 1999-04-13 2007-07-18 Hamamatsu Photonics K.K. Semiconductor device
JP3451373B2 (ja) 1999-11-24 2003-09-29 オムロン株式会社 電磁波読み取り可能なデータキャリアの製造方法
US6571466B1 (en) * 2000-03-27 2003-06-03 Amkor Technology, Inc. Flip chip image sensor package fabrication method
WO2001086716A1 (en) 2000-05-12 2001-11-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
US6201305B1 (en) 2000-06-09 2001-03-13 Amkor Technology, Inc. Making solder ball mounting pads on substrates
JP2002009265A (ja) * 2000-06-21 2002-01-11 Sony Corp 固体撮像装置
KR100343432B1 (ko) 2000-07-24 2002-07-11 한신혁 반도체 패키지 및 그 패키지 방법
CN1353463A (zh) * 2000-11-14 2002-06-12 联测科技股份有限公司 薄型感光式半导体装置
US7242088B2 (en) 2000-12-29 2007-07-10 Intel Corporation IC package pressure release apparatus and method
EP1381891A4 (en) * 2001-04-27 2005-07-20 Sarnoff Corp OPTICAL WAVEGUIDE CROSSING AND METHOD OF MANUFACTURING THE SAME
JP3696132B2 (ja) 2001-07-10 2005-09-14 株式会社東芝 アクティブマトリクス基板及びその製造方法
JP2003078120A (ja) 2001-08-31 2003-03-14 Seiko Precision Inc 固体撮像装置
US6580174B2 (en) 2001-09-28 2003-06-17 Intel Corporation Vented vias for via in pad technology yield improvements
JP2003124259A (ja) 2001-10-15 2003-04-25 Seiko Epson Corp 電子部品の実装構造、電子部品モジュール、および電子部品の実装方法
JP3787765B2 (ja) 2001-11-30 2006-06-21 松下電器産業株式会社 固体撮像装置およびその製造方法
JP3773177B2 (ja) * 2001-11-30 2006-05-10 松下電器産業株式会社 固体撮像装置およびその製造方法
JP2004214344A (ja) * 2002-12-27 2004-07-29 Nec Kansai Ltd 固体撮像装置
JP3891133B2 (ja) 2003-03-26 2007-03-14 セイコーエプソン株式会社 電子部品の製造方法および電子部品の実装方法
JP4494745B2 (ja) 2003-09-25 2010-06-30 浜松ホトニクス株式会社 半導体装置
JP4494746B2 (ja) * 2003-09-25 2010-06-30 浜松ホトニクス株式会社 半導体装置
JP4271625B2 (ja) * 2004-06-30 2009-06-03 株式会社フジクラ 半導体パッケージ及びその製造方法

Also Published As

Publication number Publication date
WO2005031871A1 (ja) 2005-04-07
US20070205480A1 (en) 2007-09-06
EP1672694A4 (en) 2008-10-01
EP1672694B1 (en) 2014-07-23
JP2005101332A (ja) 2005-04-14
EP1672694A1 (en) 2006-06-21
CN1853273A (zh) 2006-10-25
US7605455B2 (en) 2009-10-20
CN100466271C (zh) 2009-03-04

Similar Documents

Publication Publication Date Title
JP5014853B2 (ja) 半導体装置の製造方法
JP5078725B2 (ja) 半導体装置
US20130141606A1 (en) Solid state apparatus
US9476949B2 (en) Semiconductor device provided with direction sensor elements
JP2017168567A (ja) 固体撮像装置、及び、固体撮像装置の製造方法
JP4351012B2 (ja) 半導体装置
JP4494745B2 (ja) 半導体装置
JP4494746B2 (ja) 半導体装置
TW200307355A (en) Semiconductor integrate device and the manufacturing method thereof
JP2019140323A (ja) 半導体装置、カメラおよび半導体装置の製造方法
US7205095B1 (en) Apparatus and method for packaging image sensing semiconductor chips
US20090026562A1 (en) Package structure for optoelectronic device
JP4799746B2 (ja) 放射線検出器モジュール
JP6127747B2 (ja) 赤外線センサ、及び、赤外線センサの製造方法
WO2021205792A1 (ja) 半導体装置および半導体装置の製造方法
CN220569663U (zh) 芯片封装结构
JP3796202B2 (ja) 半導体集積装置の製造方法
WO2024053466A1 (ja) 半導体装置および電子機器
WO2021162127A1 (ja) 半導体装置および半導体装置の製造方法
JP2018067631A (ja) イメージセンサモジュール
WO2023112409A1 (ja) 光半導体パッケージ及び光半導体パッケージの製造方法
JP4338718B2 (ja) 半導体集積装置の製造方法
CN117038594A (zh) 芯片封装结构及芯片封装方法
CN114651324A (zh) 图像传感器模块以及图像传感器模块的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090721

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4351012

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

EXPY Cancellation because of completion of term