CN100466271C - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN100466271C
CN100466271C CNB2004800266601A CN200480026660A CN100466271C CN 100466271 C CN100466271 C CN 100466271C CN B2004800266601 A CNB2004800266601 A CN B2004800266601A CN 200480026660 A CN200480026660 A CN 200480026660A CN 100466271 C CN100466271 C CN 100466271C
Authority
CN
China
Prior art keywords
wiring substrate
semiconductor device
groove
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004800266601A
Other languages
English (en)
Other versions
CN1853273A (zh
Inventor
小林宏也
村松雅治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Publication of CN1853273A publication Critical patent/CN1853273A/zh
Application granted granted Critical
Publication of CN100466271C publication Critical patent/CN100466271C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

根据本发明，在该半导体装置中，能够防止半导体基板的薄型化部分的弯曲和破裂，维持对光检测单元的高精度聚焦和在光检测单元中的高灵敏度的均匀性和稳定性。半导体装置(1)备有半导体基板(10)、配线基板(20)、导电性突起(30)和树脂(32)。在半导体基板(10)中形成有CCD(12)和薄型化部分(14)。半导体基板(10)的电极(16)经过导电性突起(30)与配线基板(20)的电极(22)连接。又，在配线基板(20)中，形成包围与薄型化部分(14)相对向的区域的沟槽部(26a)和从沟槽部(26a)延伸到配线基板(20)的露出面的沟槽部(26b)。在薄型化部分(14)的外缘部分(15)与配线基板(20)之间的空隙中，为了增强导电性突起(30)的接合强度，充填绝缘性树脂(32)。

Description

半导体装置
技术领域
本发明涉及半导体装置，特别是涉及背面入射型的半导体装置。
背景技术
至今作为某种半导体装置，所谓的背面入射型的半导体光检测装置是众所周知的。这种半导体装置具有半导体基板，在该半导体基板的一个面上具有光检测单元。而且，在半导体基板中，光检测单元和在相反一侧削去半导体基板的一部分而形成有凹部。因此，在半导体基板中，设置光检测单元所在的薄型化部分。该薄型化部分是与在厚的半导体基板中被吸收不能够高灵敏度地检测出来的紫外线、软X射线、电子射线等能量射线对应地设置的，在该薄型化部分中，用光检测单元检测入射到半导体基板的凹部侧的面上的光。
作为背面入射型的半导体装置的一种，是具有BT-CCD(背面入射薄板型CCD)的半导体装置。将BT-CCD用作半导体检查装置的检测单元。作为具有BT-CCD的已有半导体装置，例如是专利文献1中记载的那种装置。
图8是表示专利文献1中记载的半导体装置的构成的剖面图。如图8所示，在固定在包装组件101内的底部上的配线基板102上，经过金属突起105设置有作为半导体基板的P型硅层104，该P型硅层104在与该配线基板102对置的面上具有CCD103。在一端与金属突起105连接的配线基板102上的配线106的另一端上，设置用于从外部取出检测信号的结合片(图中未画出)，该结合片通过接合线107与包装组件101的引线端子(图中未画出)电连接。进一步，在配线基板102与P型硅层104之间的空隙中，充填为了增强金属突起105的接合强度的下部充填树脂108。
专利文献1：日本特开平6-196680号专利公报
但是，如图8图所示，当将下部充填树脂充填在半导体基板的薄型化部分与配线基板之间时，存在着在下部充填树脂固化时进行的加热或冷却时，由于在下部充填树脂与半导体基板之间由于两者的热膨胀系数不同产生的应力，使薄型化部分发生破裂的情形。又，即便不破裂，也存在着由收缩的下部充填树脂产生的拉伸使薄型化部分弯曲的情形。也存在着当半导体基板的薄型化部分这样地发生弯曲而使用半导体装置时，对光检测单元的聚焦和光检测单元中的灵敏度的均匀性和稳定性产生恶劣影响的情形。
发明内容
本发明就是鉴于上述课题提出的，本发明的目的是提供能够防止半导体基板的薄型化部分的弯曲和破裂，维持对光检测单元的高精度聚焦和在光检测单元中的高灵敏度的均匀性和稳定性的半导体装置。
为了解决上述课题，该半导体装置的特征是它包括：具有在一个面上形成的光检测单元、通过蚀刻另一个面的与光检测单元对置的区域形成的薄型化部分、和设置在该薄型化部分的外缘部分的一个面上，与光检测单元电连接的第一电极的半导体基板；具有与半导体基板的一个面侧相对配置，经过导电性突起与第一电极连接的第二电极的配线基板；和为了增强第一电极和第二电极中的各个电极与导电性突起的接合强度，充填在薄型化部分的外缘部分与配线基板之间的空隙中的树脂，在配线基板中，形成包围与薄型化部分对置的区域的沟槽部和从该沟槽部延伸到该配线基板的露出面的连通单元。
在该半导体装置中，将树脂充填在薄型化部分的外缘部分与配线基板之间的空隙中。因此，增强了设置在薄型化部分的外缘部分的第一电极与导电性突起的接合强度、和该导电性突起与配线基板的第二电极的接合强度。另一方面，因为在半导体基板的薄型化部分与配线基板之间的空隙中不充填树脂，所以当树脂固化时等进行加热或冷却时，即便在树脂与半导体基板之间由于两者的热膨胀系数不同产生应力，因为该应力对薄型化部分的影响很小，所以能够防止薄型化部分的弯曲和破裂。所以，该半导体装置，在使用时，可以实现对光检测单元的高精度聚焦和能够呈现光检测单元中的高灵敏度的均匀性和稳定性。
进一步，在配线基板中，以包围与薄型化部分对置的区域的方式形成有沟槽部。因此，例如，在制造半导体装置时，当利用毛细管现象(毛管现象)在半导体基板与配线基板之间的空隙中充填树脂时，从半导体基板周围侵入空隙的树脂到达沟槽部，在此以上不发生毛细管现象，树脂的侵入停止了。通过将这种沟槽部设置在配线基板上，残留位于沟槽部内侧的薄型化部分与配线基板之间的空隙，能够容易地实现在导电性突起存在的空隙即薄型化部分的外缘部分与配线基板之间的空隙中充填了树脂的构成。
另外，在该半导体装置中，具有利用在薄型化部分的外边缘部和配线基板之间的空隙充填的树脂完全包围薄型化部分和配线基板之间的空隙的情况。在此情况下，如该被包围的空隙封闭，在树脂的固化时等的加热或者冷却时，被封闭的空间内的空气膨胀或者收缩，薄型化部分会弯曲。对于此类问题，在该半导体装置中，通过设置从沟槽部延伸到配线基板的露出面的连通单元，借助于该连通单元空气可以在被树脂包围的空隙和半导体装置的外部之间自由移动，防止被树脂包围的空隙封闭。
又，“配线基板的露出面”指的是在配线基板的上面(与半导体基板对置的面)中被上述树脂覆盖的区域的外侧区域以及配线基板的底面和侧面。
连通单元是在配线基板的与半导体基板对置的面上形成的第二沟槽部是适合的。这时，因为能够在同一工艺过程中形成沟槽部和连通单元(第二沟槽部)，所以配线基板进而整个半导体装置的制造变得容易了。
连通单元是贯通配线基板的贯通孔是合适的。这时，因为即便在半导体基板的薄型化部分的外缘部分与配线基板之间的整个空隙中充填了树脂，通过贯通孔也能够防止使薄型化部分与配线基板之间的空隙密闭，所以可以进一步提高半导体装置的机械强度。
光检测单元也可以将具有一维或二维地配列的多个像素作为特征。这时，因为要求在多个像素之间具有高灵敏度的均匀性和稳定性，所以根据本发明的半导体装置变得特别有用。
又，在配线基板上，设置给予驱动光检测单元的信号的第一引线端子、和输出来自光检测单元的检测信号的第二引线端子，多个第二电极中的与第二引线端子连接的第二电极位于由沟槽部包围的区域内，多个第二电极中的与第一引线端子连接的第二电极位于由沟槽部包围的区域的外侧是优选的。这时，因为物理上分离地配置给予驱动信号的电极和读出信号的电极，所以能够抑制串扰。
又，在半导体基板的薄型化部分与配线基板之间，存在着气体(空气)。作为这种气体，氮和氩等的非活性气体是优选的，能够允许上述双方的基板弯曲，并且能够抑制它们的内侧表面的恶化。
如果根据本发明，则可以实现能够防止半导体基板的薄型化部分的弯曲和破裂，维持对光检测单元的高精度聚焦和在光检测单元中的高灵敏度的均匀性和稳定性的半导体装置。
附图说明
图1是表示根据本发明的半导体装置的一个实施方式的剖面图。
图2是用于说明图1的沟槽部26的构成的平面图。
图3是表示根据本发明的半导体装置的其它实施方式的剖面图。
图4是用于说明图3的沟槽部27a和贯通孔27b的构造的平面图。
图5是表示图1的配线基板20的一个构成例的平面图。
图6是表示与图5的构成例有关的配线基板20的内部配线的构成的剖面图。
图7是用于说明图6的内部配线60的构成的剖面图。
图8是表示已有的半导体装置的构成的剖面图。
标号说明：1、2........半导体装置；10........半导体基板；14........薄型化部分；15........外缘部分；16........电极；18........累积层；20、21........配线基板；22........电极；24........引线端子；26a、27a........沟槽部；26b........沟槽部(连通单元)；27b........贯通孔(连通单元)；28........芯片电阻；30........导电性突起；32........树脂。
具体实施方式
下面，我们详细说明附图和根据本发明的半导体装置的优先实施方式。此外，在附图的说明中在相同的要素上附加相同的标号，并省略重复说明。又，附图的尺寸比率不一定与说明的一致。
图1是表示根据本发明的半导体装置的一个实施方式的剖面图。半导体装置1备有半导体基板10、配线基板20、导电性突起30和树脂32。半导体基板10是BT-CCD(背面入射薄板型CCD)，在其表面S1侧的表层的一部分上形成有作为光检测单元的CCD12。半导体基板10，例如，由硅的P+层及在其上形成的P型外延层、和在该外延层上形成的图中未画出的传送电极组构成。CCD12具有二维地配列的多个像素。又，通过蚀刻背面S2的与CCD12相对的区域形成经过薄型化的薄型化部分14。经过蚀刻的部分的轮廓为四边锥台状。薄型化部分14是，经过蚀刻侧的面成为矩形状的平坦的光入射面S3，该光入射面S3具有与CCD12大致相同的大小。又，半导体基板10作为整体也具有平面看矩形的形状。半导体基板10的厚度，例如，薄型化部分14约为15～40μm，薄型化部分14的外缘部分15约为300～600μm。此外，薄型化部分14的外缘部分15指的是在半导体基板10中薄型化部分14周围的，比薄型化部分14厚的部分。
在外缘部分15的表面S1上形成有电极16(第一电极)。该电极16经过省略了图示的配线与CCD12的传送电极组电连接。又，半导体基板10的背面S2，包含光入射面S3，整个被累积层18所覆盖。累积层18具有与半导体基板10相同的导电型，但是它的杂质浓度比半导体基板10高。
用倒装片接合法将半导体基板10安装在配线基板20上。即，在半导体基板10的表面S1侧相对向地配置配线基板20。在配线基板20上在与半导体基板10的电极16相对向的位置上形成有电极22(第二电极)，该电极22经过导电性突起30与电极16连接。即，引线端子24、电极22、导电性突起30、电极16与CCD传送电极连接，将CCD的驱动信号输入到引线端子24。输出CCD的读出信号的放大器的输出经过任一个电极16、导电性突起30、电极22从引线端子24取出。配线基板20例如由多层陶瓷基板构成。又，配线基板20的上面S4(与半导体基板10相对向的面)具有比半导体基板10大的面积，在上面S4的边缘部分存在着不与半导体基板10相对向的区域。
在半导体基板10和配线基板20之间存在着用于插入导电性突起30的空隙。在该空隙中由外缘部分15和配线基板20夹着的部分中，为了增强导电性突起30的接合强度(具体地说各个电极16和电极22与导电性突起30的接合强度)，充填着绝缘性树脂32(下部充填树脂)。作为树脂32，例如，可以用环氧系树脂、氨基甲酸乙酯系树脂、硅系树脂、或丙烯系树脂、或者它们的复合物。
在配线基板20的底面S5(与上面S4相反侧的面)中设置引线端子24。引线端子24与配线基板20的内部配线(图中未画出)连接。
在配线基板20的上面S4中，形成沟槽部26。我们用图2说明沟槽部26的构成。图2是从其上面S4侧看配线基板20的平面图。在图2中，虚线L1、L2分别表示半导体基板10和薄型化部分14的轮廓。沿该图的I-I线的剖面图与图1对应。沟槽部26，如图2所示，由沟槽部26a(第一沟槽部)和沟槽部26b(第二沟槽部)构成。沟槽部26a、26b形成在配线基板20的上面S4上，沿它的面内方向延伸。
沟槽部26a沿配线基板20中的与半导体基板10的薄型化部分14相对向的区域(由虚线L2包围的区域)形成，包围与该薄型化部分14相对向的区域。沟槽部26a在配线基板20上作为整体形成长方形。另一方面，形成全部4条的沟槽部26b，各沟槽部26b的一端E1与沟槽部26a的四个角中的各个角连接。又，沟槽部26b的另一端E2露出在配线基板20中的与半导体基板10相对向的区域(由虚线L1包围的区域)的外侧。即，各沟槽部26b从沟槽部26a延伸到配线基板20的露出面。因此，沟槽部26b起着连通沟槽部26a和半导体装置1的外部的连通单元的作用。
此外，上述配线基板20的露出面指的是在配线基板20的表面中露出在半导体装置1的外部的面。即，与配线基板20的上面S4中相比于被树脂32覆盖的区域处于更外侧的区域以及配线基板20的底面S5和侧面S6(请参照图1)相当。所以，在图1中，配线基板20的与薄型化部分14相对向的区域，因为没有被树脂32覆盖但是位于被树脂32覆盖的区域的内侧，所以不属于上述的露出面。
又，在图2中，用斜线表示在半导体基板10与配线基板20之间的空隙中充填了树脂32的部分。如该图所示，在本实施方式中，将树脂32只充填在上述空隙中相比于沟槽部26a处于更外侧的部分中，不充填沟槽部26a和它内侧的部分。又，即便是相比于沟槽部26a处于更外侧的部分在形成沟槽部26b的部分中也不充填树脂32。
进一步，在配线基板20的上面S4中，设置多个芯片电阻28。将芯片电阻28，在由配线基板20的沟槽部26a包围的区域内的图中上部和下部的各个中，一维地配列在图中的左右方向上。
现在回到图1，说明半导体装置1的动作。由CCD12检测从光入射面S3入射到半导体基板10的薄型化部分14的光。顺次地通过电极16、导电性突起30和电极22，将该检测信号传送到配线基板20。在配线基板20上，通过内部配线将该检测信号(CCD的读出信号)传送到引线端子24，从引线端子24输出到半导体装置1的外部。
接着，我们说明半导体装置1的效果。将树脂32充填在薄型化部分14的外缘部分15与配线基板20之间的空隙中。因此，增强了设置在薄型化部分14的外缘部分15上的电极16与导电性突起30的接合强度、和导电性突起30与配线基板20的电极22的接合强度。另一方面，因为在半导体基板10的薄型化部分14与配线基板20之间的空隙中不充填树脂32，所以当树脂32固化时进行的加热或冷却时，即便在树脂32与半导体基板10之间由于两者的热膨胀系数不同产生应力，因为该应力对薄型化部分14的影响很小，所以也能够防止薄型化部分14的弯曲和破裂。所以，半导体装置1，在使用时，可以实现对CCD12的高精度聚焦和能够呈现CCD12中的高灵敏度的均匀性和稳定性。又，因为防止了薄型化部分14的破裂，所以也提高了半导体装置1的成品率。
进一步，配线基板20，以包围与薄型化部分14相对向的区域的方式形成沟槽部26a。因此，例如，在制造半导体装置1时，当利用毛细管现象在半导体基板10与配线基板20之间的空隙中充填树脂时，从半导体基板10周围侵入空隙的树脂到达沟槽部26a，在此以上不发生毛细管现象，树脂的侵入停止了。通过将这种沟槽部26a设置在配线基板上，残留位于沟槽部26a的内侧的薄型化部分14与配线基板20之间的空隙，能够容易地实现在导电性突起30存在的空隙即薄型化部分14的外缘部分15与配线基板20之间的空隙中充填了树脂32的构成。
又，在半导体装置1中，存在着当由充填在薄型化部分14的外缘部分15与配线基板20之间的空隙中的树脂32完全包围薄型化部分14与配线基板20之间的空隙的情形。这时，当密闭该包围了空隙和树脂固化时等进行的加热或冷却时，由于密闭空间内的空气膨胀或收缩，薄型化部分14发生弯曲。对于这种问题，在该半导体装置1中，通过设置从沟槽部26a到配线基板20的露出面延伸的沟槽部26b，使空气经过沟槽部26b在由树脂32包围的空隙与半导体装置1的外部之间自由来往，能够防止使由树脂32包围的空隙密闭。
此外，在半导体基板的薄型化部分14与配线基板20之间，存在着气体(空气)。作为这种气体，氮和氩等的非活性气体是优选的，能够允许上述双方的基板弯曲，并且能够抑制它们的内侧表面的恶化。
又，沟槽部26b，与沟槽部26a同样，形成在配线基板20的与半导体基板10相对向的面上。这时，因为在同一工艺过程中形成两沟槽部26a、26b，所以配线基板20进而整个半导体装置1的制造变得容易了。
又，在半导体基板10上设置累积层18。从而，能够维持半导体基板10的累积状态。因此，能够进一步提高CCD12中的对短波长光的灵敏度的均匀性和稳定性。
可是，近年来，在背面入射型的半导体装置中，对大面积化和高速应答特性的要求正在增高。但是如图8所示的半导体装置那样，一旦将半导体基板模片接合在配线基板上，在将该配线基板和包装组件的引线端子引线接合的构成，要同时实现大面积化和高速应答化是困难的。即，在上述构成的半导体装置中，当实现大面积化时，存在着与其相伴，由于导线加长使电阻增大那样的问题。而且，伴随着大面积化，存在着由于导线间接近变得高密度化发生串扰，并且在导线间产生电容等问题，使高速应答化更困难了。
对此，在半导体装置1中，因为经过导电性突起30将半导体基板10安装在配线基板20上，所以不需要将半导体基板10和配线基板20引线接合。进一步，因为将引线端子24设置在配线基板20上，所以在半导体装置1中，除了配线基板20以外不需要设置包装组件，所以也不需要将配线基板20和包装组件的引线端子引线接合。这样在半导体装置1中因为能够不用引线接合地实施全部配线，所以即便实现大面积化，也不会发生上述问题，即电阻增大，发生串扰和产生电容那样的问题。因此，半导体装置1可以同时满足大面积化和高速应答化的要求。例如当CCD12的像素数为2054像素×1024像素(芯片大小(半导体基板10的面积)为40.0mm×20mm强)时，与在已有半导体装置中难以实现1.6G像素/sec以上的高速化相对，如果根据半导体装置1，则可以实现3.2G像素/sec的高速动作。
图3是表示根据本发明的半导体装置的其它实施方式的剖面图。半导体装置2备有半导体基板10、配线基板21、导电性突起30和树脂32。半导体装置2的配线基板21的构成与图1所示的半导体装置1的配线基板20不同。因为其它的构成与半导体装置1相同，所以省略对它们的说明。在配线基板21中，形成有沟槽部27a和贯通孔27b。沟槽部27a，与半导体装置1的沟槽部26a相同，沿配线基板21中的与薄型化部分14相对向的区域的周围形成。贯通孔27b，它的一端与沟槽部27a连接，并且另一端露出在配线基板21的底面S5上。即，贯通孔27b，贯通配线基板21，从沟槽部27a延伸到底面S5。因此，贯通孔27b起着连通沟槽部27a和半导体装置2的外部的连通单元的作用。
我们用图4更详细地说明沟槽部27a和贯通孔27b的构造。图4是从配线基板21的上面S4侧看配线基板21的平面图。如该图所示的那样，贯通孔27b形成圆柱状，与沟槽部27a的四个角中的各个角连接。在本实施方式中，伴随着在配线基板21的上面S4上不形成连通单元(贯通孔27b)，用树脂32充填半导体基板10与配线基板21之间的空隙中相比于沟槽部27a处于更外侧的全部(在图4中附加斜线的部分)。
上述构成的半导体装置2，与半导体装置1同样，能够防止薄型化部分14的弯曲和破裂。所以，该半导体装置2，在使用时，可以实现对CCD12的高精度聚焦和能够呈现CCD12中的高灵敏度的均匀性和稳定性。进一步，通过在配线基板21中形成沟槽部27a，残留薄型化部分14与配线基板21之间的空隙，能够容易地实现在薄型化部分14的外缘部分15与配线基板21之间的空隙中充填了树脂32的构成。此外，作为与上述沟槽部26b同样的连通单元的沟槽部，从矩形上的沟槽部27a的四个角向配线基板21的四个角延伸，在它们的连接位置上形成贯通孔27b。又，通过在配线基板21中形成贯通孔27b，能够防止使薄型化部分14与配线基板20之间的空隙密闭，能够防止由于密闭空间内的空气膨胀或收缩使薄型化部分14发生弯曲。
又，作为使薄型化部分14与配线基板21之间的空隙与半导体装置2的外部连通的连通单元设置有贯通孔27b。因此，即便在薄型化部分14的外缘部分15与配线基板21之间的整个空隙中充填了树脂32，因为通过该贯通孔27b能够防止使薄型化部分14与配线基板21之间的空隙密闭，所以也能够进一步提高半导体装置2的机械强度。
图5是表示图1的配线基板20的一个构成例的平面图。本构成例的配线基板20是多层陶瓷基板。该配线基板20具有58.420mm四方的平面看大致正方形状，在它的中央部分形成有隔出38.700mm×18.900mm的长方形的沟槽部26a。又，与沟槽部26a的四个角中的各个角连接地形成沟槽部26b。在沟槽部26a包围的长方形状的区域中，设置多个芯片电阻28。将芯片电阻28，在该区域内的图中上部和下部的各个中每2列地，一维地配列在图中的左右方向(上述长方形的长边方向)上。又，在相比于沟槽部26a处于更外侧的区域中，形成多个电极22。沿上述长方形的四条边中的各条边配列电极22，在长边方向上每3列地，在短边方向上每2列地配列电极22。电极22的直径为0.08mm。
图6是表示与图5的构成例有关的配线基板20的内部配线的构成的剖面图。内部配线60由信号输出用配线60a、60b、时钟供给用配线60c、60d和DC偏压(接地)供给用配线60e构成。各内部配线60与电极22、引线端子24和芯片电阻28的相互之间电连接。我们用图7更详细地说明内部配线60的构成。在图7中，为了说明方便起见，表示在配线基板20的平面图上重叠多个引线端子24。如该图所示，在相比于沟槽部26a的更内侧只形成信号输出用配线60a、60b，另一方面在相比于沟槽部26a的更外侧形成有时钟供给用配线60c、60d和DC偏压(时钟)供给用配线60e。这样，通过分离地配置时钟供给用配线60c、60d和DC偏压供给用配线60e等的驱动系统配线和信号输出用配线60a、60b，能够防止在驱动系统信号与输出系统信号之间发生串扰。
即，在配线基板上，设置有给予驱动光检测单元的信号的第一引线端子24、和输出来自光检测单元的检测信号的第二引线端子(24：用同一标号表示)，多个第二电极22中的与第一引线端子(24)连接的第二电极位于由沟槽部26a包围的区域的外侧中。另外，与图1所示的情况不同，多个第二电极22中的与第二引线端子(24)连接的第二电极也可以位于由沟槽部26a包围的区域内。这时，因为以沟槽部26a作为边界物理上分离地配置给予驱动信号(时钟)的第二电极22和用于读出信号(信号输出用)的第二电极22，所以能够抑制串扰。
根据本发明的半导体装置，不限定于上述实施方式，可以进行种种变形。例如，在图2中，表示了连通单元(沟槽部26b)的另一端露出在配线基板20中的与半导体基板10相对向的区域的外侧的构成，在图3中，表示了连通单元(贯通孔27b)的另一端露出在配线基板21中的底面S5上的构成，但是也可以形成连通单元的另一端露出在配线基板20、21的侧面S6的构成。
又，已经表示了沟槽部26a、27a完全包围配线基板20、21中的与薄型化部分14相对向的区域的构成，但是也可以是沟槽部26a、27a残留上述区域周围的一部分地包围上述区域的构成。
又，已经表示了分别在配线基板20、21中形成4个沟槽部26b和贯通孔27b的构成，但是既可以是只形成它们1个的构成，也可以是形成2个以上的构成。
本发明能够用于半导体装置，特别是背面入射型的半导体装置。

Claims (5)

1.一种半导体装置，其特征在于，具有：
半导体基板，该半导体基板包括：形成在一个面上的光检测单元、通过蚀刻另一个面的与所述光检测单元相对向的区域形成的薄型化部分、和设置在该薄型化部分的外缘部分的所述一个面上并与所述光检测单元电连接的第一电极；
配线基板，与所述半导体基板的所述一个面侧对向配置，具有经过导电性突起而与所述第一电极连接的第二电极；和
为了增强所述第一电极和所述第二电极中的各个电极与所述导电性突起的接合强度，充填在所述薄型化部分的外缘部分与所述配线基板之间的空隙中的树脂，
在所述配线基板中，形成有包围与所述薄型化部分相对向的区域的沟槽部和从该沟槽部延伸到该配线基板的露出面的连通单元。
2.根据权利要求1所述的半导体装置，其特征在于：
所述连通单元是在所述配线基板的与所述半导体基板相对向的面上形成的第二沟槽部。
3.根据权利要求1所述的半导体装置，其特征在于：
所述连通单元是贯通所述配线基板的贯通孔。
4.根据权利要求1～3中任何一项所述的半导体装置，其特征在于：
所述光检测单元具有一维或二维地配列的多个像素。
5.根据权利要求1所述的半导体装置，其特征在于：
在所述半导体基板的所述薄型化部分与所述配线基板之间，存在着气体。
CNB2004800266601A 2003-09-25 2004-09-24 半导体装置 Active CN100466271C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP333871/2003 2003-09-25
JP2003333871A JP4351012B2 (ja) 2003-09-25 2003-09-25 半導体装置

Publications (2)

Publication Number Publication Date
CN1853273A CN1853273A (zh) 2006-10-25
CN100466271C true CN100466271C (zh) 2009-03-04

Family

ID=34386004

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800266601A Active CN100466271C (zh) 2003-09-25 2004-09-24 半导体装置

Country Status (5)

Country Link
US (1) US7605455B2 (zh)
EP (1) EP1672694B1 (zh)
JP (1) JP4351012B2 (zh)
CN (1) CN100466271C (zh)
WO (1) WO2005031871A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4494746B2 (ja) * 2003-09-25 2010-06-30 浜松ホトニクス株式会社 半導体装置
JP4421589B2 (ja) * 2006-10-10 2010-02-24 浜松ホトニクス株式会社 光検出装置
JP4908150B2 (ja) * 2006-10-18 2012-04-04 浜松ホトニクス株式会社 撮像装置の保持構造及び撮像装置
JP2010050150A (ja) * 2008-08-19 2010-03-04 Panasonic Corp 半導体装置及び半導体モジュール
WO2017122449A1 (ja) * 2016-01-15 2017-07-20 ソニー株式会社 半導体装置および撮像装置
JP6682327B2 (ja) * 2016-04-01 2020-04-15 キヤノン株式会社 電子デバイス、その製造方法及びカメラ
JP6839248B1 (ja) * 2019-09-30 2021-03-03 浜松ホトニクス株式会社 光検出器
US20240204030A1 (en) * 2021-05-13 2024-06-20 Sony Semiconductor Solutions Corporation Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629506A (ja) * 1992-07-09 1994-02-04 Hamamatsu Photonics Kk 半導体エネルギー検出器
JPH06196680A (ja) * 1992-12-22 1994-07-15 Hamamatsu Photonics Kk 半導体エネルギー検出器とその製造方法
JP2000228573A (ja) * 1999-02-05 2000-08-15 Canon Inc モジュールの基板構造
JP2002009265A (ja) * 2000-06-21 2002-01-11 Sony Corp 固体撮像装置
CN1353463A (zh) * 2000-11-14 2002-06-12 联测科技股份有限公司 薄型感光式半导体装置
CN1423342A (zh) * 2001-11-30 2003-06-11 松下电器产业株式会社 固态成像设备及其制造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5318651A (en) 1991-11-27 1994-06-07 Nec Corporation Method of bonding circuit boards
JP3263288B2 (ja) 1995-09-13 2002-03-04 株式会社東芝 半導体装置
JPH1084014A (ja) 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JPH1041694A (ja) 1996-07-25 1998-02-13 Sharp Corp 半導体素子の基板実装構造及びその実装方法
JP3687280B2 (ja) 1997-07-02 2005-08-24 松下電器産業株式会社 チップ実装方法
JP3663938B2 (ja) 1997-10-24 2005-06-22 セイコーエプソン株式会社 フリップチップ実装方法
US6040630A (en) 1998-04-13 2000-03-21 Harris Corporation Integrated circuit package for flip chip with alignment preform feature and method of forming same
DE19854733A1 (de) 1998-11-27 2000-05-31 Heidenhain Gmbh Dr Johannes Abtasteinheit einer Positionsmeßeinrichtung
AU1983199A (en) 1999-01-21 2000-08-07 Hamamatsu Photonics K.K. Electron tube
US6410415B1 (en) 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
DE60035580T2 (de) 1999-04-13 2008-04-17 Hamamatsu Photonics K.K., Hamamatsu Halbleiter
JP3451373B2 (ja) 1999-11-24 2003-09-29 オムロン株式会社 電磁波読み取り可能なデータキャリアの製造方法
US6571466B1 (en) * 2000-03-27 2003-06-03 Amkor Technology, Inc. Flip chip image sensor package fabrication method
WO2001086716A1 (en) 2000-05-12 2001-11-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
US6201305B1 (en) * 2000-06-09 2001-03-13 Amkor Technology, Inc. Making solder ball mounting pads on substrates
KR100343432B1 (ko) 2000-07-24 2002-07-11 한신혁 반도체 패키지 및 그 패키지 방법
US7242088B2 (en) 2000-12-29 2007-07-10 Intel Corporation IC package pressure release apparatus and method
KR20040015118A (ko) * 2001-04-27 2004-02-18 사르노프 코포레이션 광도파관 크로싱 및 그 제조방법
JP3696132B2 (ja) 2001-07-10 2005-09-14 株式会社東芝 アクティブマトリクス基板及びその製造方法
JP2003078120A (ja) 2001-08-31 2003-03-14 Seiko Precision Inc 固体撮像装置
US6580174B2 (en) 2001-09-28 2003-06-17 Intel Corporation Vented vias for via in pad technology yield improvements
JP2003124259A (ja) 2001-10-15 2003-04-25 Seiko Epson Corp 電子部品の実装構造、電子部品モジュール、および電子部品の実装方法
JP3787765B2 (ja) 2001-11-30 2006-06-21 松下電器産業株式会社 固体撮像装置およびその製造方法
JP2004214344A (ja) 2002-12-27 2004-07-29 Nec Kansai Ltd 固体撮像装置
JP3891133B2 (ja) 2003-03-26 2007-03-14 セイコーエプソン株式会社 電子部品の製造方法および電子部品の実装方法
JP4494746B2 (ja) * 2003-09-25 2010-06-30 浜松ホトニクス株式会社 半導体装置
JP4494745B2 (ja) 2003-09-25 2010-06-30 浜松ホトニクス株式会社 半導体装置
JP4271625B2 (ja) * 2004-06-30 2009-06-03 株式会社フジクラ 半導体パッケージ及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629506A (ja) * 1992-07-09 1994-02-04 Hamamatsu Photonics Kk 半導体エネルギー検出器
JPH06196680A (ja) * 1992-12-22 1994-07-15 Hamamatsu Photonics Kk 半導体エネルギー検出器とその製造方法
JP2000228573A (ja) * 1999-02-05 2000-08-15 Canon Inc モジュールの基板構造
JP2002009265A (ja) * 2000-06-21 2002-01-11 Sony Corp 固体撮像装置
CN1353463A (zh) * 2000-11-14 2002-06-12 联测科技股份有限公司 薄型感光式半导体装置
CN1423342A (zh) * 2001-11-30 2003-06-11 松下电器产业株式会社 固态成像设备及其制造方法

Also Published As

Publication number Publication date
WO2005031871A1 (ja) 2005-04-07
JP2005101332A (ja) 2005-04-14
JP4351012B2 (ja) 2009-10-28
EP1672694B1 (en) 2014-07-23
EP1672694A1 (en) 2006-06-21
EP1672694A4 (en) 2008-10-01
US20070205480A1 (en) 2007-09-06
CN1853273A (zh) 2006-10-25
US7605455B2 (en) 2009-10-20

Similar Documents

Publication Publication Date Title
US7321455B2 (en) Microelectronic devices and methods for packaging microelectronic devices
WO1997005660A1 (fr) Dispositif de prise de vues a semi-conducteurs et fabrication dudit dispositif
CN102891152A (zh) 半导体封装体
KR101579623B1 (ko) 이미지 센서용 반도체 패키지 및 그 제조 방법
US20080272473A1 (en) Optical device and method of manufacturing the same
CN100466271C (zh) 半导体装置
CN110610953A (zh) 一种相机感测组件及其制造方法
CN100440520C (zh) 半导体装置及其制造方法
CN103413815A (zh) 晶圆级图像传感器封装结构和晶圆级图像传感器封装方法
US7242538B2 (en) Optical device
CN100440521C (zh) 半导体装置
JPH03155671A (ja) 固体撮像装置
US7205095B1 (en) Apparatus and method for packaging image sensing semiconductor chips
US20090179290A1 (en) Encapsulated imager packaging
JP4799746B2 (ja) 放射線検出器モジュール
US20190165013A1 (en) Package for iris recognition imaging module and manufacturing method thereof
WO2022085326A1 (ja) 撮像装置、電子機器および撮像装置の製造方法
WO2022259684A1 (ja) 固体撮像装置および電子機器
JP4175651B2 (ja) 光学デバイス
TW200849571A (en) Compact camera module package and packaging method for the same
JP3706379B2 (ja) 半導体ペレット
JPH06318688A (ja) 半導体エネルギー線検出器及びその製造方法
KR19990034505U (ko) 고체촬상소자용 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant