KR19990034505U - 고체촬상소자용 패키지 - Google Patents

고체촬상소자용 패키지 Download PDF

Info

Publication number
KR19990034505U
KR19990034505U KR2019980000854U KR19980000854U KR19990034505U KR 19990034505 U KR19990034505 U KR 19990034505U KR 2019980000854 U KR2019980000854 U KR 2019980000854U KR 19980000854 U KR19980000854 U KR 19980000854U KR 19990034505 U KR19990034505 U KR 19990034505U
Authority
KR
South Korea
Prior art keywords
chip
groove
package
substrate
state image
Prior art date
Application number
KR2019980000854U
Other languages
English (en)
Other versions
KR200194294Y1 (ko
Inventor
이정재
Original Assignee
구본준
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체 주식회사 filed Critical 구본준
Priority to KR2019980000854U priority Critical patent/KR200194294Y1/ko
Publication of KR19990034505U publication Critical patent/KR19990034505U/ko
Application granted granted Critical
Publication of KR200194294Y1 publication Critical patent/KR200194294Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L27/1057—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components comprising charge coupled devices [CCD] or charge injection devices [CID]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 고안은 씨씨디 칩을 씨씨디기판에 안정하게 고정되도록 부착시키기에 적당한 씨씨디용 반도체 패키지에 관한 것으로, 하부의 바닥면과 연결된 내주면에 바닥면으로 부터 근접된 부분에서 부터 순차적으로 제 1홈과 리드와 연결된 제 2홈이 형성된 씨씨디기판과, 제 1홈에 삽입되어 고정되고 상면 가장자리에 다 수개의 칩패드를 갖는 씨씨디 칩과, 제 2홈과 칩패드를 연결시키는 본딩와이어와, 씨씨디기판 상부에 고정되어 밀봉되는 글래스를 구비하여 이루어진 것이 특징이다.
따라서, 본 고안의 씨씨디 패키지는 제 1홈이 씨씨디 칩 크기에 맞게 제작되기 때문에 씨씨디기판에 씨씨디 칩이 움직임없이 안정적으로 고정된다.
그러므로, 씨씨디 칩을 씨씨디기판에 정확하게 어라인시킬 수 있으므로 패키지 불량을 최소화할 수 있는 잇점이 있다.

Description

고체촬상소자용 패키지
본 고안은 씨씨디 패키지에 관한 것으로, 특히, 씨씨디 칩을 씨씨디기판에 안정하게 고정되도록 부착시키기에 적당한 고체촬상소자용 패키지에 관한 것이다.
씨씨디(CCD: Charge Coupled Devices) 촬상소자란 영상신호를 전기신호로 변환시키어 주는 고체촬상소자의 일종으로, 특히, 영상신호를 주사하여 읽어낼 때 전하결합을 이용하여 신호를 출력시키므로 통상적으로, 씨씨디라고 일컷는다.
영상신호를 전기적인 신호로 변환시키어 주는 장치인 씨씨디촬상소자는 PD(PD:Photo Diode) 와 VCCD(VCCD:Vretical CCD)로 구성된 단위 셀들로 배열되어 형성된 PD 어레이부와 HCCD, 신호검출부로 이루어지며, PD에서 생성되어 축적된 신호전하는 VCCD 와 HCCD 로 차례로 전달되어 신호검출부를 통해 출력된다. 이러한 원리를 이용하여 신호가 출력되는 씨씨디 촬상소자가 형성된 웨이퍼를 쏘잉시킴으로써 개별적인 칩단위로 패키지화한 기술이 종래에 개발되었다.
도 1a 는 종래의 고체촬상소자용 패키지에서 씨씨디기판 부분만을 도시한 평면도이고, 도 1b 는 종래기술의 고체촬상소자용 패키지에서 씨씨디기판 부분만을 도시한 단면도이고, 도 1c 는 종래기술에 따른 고체촬상소자용 패키지의 완성된 단면도이다.
종래의 고체촬상소자용 패키지는 도 1a 내지 도 1c 와 같이, 바닥면(t1)을 가지고 있고 내주면에는 바닥면(t1)에서 근접된 위치로 부터 제 1, 제 2홈(l1, m1)이 각각 형성된 씨씨디기판(100)과, 씨씨디기판(100)의 바닥면에 부착되며 상면 가장자리에는 다 수개의 칩패드(101)가 형성된 씨씨디 칩(102)과, 각각의 칩 패드(101)와 제 1홈(l1)을 연결시키는 본딩와이어(bonding wire)(104)와, 제 2홈(m1)에 밀봉되는 글래스(glass)(106)로 구성된다.
여기에서, 글래스(106)는 먼지나 습기 등의 파티클로 작용하는 외부요인을 차단시키기 위한 것이다. 그리고 기판의 바닥면(t1)에는 접착제 등을 이용함으로써씨씨디 칩(102)이 고정되고, 씨씨디 칩에 비해 바닥면이 여유분을 가지고 있다.
그리고 와이어본딩 공정을 통하여 제 1홈(l1)과 각각의 칩패드(101)가 전기적으로 연결되어 있다. 제 1홈(l1)에는 도면에는 도시되지 않았지만, 리드가 연결되어 있다.
종래의 고체촬상소자용 패키지가 동작되는 과정을 살펴보면 다음과 같다.
먼저, 글래스(106)를 통해 고체촬상소자용 패키지 내로 빛이 입사되어 씨씨디 칩(102)의 일정부위에 흡수되면서 전자가 발생된다. 즉, 도면에는 도시되어 있지는 않지만, 빛이 씨씨디의 각 화소의 포토다이오드로 입사되며, 포토다이오드에서는 빛이 전기적인 신호로 변환되고, 이 신호가 트랜스퍼 게이트에 의하여 수직전하전송영역으로 전달되고, 다시, 수평전하전송영역으로 전송되어 앰프를 통하여 증폭된 후에 리드아웃된다.
그러나, 종래의 기술에서는 씨씨디 칩을 씨씨디기판에 부착시킬 경우에, 씨씨디칩이 씨씨디칩보다 큰 면적의 바닥면에서 안정적으로 고정되지 않고 상하좌우로 움직이기 쉽기 때문에 씨씨디 칩의 정렬이 어렵다.
따라서, 씨씨디 칩의 오정렬로 인해, 이동된 모양으로 신호가 리드아웃되으로 제품의 불량을 초래하는 문제점이 발생되었다.
본 고안은 상기 문제점을 해결하고자, 씨씨디 칩이 상하좌우로 움직임없이 씨씨디기판에 안정적으로 고정되도록 부착되는 고체촬상소자용 패키지를 제공하려는 것이다.
따라서, 본 고안의 고체촬상소자용 패키지는 하부의 바닥면과 연결된 내주면에 바닥면으로 부터 근접된 부분에서 부터 순차적으로 제 1홈과, 리드와 연결된 제 2홈이 형성된 씨씨디기판과, 제 1홈에 삽입되어 고정되고 상면 가장자리에 다 수개의 칩패드를 갖는 씨씨디 칩과, 제 2홈과 칩패드를 연결시키는 본딩와이어와, 씨씨디기판 상부에 고정되어 밀봉되는 글래스를 구비하여 이루어진 것이 특징이다.
도 1a 는 종래의 고체촬상소자용 패키지에 있어서, 씨씨디디기판 만을 도시한 평면도.
도 1b 는 종래기술의 고체촬상소자용 패키지에 있어서, 씨씨디기판 만을 도시한 단면도.
도 1c 는 종래기술에 따른 고체촬상소자용 패키지의 완성된 단면도.
도 2a 는 본 발명의 고체촬상소자용 패키지에 있어서, 씨씨디디기판 만을 도시한 평면도.
도 2b 는 본 발명의 고체촬상소자용 패키지에 있어서, 씨씨디기판 만을 도시한 단면도.
도 2c 는 본 발명에 따른 씨씨디 칩이 씨씨디기판에 고정되도록 제조된 고체촬상소자용 패키지의 완성된 단면도.
※ 도면의 주요부분에 대한 부호의 설명 ※
100, 200. 씨씨디기판 t1, t2. 바닥면
102, 202. 씨씨디 칩 104, 204. 본딩와이어
106, 206. 글래스 l1, l2, m1, m2. n. 홈
이하, 첨부된 도면을 참조하여 본 고안을 상세히 설명하겠다.
도 2a 는 본 고안의 고체촬상소자용 패키지에서 씨씨디디기판 부분을 도시한 평면도이고, 도2b 는 본 고안의 고체촬상소자용 패키지에서 씨씨디기판 부분을 도시한 단면도이고, 도 2c 는 본 고안에 따른 씨씨디 칩이 씨씨디기판에 고정되도록 제조된 고체촬상소자용 패키지의 완성된 단면도이다.
본 고안의 고체촬상소자용 패키지는 도 2a 내지 도 2c 와 같이, 내주면에 바닥면( t2)으로 근접된 위치로 부터 각각의 제 1홈, 제 2, 제 3홈(n)(l1)(m1)이 형성된 씨씨디기판(200)과, 제 1홈(n)에 삽입되어 고정되고 상면 가장자리에 다 수개의 칩패드(201)를 갖는 씨씨디 칩(202)과, 제 2홈(l2)과 각각의 칩패드(201)를 연결시키는 본딩와이어(204)와, 제 3홈(m1)에 밀봉되는 글래스(206)로 구성된다.
여기에서, 기판의 바닥면(t2)에서 가장 근접된 위치의 제 1홈(n)에는 접착제 등을 이용함으로써 씨씨디 칩(202)을 고정시키고, 이 제 1홈(n)은 씨씨디 칩(202)의 크기에 맞게 제작된다.
그리고 와이어본딩 공정을 통하여 제 2홈(l2)과 각각의 칩패드(201)가 전기적으로 연결되어 있다. 제 2홈(l2)은 리드가 연결되어 있다.
글래스(206)는 씨씨디가 형성되도록 빛이 통과시키는 역할을 하며, 먼지나 습기 등의 파티클로 작용하는 외부요인을 차단시키기 위한 것이다.
종래의 고체촬상소자용 패키지가 동작되는 과정을 살펴보면 다음과 같다.
먼저, 글래스(206)를 통해 고체촬상소자용 패키지 내로 빛이 입사되어 씨씨디 칩의 일정부위에 흡수되면서 전자가 발생된다. 즉, 빛이 씨씨디의 각 화소의 포토다이오드로 입사되며, 포토다이오드에서는 빛이 전기적인 신호로 변환되고, 이 신호가 트랜스퍼 게이트에 의하여 수직전하전송영역으로 전달되고, 다시, 수평전하전송영역으로 전송된 후에 앰프를 통하여 증폭되어 출력된다.
따라서, 본 고안에서는 제 1홈이 씨씨디 칩 크기에 맞게 제작되기 때문에 씨씨디 칩이 씨씨디기판의 제 1홈 내에 안정하게 고정이 가능하다.
상술한 바와 같이, 본 고안의 씨씨디 패키지는 씨씨디기판에 씨씨디 칩이 움직임없이 안정적으로 고정되므로 뒤틀릴 우려가 없다.
따라서, 씨씨디 칩을 씨씨디기판에 정확하게 어라인시킬 수 있으므로 패키지 불량을 최소화할 수 있는 잇점이 있다.

Claims (2)

  1. 광에 의해 발생된 신호전하를 출력시키는 고체촬상소자용 패캐지에 있어서,
    하부의 바닥면과 연결된 내주면에 바닥면으로 부터 근접된 부분에서 부터 순차적으로 제 1홈과 리드와 연결된 제 2홈이 형성된 씨씨디기판과,
    상기 제 1홈에 삽입되어 고정되고 상면 가장자리에 다 수개의 칩패드를 갖는 씨씨디 칩과,
    상기 제 2홈과 상기 칩패드를 연결시키는 본딩와이어와,
    상기 씨씨디기판 상부에 밀봉되는 글래스를 구비하여 이루어진 고체촬상소자용 패키지.
  2. 청구항 1에 있어서,
    상기 제 1홈은 상기 씨씨디 칩 크기로 제작된 것이 특징인 고체촬상소자용 패키지.
KR2019980000854U 1998-01-24 1998-01-24 고체촬상소자용패키지 KR200194294Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019980000854U KR200194294Y1 (ko) 1998-01-24 1998-01-24 고체촬상소자용패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019980000854U KR200194294Y1 (ko) 1998-01-24 1998-01-24 고체촬상소자용패키지

Publications (2)

Publication Number Publication Date
KR19990034505U true KR19990034505U (ko) 1999-08-25
KR200194294Y1 KR200194294Y1 (ko) 2000-09-01

Family

ID=19531453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019980000854U KR200194294Y1 (ko) 1998-01-24 1998-01-24 고체촬상소자용패키지

Country Status (1)

Country Link
KR (1) KR200194294Y1 (ko)

Also Published As

Publication number Publication date
KR200194294Y1 (ko) 2000-09-01

Similar Documents

Publication Publication Date Title
CN1838423B (zh) 固态图像拾取器件和使用其的电子装置及制造其的方法
US20180301443A1 (en) Semiconductor package
CN101494232B (zh) 背照式固态图像拾取器件及使用该器件的相机模块
JP4667408B2 (ja) 裏面照射型固体撮像素子の製造方法
KR20100046766A (ko) 이미지 센서
US20230154954A1 (en) Semiconductor package
JP4139051B2 (ja) リニアイメージセンサチップおよびリニアイメージセンサ
JPS58128762A (ja) 半導体装置
JPH0485961A (ja) 光検知装置
CN100466271C (zh) 半导体装置
KR200194294Y1 (ko) 고체촬상소자용패키지
KR20210112055A (ko) 픽셀 및 이를 포함하는 이미지 센서
US7138637B2 (en) X-ray imager
WO2021161791A1 (ja) 固体撮像装置および撮像装置
JPH0222973A (ja) 固体撮像装置
JP2006216657A (ja) 固体撮像装置及び光学モジュール
JPS607767A (ja) 半導体装置
US5444277A (en) Solid imaging pick-up element
JPH0211193B2 (ko)
JPH05191733A (ja) 固体撮像装置
WO2021157386A1 (ja) 固体撮像素子および撮像装置
WO2021161855A1 (ja) 固体撮像素子および撮像システム
KR100494666B1 (ko) 씨시디이미지센서장착 씨에스피 반도체
WO2021153295A1 (ja) 固体撮像素子
JPH01283973A (ja) 光検出素子用実装装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050524

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee