KR20210112055A - 픽셀 및 이를 포함하는 이미지 센서 - Google Patents

픽셀 및 이를 포함하는 이미지 센서 Download PDF

Info

Publication number
KR20210112055A
KR20210112055A KR1020200027142A KR20200027142A KR20210112055A KR 20210112055 A KR20210112055 A KR 20210112055A KR 1020200027142 A KR1020200027142 A KR 1020200027142A KR 20200027142 A KR20200027142 A KR 20200027142A KR 20210112055 A KR20210112055 A KR 20210112055A
Authority
KR
South Korea
Prior art keywords
pixel
control
node
nodes
control node
Prior art date
Application number
KR1020200027142A
Other languages
English (en)
Inventor
장재형
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200027142A priority Critical patent/KR20210112055A/ko
Priority to CN202011230553.8A priority patent/CN113365006B/zh
Priority to US17/100,009 priority patent/US11218657B2/en
Publication of KR20210112055A publication Critical patent/KR20210112055A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/491—Details of non-pulse systems
    • G01S7/4912—Receivers
    • G01S7/4913—Circuits for detection, sampling, integration or read-out
    • G01S7/4914—Circuits for detection, sampling, integration or read-out of detector arrays, e.g. charge-transfer gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/02—Systems using the reflection of electromagnetic waves other than radio waves
    • G01S17/06—Systems determining position data of a target
    • G01S17/08—Systems determining position data of a target for measuring distance only
    • G01S17/32—Systems determining position data of a target for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated
    • G01S17/36—Systems determining position data of a target for measuring distance only using transmission of continuous waves, whether amplitude-, frequency-, or phase-modulated, or unmodulated with phase comparison between the received signal and the contemporaneously transmitted signal
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G01S17/894—3D imaging with simultaneous measurement of time-of-flight at a 2D array of receiver pixels, e.g. time-of-flight cameras or flash lidar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명의 일 실시 예에 따른 이미지 센서의 픽셀은, 기판 내에 홀 전류를 발생시키는 제1 및 제2 제어 노드, 및 입사광에 의해 생성되어 상기 홀 전류에 의해 이동하는 전자들을 캡쳐하는 제1 및 제2 검출 노드를 포함하며, 상기 제1 및 상기 제2 제어 노드 각각은 동일 픽셀 내 다른 제어 노드를 마주보는 영역에 배치된 제1 면과, 상기 제1 면에 연결된 복수의 제2 면들을 포함하고, 상기 제1 면은 상기 복수의 제2 면들 중 어느 하나보다 더 큰 면적을 가질 수 있다.

Description

픽셀 및 이를 포함하는 이미지 센서{Pixel, and Image Sensor including the same}
본 개시는 대상 물체와의 거리를 감지하기 위한 이미지 센서에 관한 것이다.
이미지 센서는 빛에 반응하는 반도체의 성질을 이용하여 이미지를 캡쳐(capture)하는 장치이다. 최근 들어, 컴퓨터 산업과 통신 산업의 발달에 따라 스마트폰, 디지털 카메라, 게임기기, 사물 인터넷(Internet of Things), 로봇, 경비용 카메라, 의료용 마이크로 카메라 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대되고 있다.
이미지 센서는 크게 CCD(Charge Coupled Device) 이미지 센서와, CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서로 구분될 수 있다. CCD 이미지 센서는 CMOS 이미지 센서에 비해 잡음(noise)이 적고, 화질이 우수하다. 하지만, CMOS 이미지 센서는 구동 방식이 간편하고 다양한 스캐닝(scanning) 방식으로 구현 가능하다. 또한, CMOS 이미지 센서는 신호 처리 회로를 단일 칩에 집적할 수 있어 제품의 소형화가 용이하고 전력 소모가 매우 낮으며, CMOS 공정 기술을 호환하여 사용할 수 있어 제조 단가가 낮다. 최근에는 모바일 기기에 보다 적합한 특성으로 인하여 CMOS 이미지 센싱 장치가 많이 이용되고 있다.
이미지 센서를 이용하여 depth를 측정하는 방식도 많은 연구를 통해 개발 되고 있으며, 보안, 의료기기, 자동차, 게임기, VR/AR, 모바일 기기 등에 수요가 급증하고 있는 추세이다. Depth를 측정하는 방식은 대표적으로 Triangulation, Time of flight, Interferometry 방식이 있으며, 이중 time of flight 방식이 활용 할 수 있는 범위가 넓고 처리속도가 빠르며 비용 면에서도 유리하기 때문에 중요도가 높아지고 있다. ToF (time of flight) 방식은 크게 direct 방식과 in-direct 방식으로 구분 할 수 있으며, 이는 조사된 빛과 반사되어 돌아오는 빛을 이용하여 거리를 구하는 공통적인 원리에서 왕복 시간을 계산하여 거리를 측정하는 direct 방식과 위상 차이를 이용하여 거리를 측정하는 in-direct 방식으로 나누어 지게 된다. Direct 방식의 경우 장거리에 유리하여 자동차등에 많이 사용되고 있으며, In-direct 방식의 경우 거리가 보다 가깝고, 빠른 처리속도가 요구되는 게임기나 모바일 카메라에 이용되고 있다. In-direct 방식의 경우 회로가 간단하고 메모리도 적게 필요하며 비용이 상대적으로 저렴하다는 장점이 있다.
In-direct ToF sensor의 Pixel 종류 중 하나인 CAPD(Current-Assisted Photonic Demodulator)는 substrate 전압을 인가하여 majority current를 이용하여 Pixel 내부에 생성된 전자들을 전계의 포텐셜 차이를 이용하여 검출하는 방식이며, majority current를 이용하기 때문에 전자들을 빠르게 검출 할 수 있으며, 깊게 형성된 전자들까지 검출 할 수 있어 효율 면에서도 우수하다고 볼 수 있다.
본 발명의 기술적 사상은 고속의 거리 센싱 동작을 효과적으로 수행할 수 있는 이미지 센서를 제공할 수 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재들로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 문서에 개시되는 본 발명의 일 실시 예에 따른 이미지 센서의 픽셀은, 기판 내에 홀 전류를 발생시키는 제1 및 제2 제어 노드, 및 입사광에 의해 생성되어 상기 홀 전류에 의해 이동하는 전자들을 캡쳐하는 제1 및 제2 검출 노드를 포함하며, 상기 제1 및 상기 제2 제어 노드 각각은 동일 픽셀 내 다른 제어 노드를 마주보는 영역에 배치된 제1 면과, 상기 제1 면에 연결된 복수의 제2 면들을 포함하고, 상기 제1 면은 상기 복수의 제2 면들 중 어느 하나보다 더 큰 면적을 가질 수 있다.
본 발명의 일 실시예에 따른 이미지 센서의 픽셀은, 서로 인접하여 배치되는 제1 CAPD 픽셀 및 제2 CAPD 픽셀을 포함하며, 상기 제1 CAPD 픽셀의 제어 노드는 상기 제1 CAPD 픽셀의 다른 제어 노드를 마주보는 제1 면과, 상기 제2 CAPD 픽셀의 제어 노드를 마주보는 제2 면을 포함하고, 상기 제1 면은 상기 제2 면보다 더 큰 면적을 가질 수 있다.
본 문서에 개시되는 실시 예들에 따르면, 인접 픽셀과의 크로스토크와 픽셀 어레이 전체의 소모 전력을 최소화하면서도 단위 픽셀 내에 흐르는 홀 전류의 전송 효율이 개선될 수 있어, CAPD 픽셀의 사이즈가 작아지더라도 최적의 성능을 가지도록 설계될 수 있다.
이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.
도 1은 본 발명의 일 실시예들에 따른 이미지 센서의 구성을 개략적으로 도시한 구성도이다.
도 2a는 도 1에 도시된 픽셀 어레이에 포함된 픽셀의 일 실시예에 대한 평면도를 나타낸 도면이다.
도 2b는 도 2a에 도시된 픽셀에 포함된 검출 노드의 다른 실시예에 대한 평면도를 나타낸 도면이다.
도 3a는 도 2a에 도시된 픽셀의 단면도를 나타낸 도면이다.
도 3b는 도 2b에 도시된 픽셀의 단면도를 나타낸 도면이다.
도 4a는 도 1에 도시된 픽셀 어레이에 포함된 픽셀의 다른 실시예에 대한 평면도를 나타낸 도면이다.
도 4b는 도 4a에 도시된 픽셀에 포함된 검출 노드의 다른 실시예에 대한 평면도를 나타낸 도면이다.
도 5a는 도 2a에 도시된 픽셀에 포함된 제어 노드의 다른 실시예를 나타낸 평면도이다.
도 5b는 도 5a에 도시된 픽셀에 포함된 검출 노드의 다른 실시예에 대한 평면도를 나타낸 도면이다.
도 6a는 도 2a에 도시된 픽셀에 포함된 제어 노드의 또 다른 실시예를 나타낸 평면도이다.
도 6b는 도 6a에 도시된 픽셀에 포함된 검출 노드의 다른 실시예에 대한 평면도를 나타낸 도면이다.
도 7a는 도 2a에 도시된 픽셀에 포함된 제어 노드의 또 다른 실시예를 나타낸 평면도이다.
도 7b는 도 7a에 도시된 픽셀에 포함된 검출 노드의 다른 실시예에 대한 평면도를 나타낸 도면이다.
도 8a는 도 2a에 도시된 픽셀에 포함된 제어 노드의 또 다른 실시예를 나타낸 평면도이다.
도 8b는 도 8a에 도시된 픽셀에 포함된 검출 노드의 다른 실시예에 대한 평면도를 나타낸 도면이다.
도 9는 도 2a에 도시된 픽셀에 포함된 검출 노드의 다른 실시예를 나타낸 평면도이다.
도 10은 도 2a에 도시된 픽셀에 포함된 검출 노드의 또 다른 실시예를 나타낸 평면도이다.
도 11은 도 2a에 도시된 픽셀에 포함된 검출 노드의 또 다른 실시예를 나타낸 평면도이다.
도 12는 도 1에 도시된 픽셀 어레이에 포함된 픽셀의 또 다른 실시예에 대한 평면도를 나타낸 도면이다.
도 13은 도 12에 도시된 픽셀의 단면도를 나타낸 도면이다.
이하, 본 발명의 다양한 실시 예가 첨부된 도면을 참조하여 기재된다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 실시 예의 다양한 변경(modification), 균등물(equivalent), 및/또는 대체물(alternative)을 포함하는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예들에 따른 이미지 센서의 구성을 개략적으로 도시한 구성도이다.
도 1을 참조하면, 이미지 센서는 TOF(time of flight) 방식을 이용하여 대상 물체(1)와의 거리를 측정할 수 있다. 이러한 이미지 센서는 광원(10), 렌즈 모듈(20), 픽셀 어레이(30) 및 제어 블록(40)을 포함할 수 있다.
광원(10)은 제어 블록(40)으로부터의 클락 신호(MLS)에 응답하여 대상 물체(1)에 광을 조사한다. 광원(10)은 특정 파장 대역의 광(예컨대, 근적외선, 적외선 또는 가시광)을 발광하는 레이저 다이오드(LD; Laser Diode)나 발광 다이오드(LED; Light Emitting Diode), 근적외선 레이저(NIR; Near Infrared Laser), 포인트 광원, 백색 램프 및 모노크로메이터(monochromator)가 조합된 단색(monochromatic) 조명원, 또는 다른 레이저 광원의 조합일 수 있다. 예를 들어, 광원(10)은 800㎚ 내지 1000㎚의 파장을 가지는 적외선을 발광할 수 있다. 광원(10)으로부터 조사되는 광은 미리 정해진 주파수로 변조된 변조광일 수 있다. 도 1에서는 설명의 편의를 위해 하나의 광원(10)만을 도시하였으나, 복수의 광원들이 렌즈 모듈(20)의 주변에 배열될 수도 있다.
렌즈 모듈(20)은 대상 물체(1)로부터 반사된 광을 수집하여 픽셀 어레이(30)의 픽셀들(PX)에 집중 시킬 수 있다. 예를 들어, 렌즈 모듈(20)은 유리 또는 플라스틱 표면의 집중 렌즈 또는 다른 원통형 광학 원소를 포함할 수 있다. 렌즈 모듈(20)은 광축을 중심으로 정렬된 복수의 렌즈들을 포함할 수 있다.
픽셀 어레이(30)는 2차원 매트릭스(matrix) 구조로 연속적으로 배열된(예를 들어, 컬럼(column) 방향 및 로우(row) 방향으로 연속적으로 배열된) 복수의 단위 픽셀들(PX)을 포함할 수 있다. 단위 픽셀들(PX)은 반도체 기판에 형성될 수 있으며, 각 단위 픽셀(PX)은 렌즈 모듈(20)을 통해 입사되는 광을 광의 세기에 대응하는 전기 신호로 변환하여 픽셀 신호를 출력할 수 있다. 이때, 픽셀 신호는 대상 물체(1)에 대한 색상을 나타내는 신호가 아닌 대상 물체(1)와의 거리를 나타내는 신호일 수 있다. 각 단위 픽셀(PX)은 CAPD(Current-Assisted Photonic Demodulator) 픽셀일 수 있다. 각 단위 픽셀(PX)의 보다 상세한 구조 및 동작에 대해서는 도 2a 이하를 참조하여 후술하기로 한다.
제어 블록(40)은 광원(10)을 제어하여 대상 물체(1)에 광을 조사하고, 픽셀 어레이(30)의 단위 픽셀들(PX)을 구동시켜 대상 물체(1)로부터 반사된 광에 대응되는 픽셀 신호들을 처리하여 대상 물체(1)의 표면에 대한 거리를 측정할 수 있다.
이러한 제어 블록(40)은 제어 회로(control circuit, 41), 광원 드라이버(light source driver, 42), 타이밍 컨트롤러(timing controller, 43), 및 로직 회로(logic circuit, 44)를 포함할 수 있다.
제어 회로(41)는 타이밍 컨트롤러(43)로부터 출력된 타이밍 신호에 응답하여 픽셀 어레이(30)의 단위 픽셀들(PX)을 구동시킬 수 있다. 예를 들어, 제어 회로(41)는 복수의 로우 라인들(row lines) 중에서 적어도 하나의 로우 라인을 선택 및 제어할 수 있는 제어 신호를 생성할 수 있다. 이러한 제어 신호는 기판 내 홀 전류(hole current)를 발생시키는 복조 제어 신호, 리셋 트랜지스터를 제어하는 리셋 신호, 검출 노드에 축적된 광전하의 전달을 제어하는 전송 신호, 선택 트랜지스터를 제어하는 선택 신호 등을 포함할 수 있다. 도 1에서 제어 회로(410)는 픽셀 어레이(30)의 컬럼 방향(또는 세로 방향)을 따라 배치된 것으로 도시되었으나, 일 실시예에 따라 제어 회로(410)의 적어도 일부(예컨대, 복조 제어 신호를 생성하는 회로)는 픽셀 어레이(30)의 로우 방향(또는 가로 방향)을 따라 길게 배치될 수 있다.
광원 드라이버(42)는 타이밍 컨트롤러(43)의 제어에 따라 광원(10)을 구동시킬 수 있는 클락 신호(MLS)를 생성할 수 있다. 클락 신호(MLS)는 미리 정해진 주파수로 변조된 신호일 수 있다.
타이밍 컨트롤러(43)는 제어 회로(41), 광원 드라이버(42) 및 로직 회로(44)의 동작을 제어하기 위한 타이밍 신호를 생성할 수 있다.
로직 회로(44)는 타이밍 컨트롤러(43)의 제어에 따라 픽셀 어레이(30)로부터 출력되는 픽셀 신호들을 처리하여 디지털 신호 형태의 픽셀 데이터를 생성할 수 있다. 이를 위해, 로직 회로(44)는 픽셀 어레이(30)로부터 출력된 픽셀 신호들에 대해 상관 이중 샘플링(correlated double sampling)을 수행하기 위한 상관 이중 샘플러(CDS: correlated double sampler)를 포함할 수 있다. 또한, 로직 회로(44)는 상관 이중 샘플러로부터의 출력 신호들을 디지털 신호들로 변환하기 위한 아날로그-디지털 컨버터를 포함할 수 있다. 아울러, 로직 회로(44)는 아날로그-디지털 컨버터로부터 출력되는 픽셀 데이터를 임시 저장하고 타이밍 컨트롤러(43)의 제어에 따라 외부로 출력하기 위한 버퍼 회로를 포함할 수 있다. 한편, 픽셀 어레이(30)가 CAPD 픽셀들로 구성됨에 따라, 픽셀 신호를 전달하기 위한 컬럼 라인은 픽셀 어레이(30)의 한 컬럼당 2개씩 구비될 수 있으며, 각 컬럼 라인으로부터 출력되는 픽셀 신호를 처리하기 위한 구성들 역시 각 컬럼 라인에 대응하여 구비될 수 있다.
광원(10)은 이미지 센서가 촬영하는 장면을 향해 미리 정해진 주파수로 변조된 변조광을 방사하고, 이미지 센서는 장면 내의 대상 물체들(1)로부터 반사된 변조광(즉, 입사광)을 감지하여 각 단위 픽셀(PX)마다 깊이 정보를 생성할 수 있다. 변조광과 입사광 사이에는 이미지 센서와 대상 물체(1) 간의 거리에 따른 시간 지연(time delay)이 존재하게 되는데, 이러한 시간 지연은 이미지 센서가 생성하는 신호와 광원(10)을 제어하는 클락 신호(MLS) 간의 위상차(phase difference)로 나타나게 된다. 이미지 프로세서(미도시)는 이미지 센서로부터 출력되는 신호에 나타난 위상차를 연산하여 각 단위 픽셀(PX)마다의 깊이 정보를 포함하는 깊이 이미지를 생성할 수 있다.
도 2a는 도 1에 도시된 픽셀 어레이에 포함된 픽셀의 일 실시예에 대한 평면도를 나타낸 도면이다. 도 2b는 도 2a에 도시된 픽셀에 포함된 검출 노드의 다른 실시예에 대한 평면도를 나타낸 도면이다. 도 3a는 도 2a에 도시된 픽셀의 단면도를 나타낸 도면이다. 도 3b는 도 2b에 도시된 픽셀의 단면도를 나타낸 도면이다.
도 2a를 참조하면, 2x2 매트릭스 형태로 배열된 서로 인접하는 제1 픽셀(P1) 내지 제4 픽셀(P4)을 포함하는 평면도(200)가 도시되어 있으며, 픽셀 어레이(30)는 제1 픽셀(P1) 내지 제4 픽셀(P4)과 실질적으로 동일한 픽셀들이 매트릭스 형태로 배열된 구조를 가질 수 있다.
제1 픽셀(P1)은 제1 및 제2 제어 노드(210, 220)와, 제1 및 제2 검출 노드(215, 225)를 포함할 수 있다. 제1 제어 노드(210)와 제1 검출 노드(215)는 제1 복조 노드(또는 제1 탭)을 구성하고, 제2 제어 노드(220)와 제2 검출 노드(225)는 제2 복조 노드(또는 제2 탭)을 구성할 수 있다. 제1 픽셀(P1) 내에서 제1 복조 노드(210, 215)와 제2 복조 노드(220, 225)는 픽셀 어레이(30)의 컬럼 방향을 따라 일렬로 배치되는 것으로 도시되었으나, 본 발명의 범위는 이에 한정되지 않고, 제1 복조 노드(210, 215)와 제2 복조 노드(220, 225)는 픽셀 어레이(30)의 로우 방향을 따라 일렬로 배치될 수도 있다.
제1 검출 노드(215)는 제1 제어 노드(210)를 둘러싸는 형태로 배치되고, 제2 검출 노드(225)는 제2 제어 노드(220)를 둘러싸는 형태로 배치될 수 있다. 이러한 형태를 갖는 제1 및 제2 검출 노드(215, 225)는 제1 및 제2 제어 노드(210, 220)에 의해 형성되는 홀 전류에 따라 이동하는 신호 캐리어를 보다 용이하게 캡쳐할 수 있다. 다른 실시예에 따라, 제1 및 제2 검출 노드(215, 225) 각각은 제1 및 제2 제어 노드(210, 220) 각각을 완전히 둘러싸는 형태가 아니라 적어도 일부가 개방된 형태를 가질 수도 있다.
제2 픽셀(P2)은 제1 및 제2 제어 노드(230, 240)와, 제1 및 제2 검출 노드(235, 245)를 포함할 수 있다. 제3 픽셀(P3)은 제1 및 제2 제어 노드(250, 260)와, 제1 및 제2 검출 노드(255, 265)를 포함할 수 있다. 제4 픽셀(P4)은 제1 및 제2 제어 노드(270, 280)와, 제1 및 제2 검출 노드(275, 285)를 포함할 수 있다.
제2 내지 제4 픽셀(P2~P4) 각각에 포함된 제1 제어 노드(230, 250, 270)와 제1 검출 노드(235, 255, 275)는 제2 내지 제4 픽셀(P2~P4) 각각의 제1 복조 노드(또는 제1 탭)을 구성하고, 제2 내지 제4 픽셀(P2~P4) 각각에 포함된 제2 제어 노드(240, 260, 280)와 제2 검출 노드(245, 265, 285)는 제2 내지 제4 픽셀(P2~P4) 각각의 제2 복조 노드(또는 제2 탭)을 구성할 수 있다. 즉, 제2 내지 제4 픽셀(P2~P4)은 제1 픽셀(P1)에 상응하는 구조를 가질 수 있어 중복되는 설명은 생략하기로 한다.
아울러, 제1 픽셀(P1) 내지 제4 픽셀(P4) 각각에는 제1 픽셀(P1) 내지 제4 픽셀(P4) 각각에 대해 구동 신호의 인가 및 픽셀 신호의 리드를 위한 배선, 플로팅 디퓨전(floating diffusion) 및 적어도 하나의 트랜지스터가 더 포함될 수 있으나, 도 2a에서는 설명의 편의상 생략되었다.
도 3a를 참조하면, 도 2a의 A~A'를 따라 절단된 단면(300)이 도시되어 있다.
먼저 제1 픽셀(P1)에 대해 살펴보면, 제1 제어 노드(210)를 중심으로 좌우로 제1 검출 노드(215)가 배치될 수 있다. 또한, 제2 제어 노드(220)를 중심으로 좌우로 제2 검출 노드(225)가 배치될 수 있다.
제1 및 제2 제어 노드(210, 220)와, 제1 및 제2 검출 노드(215, 225)는 기판(295) 상에 형성될 수 있다. 기판(295)는 P형 반도체 기판일 수 있다. 도 3a에 도시된 바와 같이, 제1 및 제2 제어 노드(210, 220)는 P형 불순물 영역이고, 제1 및 제2 검출 노드(215, 225)는 N형 불순물 영역일 수 있다. 일 실시예에 따라, 제1 및 제2 제어 노드(210, 220) 각각과 제1 및 제2 검출 노드(215, 225) 각각은 서로 도핑 농도가 다른 복수의 불순물층들을 포함할 수 있다. 예를 들어, 제1 및 제2 제어 노드(210, 220) 각각은 상대적으로 불순물 농도가 높은 P+ 영역과 상대적으로 불순물 농도가 낮은 P- 영역이 기판(295) 상부면으로부터 순차적으로 적층된 형태를 가질 수 있다. 예를 들어, 제1 및 제2 검출 노드(215, 225) 각각은 상대적으로 불순물 농도가 높은 N+ 영역과 상대적으로 불순물 농도가 낮은 N- 영역이 기판(295) 상부면으로부터 순차적으로 적층된 형태를 가질 수 있다.
한편, 제1 및 제2 제어 노드(210, 220) 각각의 기판(295) 상부면으로부터의 깊이는 제1 및 제2 검출 노드(215, 225) 각각의 기판(295) 상부면으로부터의 깊이보다 깊을 수 있다. 이는 제1 및 제2 제어 노드(210, 220) 사이의 홀 전류(HC)가 제1 및 제2 검출 노드(215, 225)에 방해받지 않고 보다 용이하게 흐르도록 하기 위함이다.
제1 픽셀(P1)과 제2 픽셀(P2) 각각에 포함된 제1 복조 노드들 및 제2 복조 노드들은 절연층(290)에 의해 물리적으로 분리될 수 있다. 또한, 제1 제어 노드(210)와 제1 검출 노드(215) 사이, 그리고 제2 제어 노드(220)와 제2 검출 노드(225) 사이 역시 절연층(290)에 의해 물리적으로 분리될 수 있다. 절연층(290)은 산화막일 수 있으나, 본 발명의 범위는 이에 한정되지 않는다. 일 실시예에 따라, 절연층(290)은 기판(295)에 STI(Shallow Trench Isolation) 공정을 이용해 트렌치를 형성하고 트렌치 내에 절연 물질을 갭필(gap-fill)함에 의해 형성될 수 있다.
도 2b 및 도 3b를 참조하면, 도 2a 및 도 3a에 도시된 검출 노드들(215, 225, 235, 245, 255, 265, 275, 285)과는 다른 형태를 갖는 검출 노드들(215', 225', 235', 245', 255', 265', 275', 285')을 갖는 제1 픽셀(P1) 내지 제4 픽셀(P4)을 포함하는 평면도(200')와 그 일부의 단면도(300')가 도시되어 있다. 즉, 제1 제어 노드(210)와 제1 검출 노드(215') 사이, 그리고 제2 제어 노드(220)와 제2 검출 노드(225') 사이에는 별도의 절연층이 배치되지 않고 제1 검출 노드(215')와 제2 검출 노드(225')가 각각 제1 제어 노드(210)와 제2 제어 노드(220)에 접하여 둘러 싸도록 형성될 수 있다. 이 경우, 제1 제어 노드(210)와 제1 검출 노드(215') 간, 그리고 제2 제어 노드(220)와 제2 검출 노드(225') 간에는 정션 분리(junction isolation)만을 이용해 물리적으로 분리될 수 있다. 이로 인해, 제1 검출 노드(215')와 제2 검출 노드(225')의 면적이 증가되면서 각각 제1 제어 노드(210)와 제2 제어 노드(220)에 가깝게 배치될 수 있어, 제1 검출 노드(215')와 제2 검출 노드(225')의 검출 성능이 확보될 수 있다.
다시 도 3a를 참조하면, 이미지 센서는 입사광이 기판(295)의 전면(도 3a에서 상부면)으로 입사되는 FSI(Front-Side Illumination) 방식의 이미지 센서일 수도 있고, 다른 실시예에 따라 이미지 센서는 입사광이 기판(295)의 후면(도 3a에서 하부면)으로 입사되는 BSI(Back-Side Illumination) 방식의 이미지 센서일 수도 있다.
제1 및 제2 제어 노드(210, 220) 각각은 제어 회로(41)로부터 제1 및 제2 복조 제어 신호를 각각 수신할 수 있다. 제1 복조 제어 신호와 제2 복조 제어 신호 간의 전위차는 입사광에 의해 기판(295) 내에 생성된 신호 캐리어(signal carrier)의 흐름을 제어하는 전계(또는 홀 전류(hole current))를 발생시킨다.
제1 및 제2 검출 노드(215, 225) 각각은 신호 캐리어를 캡쳐(capture)하는 기능을 수행하며, 특정한 정전 용량을 갖는 제1 및 제2 플로팅 디퓨전과 각각 연결될 수 있다. 제1 및 제2 플로팅 디퓨전 각각은 대응되는 플로팅 디퓨전을 리셋(reset)하기 위한 리셋 트랜지스터(reset transistor), 대응되는 플로팅 디퓨전의 전위에 따른 전기적 신호를 생성하는 소스 팔로워(source follower)에 연결될 수 있다. 또한, 소스 팔로워는 소스 팔로워로부터 출력되는 전기적 신호를 컬럼 라인으로 출력하기 위한 선택 트랜지스터(selection transistor)와 연결될 수 있다. 즉, 제1 및 제2 검출 노드(215, 225) 각각에 의해 캡쳐된 신호 캐리어에 대응되는 신호는 독립된 컬럼 라인으로 출력될 수 있다. 여기서, 리셋 트랜지스터를 제어하기 위한 리셋 제어 신호 및 선택 트랜지스터를 제어하기 위한 선택 제어 신호는 제어 회로(41)로부터 제공될 수 있다.
이하에서는 제1 픽셀(P1)의 동작에 대해 보다 구체적으로 설명하기로 한다.
제1 구간에서, 기판(295)은 입사광을 수신하여 입사광을 광전 변환할 수 있다. 입사광은 광전 변환되어 입사광의 세기에 따라 기판(295) 내에 전자 및 정공 쌍을 발생시킬 수 있다. 이때, 제어 회로(41)는 제1 제어 노드(210)에 제1 복조 제어 신호를 인가하고, 제2 제어 노드(220)에 제2 복조 제어 신호를 인가할 수 있다. 여기서, 제1 복조 제어 신호의 전압은 제2 복조 제어 신호의 전압보다 높을 수 있다. 예컨대, 제1 복조 제어 신호의 전압은 1.2V이고, 제2 복조 제어 신호의 전압은 0V일 수 있다.
제1 복조 제어 신호의 전압과 제2 복조 제어 신호의 전압 간의 전압 차로 인해 제1 제어 노드(210)와 제2 제어 노드(220) 사이에 전계가 발생하고, 제1 제어 노드(210)로부터 제2 제어 노드(220)로 홀 전류(HC)가 흐를 수 있다. 즉, 기판(295) 내의 정공은 제2 제어 노드(220) 방향으로 이동하게 되며, 기판(295) 내의 전자는 제1 제어 노드(210) 방향으로 이동하게 된다.
즉, 입사광의 광량에 대응하여 기판(295) 내에 전자가 발생하며, 발생된 전자는 제1 제어 노드(210) 방향으로 이동하게 되어 제1 제어 노드(210)에 인접한 제1 검출 노드(215)에 의해 캡쳐될 수 있다. 따라서, 기판(295) 내의 전자는 입사광의 광량을 검출하는 신호 캐리어로 이용될 수 있다.
제1 검출 노드(215)에 의해 캡쳐된 전자들은 제1 플로팅 디퓨전에 축적되어 제1 플로팅 디퓨전의 전위를 변화시키고, 소스 팔로워 및 선택 트랜지스터는 제1 플로팅 디퓨전의 전위에 대응하는 전기적 신호를 컬럼 라인으로 출력할 수 있다. 이러한 전기적 신호는 영상 신호일 수 있고, 기준 신호(리셋 트랜지스터에 의한 리셋 이후 제1 플로팅 디퓨전의 전위에 대응하는 전기적 신호)와의 상관 이중 샘플링 및 아날로그-디지털 변환을 거친 영상 데이터가 생성될 수 있다.
제1 구간 이후의 제2 구간에서, 기판(295)은 입사광을 수신하여 입사광을 광전 변환할 수 있다. 입사광은 광전 변환되어 입사광의 세기에 따라 기판(295) 내에 전자 및 정공 쌍을 발생시킬 수 있다. 이때, 제어 회로(41)는 제1 제어 노드(210)에 제1 복조 제어 신호를 인가하고, 제2 제어 노드(220)에 제2 복조 제어 신호를 인가할 수 있다. 여기서, 제1 복조 제어 신호의 전압은 제2 복조 제어 신호의 전압보다 낮을 수 있다. 예컨대, 제1 복조 제어 신호의 전압은 0V이고, 제2 복조 제어 신호의 전압은 1.2V일 수 있다.
제1 복조 제어 신호의 전압과 제2 복조 제어 신호의 전압 간의 전압차로 인해 제1 제어 노드(210)와 제2 제어 노드(220) 사이에 전계가 발생하고, 제2 제어 노드(220)로부터 제1 제어 노드(210)로 전류가 흐를 수 있다. 즉, 기판(295) 내의 정공은 제1 제어 노드(210) 방향으로 이동하게 되며, 기판(295) 내의 전자는 제2 제어 노드(220) 방향으로 이동하게 된다.
즉, 입사광의 광량에 대응하여 기판(295) 내에 전자가 발생하며, 발생된 전자는 제2 제어 노드(220) 방향으로 이동하게 되어 제2 제어 노드(220)에 인접한 제2 검출 노드(225)에 의해 캡쳐될 수 있다. 따라서, 기판(295) 내의 전자는 입사광의 광량을 검출하는 신호 캐리어로 이용될 수 있다.
제2 검출 노드(225)에 의해 캡쳐된 전자들은 제2 플로팅 디퓨전에 축적되어 제2 플로팅 디퓨전의 전위를 변화시키고, 소스 팔로워 및 선택 트랜지스터는 제2 플로팅 디퓨전의 전위에 대응하는 전기적 신호를 컬럼 라인으로 출력할 수 있다. 이러한 전기적 신호는 영상 신호일 수 있고, 기준 신호(리셋 트랜지스터에 의한 리셋 이후 제2 플로팅 디퓨전의 전위에 대응하는 전기적 신호)와의 상관 이중 샘플링 및 아날로그-디지털 변환을 거친 영상 데이터가 생성될 수 있다.
이미지 프로세서(미도시)는 제1 구간에서 획득된 영상 데이터와 제2 구간에서 획득된 영상 데이터를 연산하여 위상차를 계산할 수 있고, 각 픽셀에 대응하는 위상차로부터 대상 물체(1)와의 거리를 나타내는 깊이 정보를 연산할 수 있고, 각 픽셀에 대응하는 깊이 정보를 포함하는 깊이 이미지를 생성할 수 있다.
제2 픽셀(P2)의 구조 및 동작은 제1 픽셀(P1)과 실질적으로 동일한 바, 자세한 설명은 생략하기로 한다.
한편, 제1 픽셀(P1)과 제2 픽셀(P2)은 서로 인접하여 배치되는데, 제1 픽셀(P1)의 제1 제어 노드(210)와 제2 픽셀(P2)의 제1 제어 노드(230)에 서로 동일한 제1 복조 제어 신호가 인가됨에 따라, 제2 복조 제어 신호가 인가되는 제2 제어 노드(220)는 제1 제어 노드(210) 뿐 아니라 제1 제어 노드(230)와의 관계에서도 전계가 형성되어 홀 전류가 발생할 가능성이 있다. 그러나, 제1 제어 노드(230)와 제2 제어 노드(220) 간의 홀 전류는 제1 픽셀(P1)과 제2 픽셀(P2)의 경계 부근에서 생성된 전자를 제1 검출 노드(235)로 유도함으로써 노이즈(또는 크로스토크)를 발생시킬 우려가 있다. 또한, 불필요한 홀전류가 발생되어 이미지 센서의 전력 소모를 증가시킬 수 있다.
다시 도 2a를 참조하면, 제1 픽셀(P1)의 제1 제어 노드(210)는 제1 픽셀(P1)의 제2 제어 노드(220)를 향하는 면(또는 마주보는 면)인 제1 면(211)의 수평 길이가 제1 픽셀(P1)의 제2 제어 노드(220)를 향하지 않는 면(또는 마주보지 않는 면)인 복수의 제2 면들(212) 중 어느 하나의 수평 길이보다 길게 형성되는 다각형의 형태를 가질 수 있다. 도 2a에서는 제1 제어 노드(210)는 사다리꼴의 형태를 가지는 것으로 예시되었으나, 본 발명의 범위는 이에 한정되지 않는다. 예를 들어, 제1 제어 노드(210)는 삼각형의 형태를 가질 수도 있다. 본 개시에서, 수평 길이는 도 2a와 같이 평면도 상에서 나타나는 특정 면의 길이를 의미할 수 있다.
제1 픽셀(P1)의 제2 제어 노드(220)는 제1 픽셀(P1)의 제1 제어 노드(210)를 향하는 면(또는 마주보는 면)인 제1 면(221)의 수평 길이가 제1 픽셀(P1)의 제1 제어 노드(210)를 향하지 않는 면(또는 마주보지 않는 면)인 복수의 제2 면들(222) 중 어느 하나의 수평 길이보다 길게 형성되는 다각형의 형태를 가질 수 있다. 도 2a에서는 제2 제어 노드(220)는 사다리꼴의 형태를 가지는 것으로 예시되었으나, 본 발명의 범위는 이에 한정되지 않는다. 예를 들어, 제2 제어 노드(220)는 삼각형의 형태를 가질 수도 있다.
제1 및 제2 제어 노드(210, 220) 각각의 제1 면(211, 221)은 동일 픽셀 내 다른 제어 노드를 마주보는 영역에 배치되고, 복수의 제2 면들(212, 222)은 제1 면(211, 221)에 직간접적으로 연결되고 동일 픽셀 내 다른 제어 노드를 마주보는 영역 이외의 영역에 배치될 수 있다.
아울러, 제2 내지 제4 픽셀(P2~P4) 각각의 제1 제어 노드(230, 250, 270)과 제2 제어 노드(240, 260, 280)은 각각 제1 픽셀(P1)의 제1 제어 노드(210)과 제2 제어 노드(220)에 상응하는 형태와 배치 방향을 가질 수 있다.
서로 다른 전압을 인가받는 제어 노드들 간에 흐르는 홀 전류는 제어 노드들 간의 전위차가 클수록, 제어 노드들 사이의 거리가 작을수록, 제어 노드들이 서로 마주보는 면의 면적이 커질수록 증가 된다. 반대로, 서로 다른 전압을 인가받는 제어 노드들 간에 흐르는 홀 전류는 제어 노드들 간의 전위차가 작을수록, 제어 노드들 사이의 거리가 클수록, 제어 노드들이 서로 마주보는 면의 면적이 작아질수록 감소 된다. 즉, 홀 전류는 제어 노드들 간의 전위차와 제어 노드들 간의 저항에 의해 결정될 수 있는데, 제어 노드들 간의 거리가 증가할수록, 제어 노드들이 서로 마주보는 면적이 작을수록 제어 노드들 간의 저항이 증가하게 된다. 본 개시에서는 서로 다른 전압을 인가받는 제어 노드들 간의 전위차는 동일하다고 가정하기로 한다.
따라서, 제2 제어 노드(220)를 중심으로 한 주변의 제어 노드들(210, 230, 250, 270)과의 홀 전류의 크기를 고려해 보면, 제2 제어 노드(220)와 가장 가깝고 서로 마주보는 면의 면적이 가장 큰 제1 제어 노드(210) 사이에 흐르는 홀 전류가 가장 크게 된다. 또한, 제2 제어 노드(220)와 상대적으로 멀고 서로 마주보는 면의 면적이 상대적으로 작은 제1 제어 노드(230, 250, 270) 각각의 사이에 흐르는 홀 전류는 상대적으로 매우 작게 된다.
이로 인해, 서로 인접하는 픽셀들 간의 크로스토크가 감소되고, 불필요한 전력 소모가 감소될 수 있다.
만일 제1 제어 노드들(210, 230, 250, 270)과 제2 제어 노드들(220, 240, 260, 280) 각각이 원형 또는 정사각형과 같은 형상을 가지는 경우, 제2 제어 노드(220)와 제1 제어 노드(230, 250, 270) 각각이 서로 마주보는 면의 수평 길이는 제2 제어 노드(220)와 제1 제어 노드(210)가 서로 마주보는 면의 수평 길이와 동일하거나 근사해질 수 있어, 제2 제어 노드(220)와 제1 제어 노드(230, 250, 270) 각각 간에 흐르는 홀 전류가 상대적으로 증가함으로써, 서로 인접하는 픽셀들 간의 크로스토크가 증가되고, 불필요한 전력 소모가 증가될 수 있다.
도 4a는 도 1에 도시된 픽셀 어레이에 포함된 픽셀의 다른 실시예에 대한 평면도를 나타낸 도면이다.
도 4a를 참조하면, 2x2 매트릭스 형태로 배열된 서로 인접하는 제1 픽셀(P1) 내지 제4 픽셀(P4)을 포함하는 평면도(400)가 도시되어 있으며, 픽셀 어레이(30)는 제1 픽셀(P1) 내지 제4 픽셀(P4)과 실질적으로 동일한 픽셀들이 매트릭스 형태로 배열된 구조를 가질 수 있다.
도 4a의 제1 픽셀(P1) 내지 제4 픽셀(P4)은 도 2a의 제1 픽셀(P1) 내지 제4 픽셀(P4)과는 제1 및 제2 복조 노드의 형태, 배치 위치를 제외하고는 실질적으로 동일한 구조 및 동작을 가지는 바, 이하에서는 설명의 중복을 피하기 위해 도 2a와의 차이점을 위주로 설명하기로 한다.
먼저 제1 픽셀(P1)을 살펴보면, 제1 복조 노드(410, 415)와 제2 복조 노드(420, 425)는 제1 픽셀(P1) 내에서 대각 방향으로 배치될 수 있다. 도 4a에서는 제1 복조 노드(410, 415)는 제1 픽셀(P1)의 좌측 상단에 배치되고, 제2 복조 노드(420, 425)는 제1 픽셀(P1)의 우측 하단에 배치되는 것으로 도시되었으나, 본 발명의 범위는 이에 한정되지 않고 제1 복조 노드(410, 415)는 제1 픽셀(P1)의 좌측 하단에 배치되고, 제2 복조 노드(420, 425)는 제1 픽셀(P1)의 우측 상단에 배치될 수도 있다.
마찬가지로, 제2 내지 제4 픽셀(P2~P4)에 포함된 제1 복조 노드와 제2 복조 노드 각각은 해당 픽셀의 좌측 상단과 우측 하단과 같이 제1 픽셀(P1)의 배치와 상응하도록 배치될 수 있다.
또한, 각 픽셀(P1~P4)의 제1 제어 노드(410, 430, 450, 470) 및 제2 제어 노드(420, 440, 460, 480)는 도 2a에서 대응되는 제1 제어 노드(210, 230, 250, 270) 및 제2 제어 노드(220, 240, 260, 280)와 동일한 형태를 가질 수 있고, 동일 픽셀에 속한 제1 제어 노드와 제2 제어 노드끼리 제1 면이 서로 마주볼 수 있도록 비스듬하게 배치될 수 있다. 여기서, 비스듬하게 배치된다는 의미는 도 2a와 같이 제1 면(211, 221)이 단위 픽셀(P1)의 일 변(즉, 상변 또는 하변)과 평행하지 않고 제1 면(411, 421)이 단위 픽셀(P1)의 일 변에 대해 소정 각도로 회전되어 배치된다는 의미일 수 있다. 이에 따라, 제2 면(412, 422) 역시 제1 면(411, 421)과 함께 회전될 수 있다.
도 4a에 도시된 대각 방향 배치 구조에 의하면, 각 제1 제어 노드(410, 430, 450, 470) 및 각 제2 제어 노드(420, 440, 460, 480) 사이의 거리가 증가되어 저항이 증가될 수 있다. 이로 인해, 각 제1 제어 노드(410, 430, 450, 470) 및 각 제2 제어 노드(420, 440, 460, 480) 사이에 흐르는 홀 전류는 감소되어 픽셀 어레이(30)를 구동하는데 필요한 전력 소모는 감소될 수 있다.
즉, 도 4a에 도시된 대각 방향 배치 구조는 도 2a에서 설명된 구조의 장점(픽셀들 간의 크로스토크 및 전력소모 감소)을 가지면서도, 각 제1 제어 노드(410, 430, 450, 470) 및 각 제2 제어 노드(420, 440, 460, 480) 사이에 흐르는 홀 전류를 감소시켜 소모되는 전력을 더욱 줄일 수 있다.
도 4b는 도 4a에 도시된 픽셀에 포함된 검출 노드의 다른 실시예에 대한 평면도를 나타낸 도면이다.
도 4b를 참조하면, 도 4a에 도시된 검출 노드들(415, 425, 435, 445, 455, 465, 475, 485)과는 다른 형태를 갖는 검출 노드들(415', 425', 435', 445', 455', 465', 475', 485')을 갖는 제1 픽셀(P1) 내지 제4 픽셀(P4)을 포함하는 평면도(400')가 도시되어 있다. 즉, 제1 제어 노드(410)와 제1 검출 노드(415') 사이, 그리고 제2 제어 노드(420)와 제2 검출 노드(425') 사이에는 별도의 절연층이 배치되지 않고 제1 검출 노드(415')와 제2 검출 노드(425')가 각각 제1 제어 노드(410)와 제2 제어 노드(420)에 접하여 둘러 싸도록 형성될 수 있다. 이 경우, 제1 제어 노드(410)와 제1 검출 노드(415') 간, 그리고 제2 제어 노드(420)와 제2 검출 노드(425') 간에는 정션 분리만을 이용해 물리적으로 분리될 수 있다.
도 4b의 제1 픽셀(P1) 내지 제4 픽셀(P4)은 도 4a의 제1 픽셀(P1) 내지 제4 픽셀(P4)과는 제1 및 제2 검출 노드의 형태를 제외하고는 실질적으로 동일한 구조 및 동작을 가지므로 중복되는 설명은 생략하기로 한다.
도 5a는 도 2a에 도시된 픽셀에 포함된 제어 노드의 다른 실시예를 나타낸 평면도이다.
도 5a를 참조하면, 도 2a의 제1 픽셀(P1)에 포함된 제1 및 제2 제어 노드의 다른 실시예(500)가 도시되어 있다. 도 5a의 제1 픽셀(P1)은 도 2a의 제1 픽셀(P1)과는 제1 및 제2 제어 노드(510, 520)의 형태를 제외하고는 실질적으로 동일한 구조 및 동작을 가지는 바, 이하에서는 설명의 중복을 피하기 위해 도 2a와의 차이점을 위주로 설명하기로 한다. 또한, 설명의 편의상 제1 픽셀(P1)에 대해서만 설명하나, 다른 픽셀들에도 실질적으로 동일한 구조가 적용될 수 있음은 당연하다.
제1 및 제2 제어 노드(510, 520) 각각은 서로를 향해 길게 연장되어 돌출되는 돌출부(511, 521)를 포함할 수 있다.
돌출부(511, 521)로 인해 중앙이 가까워져 제1 및 제2 제어 노드(510, 520) 사이의 거리가 줄어들게 되어 제1 및 제2 제어 노드(510, 520) 간의 저항이 감소될 수 있다. 또한, 돌출부(511, 521)로 인해 제1 및 제2 제어 노드(510, 520)가 서로 마주보는 영역에 배치된 면의 수평 길이가 돌출부(511, 521)가 존재하지 않는 경우에 비해 증가되어 제1 및 제2 제어 노드(510, 520) 간의 저항이 감소될 수 있다. 즉, 돌출부(511, 521)가 존재하지 않는 경우에는 제1 및 제2 제어 노드(510, 520)가 서로 마주보는 영역에 배치된 면의 수평 길이는 제1 및 제2 제어 노드(510, 520) 각각의 폭에 해당할 수 있으나, 돌출부(511, 521)로 인해 제1 및 제2 제어 노드(510, 520)가 서로 마주보는 영역에 배치된 면의 수평 길이는 돌출부(511, 521)의 좌우의 연장 길이만큼 더 증가될 수 있다. 본 개시에서 돌출부(511, 521) 및 돌출부(511, 521)에 상응하는 구조(예컨대, 분리 제어 노드)는 세로 방향(다른 돌출부를 향하는 방향)의 연장 길이와 상기 세로 방향과 수직한 방향인 가로 방향의 폭을 가질 수 있다.
도 2a에서 설명된 제1 면은 동일 픽셀에 포함된 제1 및 제2 제어 노드가 서로 마주보는 영역에 배치된 면을 의미할 수 있고, 어느 제어 노드가 다른 제어 노드를 마주보는 면이 하나인 경우 서로 마주 보는 영역은 해당 면을 의미하고, 어느 제어 노드가 다른 제어 노드를 마주보는 면이 복수인 경우 복수의 해당 면들 및 복수의 해당 면들끼리 잇는 면을 포함한다. 즉, 제어 노드(510, 520)의 제1 면(512, 522)은, 다른 제어 노드를 마주보는 면과, 다른 제어 노드를 마주보는 면이 복수 개인 경우 다른 제어 노드를 마주보는 두 면을 잇는 면(도 5a의 511, 521의 좌우측 면들)을 포함하는 개념일 수 있다. 또한, 제어 노드(510, 520)의 복수의 제2 면들(513, 523)은 제1 면(512, 522)에 직간접적으로 연결된 면(예컨대, 도 5a의 510의 최상측 면 및 이에 직접 연결된 면들)을 의미할 수 있다.
따라서, 제1 및 제2 제어 노드(510, 520) 간의 저항이 감소됨에 따라 제1 및 제2 제어 노드(510, 520) 간에 흐르는 홀 전류가 증가될 수 있으며, 제1 및 제2 제어 노드(510, 520) 사이에 홀 전류가 집중됨에 따라 인접 픽셀들 사이의 크로스토크가 감소될 수 있다.
한편, 돌출부(511, 521)의 폭을 너무 크게 형성하면 제1 및 제2 제어 노드(510, 520) 간의 저항이 지나치게 감소되어 제1 및 제2 제어 노드(510, 520) 사이에 흐르는 홀 전류가 필요 이상으로 증가될 수 있다. 이는 픽셀 어레이(30)의 전력 소모를 증가시킬 수 있으므로, 돌출부(511, 521)의 폭과 연장 길이는 제1 및 제2 제어 노드(510, 520) 사이에 흐르는 홀 전류의 크기와 인접 픽셀들 사이의 크로스토크를 고려하여 실험적으로 최적화될 수 있다.
도 5b는 도 5a에 도시된 픽셀에 포함된 검출 노드의 다른 실시예에 대한 평면도를 나타낸 도면이다.
도 5b를 참조하면, 도 5a에 도시된 검출 노드들(515, 525)과는 다른 형태를 갖는 검출 노드들(515', 525')을 갖는 제1 픽셀(P1)을 포함하는 평면도(500')가 도시되어 있다. 즉, 제1 제어 노드(510)와 제1 검출 노드(515') 사이, 그리고 제2 제어 노드(520)와 제2 검출 노드(525') 사이에는 별도의 절연층이 배치되지 않고 제1 검출 노드(515')와 제2 검출 노드(525')가 각각 제1 제어 노드(510)와 제2 제어 노드(520)에 접하여 둘러 싸도록 형성될 수 있다. 이 경우, 제1 제어 노드(510)와 제1 검출 노드(515') 간, 그리고 제2 제어 노드(520)와 제2 검출 노드(525') 간에는 정션 분리만을 이용해 물리적으로 분리될 수 있다.
도 5b의 제1 픽셀(P1)은 도 5a의 제1 픽셀(P1)과는 제1 및 제2 검출 노드의 형태를 제외하고는 실질적으로 동일한 구조 및 동작을 가지므로 중복되는 설명은 생략하기로 한다.
도 6a는 도 2a에 도시된 픽셀에 포함된 제어 노드의 또 다른 실시예를 나타낸 평면도이다.
도 6a를 참조하면, 도 2a의 제1 픽셀(P1)에 포함된 제1 및 제2 제어 노드의 또 다른 실시예(600)가 도시되어 있다. 도 6a의 제1 픽셀(P1)은 도 2a의 제1 픽셀(P1)과는 제1 및 제2 제어 노드(610, 620)의 형태를 제외하고는 실질적으로 동일한 구조 및 동작을 가지는 바, 이하에서는 설명의 중복을 피하기 위해 도 2a와의 차이점을 위주로 설명하기로 한다. 아울러, 제1 및 제2 제어 노드(610, 620)의 형태는 도 5a의 제1 및 제2 제어 노드(510, 520)의 형태와 유사한 바, 도 5a와의 형태적 차이점을 위주로 설명하기로 한다. 또한, 설명의 편의상 제1 픽셀(P1)에 대해서만 설명하나, 다른 픽셀들에도 실질적으로 동일한 구조가 적용될 수 있음은 당연하다.
제1 및 제2 제어 노드(610, 620) 각각은 서로를 향해 길게 연장되어 돌출되는 복수의 돌출부들(611~614, 621~624)을 포함할 수 있다.
복수의 돌출부들(611~614, 621~624) 각각은 도 5a에서 설명된 돌출부(511, 521)와 유사한 기능(제어 노드들 간의 거리 감소 및 서로 마주보는 영역에 해당하는 면의 수평 길이 증가)을 수행할 수 있다. 그러나, 도 5a와 같이 폭이 넓은 하나의 돌출부를 갖는 경우에 비해, 제1 및 제2 제어 노드(610, 620) 각각이 폭이 좁은 복수의 돌출부를 가지는 경우, 제1 및 제2 제어 노드(610, 620) 각각이 갖는 자체 저항이 증가될 수 있다. 여기서, 자체 저항은 제1 및 제2 제어 노드(610, 620) 각각의 구조적인 복잡성에 의해 결정될 수 있고, 예를 들어, 제1 및 제2 제어 노드(610, 620) 각각이 제1 폭을 갖는 하나의 돌출부를 갖는 경우에 비해, 폭의 총합이 제1 폭인 복수의 돌출부들을 갖는 경우 자체 저항이 증가될 수 있다.
따라서, 복수의 돌출부들(611~614, 621~624)을 갖는 제1 및 제2 제어 노드(610, 620) 간의 저항은 하나의 돌출부를 갖는 경우에 비해 증가되어, 홀 전류가 감소될 수 있으며, 이는 픽셀 어레이(30)의 소모 전력을 줄일 수 있다.
제어 노드(610, 620)의 제1 면(616, 626)은, 다른 제어 노드를 마주보는 면과, 다른 제어 노드를 마주보는 면이 복수 개인 경우 다른 제어 노드를 마주보는 두 면을 잇는 면(예컨대, 612 및 613의 좌우측 면들, 611의 우측 면 및 614의 좌측 면)을 포함하는 개념일 수 있다. 또한, 제어 노드(610, 620)의 복수의 제2 면들(617, 627)은 제1 면(616, 626)에 직간접적으로 연결된 면(예컨대, 610의 최상측 면 및 이에 직접 연결된 면들)을 의미할 수 있다.
제1 및 제2 제어 노드(610, 620) 각각은 4 개의 돌출부들(611~614, 621~624)을 포함하는 것으로 예시되었으나, 본 발명의 범위는 이에 한정되지 않고 2 이상의 임의의 개수의 돌출부들을 포함할 수 있고, 각 돌출부의 폭과 연장 길이는 실험적으로 결정될 수 있다. 또한, 각 돌출부의 폭과 연장 길이는 서로 동일할 수도 있고, 폭과 연장 길이 중 적어도 하나가 다를 수도(예컨대, 제어 노드의 중앙으로부터 외곽으로 갈수록 연장 길이는 짧게, 폭은 좁게 형성됨) 있다.
도 6b는 도 6a에 도시된 픽셀에 포함된 검출 노드의 다른 실시예에 대한 평면도를 나타낸 도면이다.
도 6b를 참조하면, 도 6a에 도시된 검출 노드들(615, 625)과는 다른 형태를 갖는 검출 노드들(615', 625')을 갖는 제1 픽셀(P1)을 포함하는 평면도(600')가 도시되어 있다. 즉, 제1 제어 노드(610)와 제1 검출 노드(615') 사이, 그리고 제2 제어 노드(620)와 제2 검출 노드(625') 사이에는 별도의 절연층이 배치되지 않고 제1 검출 노드(615')와 제2 검출 노드(625')가 각각 제1 제어 노드(610)와 제2 제어 노드(620)에 접하여 둘러 싸도록 형성될 수 있다. 이 경우, 제1 제어 노드(610)와 제1 검출 노드(615') 간, 그리고 제2 제어 노드(620)와 제2 검출 노드(625') 간에는 정션 분리만을 이용해 물리적으로 분리될 수 있다.
도 6b의 제1 픽셀(P1)은 도 6a의 제1 픽셀(P1)과는 제1 및 제2 검출 노드의 형태를 제외하고는 실질적으로 동일한 구조 및 동작을 가지므로 중복되는 설명은 생략하기로 한다.
도 7a는 도 2a에 도시된 픽셀에 포함된 제어 노드의 또 다른 실시예를 나타낸 평면도이다.
도 7a를 참조하면, 도 2a의 제1 픽셀(P1)에 포함된 제1 및 제2 제어 노드의 또 다른 실시예(700)가 도시되어 있다. 도 7a의 제1 픽셀(P1)은 도 2a의 제1 픽셀(P1)과는 제1 및 제2 제어 노드(710, 720)의 형태를 제외하고는 실질적으로 동일한 구조 및 동작을 가지는 바, 이하에서는 설명의 중복을 피하기 위해 도 2a와의 차이점을 위주로 설명하기로 한다. 아울러, 제1 및 제2 제어 노드(710, 720)의 형태는 도 6a의 제1 및 제2 제어 노드(610, 620)의 형태와 유사한 바, 도 6a와의 형태적 차이점을 위주로 설명하기로 한다. 또한, 설명의 편의상 제1 픽셀(P1)에 대해서만 설명하나, 다른 픽셀들에도 실질적으로 동일한 구조가 적용될 수 있음은 당연하다.
제1 제어 노드(710)는 일렬로 배치된 복수의 제1 분리 제어 노드들(711~714)을 포함할 수 있다. 복수의 제1 분리 제어 노드들(711~714)은 도 6a에서 설명된 제1 제어 노드(610)로부터 복수의 돌출부들(611~614)을 독립적으로 분리시킨 형태를 가질 수 있다. 달리 말하면, 복수의 제1 분리 제어 노드들(711~714)은 복수의 돌출부들(611~614)의 상부에 배치되어 복수의 돌출부들(611~614)을 잇는 연결부가 제1 제어 노드(610)로부터 생략된 형태일 수 있다. 복수의 제1 분리 제어 노드들(711~714)은 물리적으로 분리되어 있긴 하나, 서로 동일한 제1 복조 에어 신호를 인가받을 수 있다.
제2 제어 노드(720)는 일렬로 배치된 복수의 제2 분리 제어 노드들(721~724)을 포함할 수 있다. 복수의 제2 분리 제어 노드들(721~724)은 도 6a에서 설명된 제2 제어 노드(620)로부터 복수의 돌출부들(621~624)을 독립적으로 분리시킨 형태를 가질 수 있다. 달리 말하면, 복수의 제2 분리 제어 노드들(721~724)은 복수의 돌출부들(621~624)의 하부에 배치되어 복수의 돌출부들(621~624)을 잇는 연결부가 제2 제어 노드(620)로부터 생략된 형태일 수 있다. 복수의 제2 분리 제어 노드들(721~724)은 물리적으로 분리되어 있긴 하나, 서로 동일한 제2 복조 에어 신호를 인가받을 수 있다.
제1 제어 노드(710)와 제2 제어 노드(720)는 도 6a와는 달리 복수의 돌출부들(611~614, 621~624)을 잇는 연결부가 생략된 형태를 가지므로, 인접 픽셀의 제어 노드와 마주보는 면의 수평 길이가 줄어들게 되어, 인접 픽셀들 간의 크로스토크가 감소될 수 있다.
분리 제어 노드들(711~714, 721~724) 각각은 폭보다 연장 길이가 길도록 동일 픽셀 내 다른 제어 노드를 향해 길게 연장되는 형태를 가질 수 있다.
제1 및 제2 제어 노드(710, 720) 각각은 4 개의 분리 제어 노드들(711~714, 721~724)을 포함하는 것으로 예시되었으나, 본 발명의 범위는 이에 한정되지 않고 2 이상의 임의의 개수의 분리 제어 노드들을 포함할 수 있고, 각 분리 제어 노드의 폭과 연장 길이는 실험적으로 결정될 수 있다. 또한, 각 분리 제어 노드의 폭과 연장 길이는 서로 동일할 수도 있고 다를 수도(예컨대, 제어 노드의 중앙으로부터 외곽으로 갈수록 연장 길이는 짧게, 폭은 좁게 형성됨) 있다.
도 7b는 도 7a에 도시된 픽셀에 포함된 검출 노드의 다른 실시예에 대한 평면도를 나타낸 도면이다.
도 7b를 참조하면, 도 7a에 도시된 검출 노드들(715, 725)과는 다른 형태를 갖는 검출 노드들(715', 725')을 갖는 제1 픽셀(P1)을 포함하는 평면도(700')가 도시되어 있다. 즉, 제1 제어 노드(710)와 제1 검출 노드(715') 사이, 그리고 제2 제어 노드(720)와 제2 검출 노드(725') 사이에는 별도의 절연층이 배치되지 않고 제1 검출 노드(715')와 제2 검출 노드(725')가 각각 제1 제어 노드(710)와 제2 제어 노드(720)에 접하여 둘러 싸도록 형성될 수 있다. 이 경우, 제1 제어 노드(710)와 제1 검출 노드(715') 간, 그리고 제2 제어 노드(720)와 제2 검출 노드(725') 간에는 정션 분리만을 이용해 물리적으로 분리될 수 있다.
도 7b의 제1 픽셀(P1)은 도 7a의 제1 픽셀(P1)과는 제1 및 제2 검출 노드의 형태를 제외하고는 실질적으로 동일한 구조 및 동작을 가지므로 중복되는 설명은 생략하기로 한다.
도 8a는 도 2a에 도시된 픽셀에 포함된 제어 노드의 또 다른 실시예를 나타낸 평면도이다.
도 8a를 참조하면, 도 2a의 제1 픽셀(P1)에 포함된 제1 및 제2 제어 노드의 또 다른 실시예(800)가 도시되어 있다. 도 8a의 제1 픽셀(P1)은 도 2a의 제1 픽셀(P1)과는 제1 및 제2 제어 노드(810, 820)의 형태를 제외하고는 실질적으로 동일한 구조 및 동작을 가지는 바, 이하에서는 설명의 중복을 피하기 위해 도 2a와의 차이점을 위주로 설명하기로 한다. 아울러, 제1 및 제2 제어 노드(810, 820)의 형태는 도 7a의 제1 및 제2 제어 노드(710, 720)의 형태와 유사한 바, 도 7a와의 형태적 차이점을 위주로 설명하기로 한다. 또한, 설명의 편의상 제1 픽셀(P1)에 대해서만 설명하나, 다른 픽셀들에도 실질적으로 동일한 구조가 적용될 수 있음은 당연하다.
제1 제어 노드(810)는 세로 방향의 연장 길이가 가로 방향의 폭보다 더 큰 형태를 가질 수 있다. 도 7a와 비교해보면, 제1 제어 노드(810)는 도 7a의 제1 제어 노드(710)에 포함된 복수의 제1 분리 제어 노드들(711~714) 중 어느 하나만을 포함하는 형태에 해당할 수 있다.
제2 제어 노드(820)는 세로 방향의 연장 길이가 가로 방향의 폭보다 더 큰 형태를 가질 수 있다. 도 7a와 비교해보면, 제2 제어 노드(820)는 도 7a의 제2 제어 노드(720)에 포함된 복수의 제2 분리 제어 노드들(721~724) 중 어느 하나만을 포함하는 형태에 해당할 수 있다.
제1 제어 노드(810)와 제2 제어 노드(820)는 도 7a와는 달리 복수의 분리 제어 노드들 중 어느 하나만을 포함하는 형태를 가지므로, 동일 픽셀 내의 제어 노드들 및 인접 픽셀들의 제어 노드들 간의 전류 경로가 줄어들어 홀 전류가 감소되는 바, 픽셀 어레이(30)의 소모 전력이 감소될 수 있다.
도 8b는 도 8a에 도시된 픽셀에 포함된 검출 노드의 다른 실시예에 대한 평면도를 나타낸 도면이다.
도 8b를 참조하면, 도 8a에 도시된 검출 노드들(815, 825)과는 다른 형태를 갖는 검출 노드들(815', 825')을 갖는 제1 픽셀(P1)을 포함하는 평면도(800')가 도시되어 있다. 즉, 제1 제어 노드(810)와 제1 검출 노드(815') 사이, 그리고 제2 제어 노드(820)와 제2 검출 노드(825') 사이에는 별도의 절연층이 배치되지 않고 제1 검출 노드(815')와 제2 검출 노드(825')가 각각 제1 제어 노드(810)와 제2 제어 노드(820)에 접하여 둘러 싸도록 형성될 수 있다. 이 경우, 제1 제어 노드(810)와 제1 검출 노드(815') 간, 그리고 제2 제어 노드(820)와 제2 검출 노드(825') 간에는 정션 분리만을 이용해 물리적으로 분리될 수 있다.
도 8b의 제1 픽셀(P1)은 도 8a의 제1 픽셀(P1)과는 제1 및 제2 검출 노드의 형태를 제외하고는 실질적으로 동일한 구조 및 동작을 가지므로 중복되는 설명은 생략하기로 한다.
도 9는 도 2a에 도시된 픽셀에 포함된 검출 노드의 다른 실시예를 나타낸 평면도이다.
도 9를 참조하면, 도 2a의 제1 픽셀(P1)에 포함된 제1 및 제2 검출 노드의 다른 실시예(900)가 도시되어 있다. 도 9의 제1 픽셀(P1)은 도 2a의 제1 픽셀(P1)과는 제1 및 제2 검출 노드(915, 925)의 형태를 제외하고는 실질적으로 동일한 구조 및 동작을 가지는 바, 이하에서는 설명의 중복을 피하기 위해 도 2a와의 차이점을 위주로 설명하기로 한다. 또한, 설명의 편의상 제1 픽셀(P1)에 대해서만 설명하나, 다른 픽셀들에도 실질적으로 동일한 구조가 적용될 수 있음은 당연하다.
제1 검출 노드(915)는 제1 제어 노드(910)의 좌측부, 우측부와 상부를 둘러싸는 형태를 가질 수 있다. 달리 말하면, 제1 검출 노드(915)는 제1 제어 노드(910)의 하부를 둘러싸지 않고 동일 픽셀 내 다른 검출 노드(925)를 마주보는 방향으로 적어도 일부를 개방시킨 형태를 가질 수 있다.
제2 검출 노드(925)는 제2 제어 노드(920)의 좌측부, 우측부와 하부를 둘러싸는 형태를 가질 수 있다. 달리 말하면, 제2 검출 노드(925)는 제2 제어 노드(920)의 상부를 둘러싸지 않고 동일 픽셀 내 다른 검출 노드(915)를 마주보는 방향으로 적어도 일부를 개방시킨 형태를 가질 수 있다.
검출 노드는 도 3a에서 볼 수 있듯이, 제어 노드에 인접하게 형성되어 홀 전류에 의해 이동하는 전자를 캡쳐할 뿐 아니라 서로 인접하는 제어 노드 사이에 배치되어 홀 전류의 전류 경로를 증가시킬 수 있다. 만일 도 3a에서 제1 제어 노드(210)와 제2 제어 노드(220) 사이에 배치된 제1 검출 노드(215)와 제2 검출 노드(225)가 존재하지 않는다고 가정하면, 제1 제어 노드(210)와 제2 제어 노드(220) 사이에 흐르는 홀 전류의 전류 경로가 짧아질 수 있다. 이는 제1 제어 노드(210)와 제2 제어 노드(220) 사이의 거리가 감소하는 것과 동일한 효과를 가져올 수 있다.
제1 검출 노드(915)는 제1 제어 노드(910)의 하부를 둘러싸지 않고, 제2 검출 노드(925)는 제2 제어 노드(920)의 상부를 둘러싸지 않으므로, 제1 제어 노드(910)와 제2 제어 노드(920) 간의 전류 경로가 도 2a에 비해 짧아질 수 있다. 따라서, 제1 제어 노드(910)와 제2 제어 노드(920) 간의 저항이 감소하게 되어 제1 제어 노드(910)와 제2 제어 노드(920) 사이에 흐르는 홀 전류는 증가할 수 있다.
한편, 제1 검출 노드(915)는 제1 제어 노드(910)의 좌측부, 우측부와 상부를 둘러싸고, 제2 검출 노드(925)는 제2 제어 노드(920)의 좌측부, 우측부와 하부를 둘러싸므로, 제1 제어 노드(910) 및 제2 제어 노드(920) 중 어느 하나와, 다른 인접 픽셀의 제어 노드 간의 전류 경로가 도 2a와 마찬가지로 유지될 수 있다. 따라서, 제1 검출 노드(915)와 제2 검출 노드(925)는 제1 제어 노드(910) 및 제2 제어 노드(920)와 다른 인접 픽셀의 제어 노드 간의 전류 경로 및 저항을 상대적으로 증가시켜 인접 픽셀들 간의 크로스토크를 줄일 수 있다.
도 10은 도 2a에 도시된 픽셀에 포함된 검출 노드의 또 다른 실시예를 나타낸 평면도이다.
도 10을 참조하면, 도 2a의 제1 픽셀(P1)에 포함된 제1 및 제2 검출 노드의 또 다른 실시예(1000)가 도시되어 있다. 도 10의 제1 픽셀(P1)은 도 2a의 제1 픽셀(P1)과는 제1 및 제2 검출 노드(1015, 1025)의 형태를 제외하고는 실질적으로 동일한 구조 및 동작을 가지는 바, 이하에서는 설명의 중복을 피하기 위해 도 2a와의 차이점을 위주로 설명하기로 한다. 또한, 설명의 편의상 제1 픽셀(P1)에 대해서만 설명하나, 다른 픽셀들에도 실질적으로 동일한 구조가 적용될 수 있음은 당연하다.
제1 검출 노드(1015)는 제1 제어 노드(1010)의 상부를 막는 형태를 가질 수 있다. 달리 말하면, 제1 검출 노드(1015)는 제1 제어 노드(1010)의 좌측부, 우측부와 하부를 둘러싸지 않고 동일 픽셀 내 다른 검출 노드(1025)를 마주보는 방향과 제1 제어 노드(1010)의 측면에 대응하는 방향의 적어도 일부를 개방시킨 형태를 가질 수 있다.
제2 검출 노드(1025)는 제2 제어 노드(1020)의 하부를 막는 형태를 가질 수 있다. 달리 말하면, 제2 검출 노드(1025)는 제2 제어 노드(1020)의 좌측부, 우측부와 상부를 둘러싸지 않고 동일 픽셀 내 다른 검출 노드(1015)를 마주보는 방향과 제2 제어 노드(1020)의 측면에 대응하는 방향의 적어도 일부를 개방시킨 형태를 가질 수 있다.
제1 검출 노드(1015)는 제1 제어 노드(1010)의 좌측부, 우측부와 하부를 둘러싸지 않고, 제2 검출 노드(1025)는 제2 제어 노드(1020)의 좌측부, 우측부와 상부를 둘러싸지 않으므로, 제1 제어 노드(1010)와 제2 제어 노드(1020) 간의 홀 전류가 흐를 수 있는 전류 경로가 도 9에 비해 제1 제어 노드(1010)와 제2 제어 노드(1020) 각각의 좌우측 부근에서 더 증가할 수 있다. 따라서, 제1 제어 노드(1010)와 제2 제어 노드(1020) 간의 저항이 감소하게 되어 제1 제어 노드(1010)와 제2 제어 노드(1020) 사이에 흐르는 홀 전류는 도 9에 비해 증가할 수 있다.
한편, 제1 검출 노드(1015)는 제1 제어 노드(1010)의 상부를 막고, 제2 검출 노드(1025)는 제2 제어 노드(1020)의 하부를 막으므로, 제1 제어 노드(1010) 및 제2 제어 노드(1020) 중 어느 하나와, 다른 인접 픽셀의 제어 노드 간의 전류 경로를 길게 하여 인접 픽셀들 간의 크로스토크를 줄이고 제1 제어 노드(1010)와 제2 제어 노드(1020) 사이로 홀 전류의 전류 경로를 집중시킬 수 있다.
도 11은 도 2a에 도시된 픽셀에 포함된 검출 노드의 또 다른 실시예를 나타낸 평면도이다.
도 11을 참조하면, 도 2a의 제1 픽셀(P1)에 포함된 제1 및 제2 검출 노드의 또 다른 실시예(1100)가 도시되어 있다. 도 11의 제1 픽셀(P1)은 도 2a의 제1 픽셀(P1)과는 제1 및 제2 검출 노드(1115, 1125)의 형태를 제외하고는 실질적으로 동일한 구조 및 동작을 가지는 바, 이하에서는 설명의 중복을 피하기 위해 도 2a와의 차이점을 위주로 설명하기로 한다. 또한, 설명의 편의상 제1 픽셀(P1)에 대해서만 설명하나, 다른 픽셀들에도 실질적으로 동일한 구조가 적용될 수 있음은 당연하다.
제1 검출 노드(1115)는 제1 제어 노드(1110)의 상부를 막는 상부 검출 노드(1116)와 제1 제어 노드(1110)의 하부를 막는 하부 검출 노드(1117)를 포함할 수 있다. 달리 말하면, 제1 검출 노드(1115)는 제1 제어 노드(1110)의 좌측부와 우측부를 둘러싸지 않고 제1 제어 노드(1010)의 측면에 대응하는 방향의 적어도 일부를 개방시킨 형태를 가질 수 있다.
제2 검출 노드(1125)는 제2 제어 노드(1120)의 상부를 막는 상부 검출 노드(1126)와 제2 제어 노드(1120)의 하부를 막는 하부 검출 노드(1127)를 포함할 수 있다. 달리 말하면, 제2 검출 노드(1125)는 제2 제어 노드(1120)의 좌측부와 우측부를 둘러싸지 않고 제2 제어 노드(1010)의 측면에 대응하는 방향의 적어도 일부를 개방시킨 형태를 가질 수 있다.
도 10에 비해, 제1 검출 노드(1115)는 제1 제어 노드(1110)의 하부를 추가적으로 막고, 제2 검출 노드(1125)는 제2 제어 노드(1120)의 상부를 추가적으로 막으므로, 제1 제어 노드(1110)와 제2 제어 노드(1120) 간의 전류 경로가 길어질 수 있다. 따라서, 제1 제어 노드(1110)와 제2 제어 노드(1120) 간의 저항이 증가하게 되어 제1 제어 노드(1110)와 제2 제어 노드(1120) 사이에 흐르는 홀 전류는 도 10에 비해 감소하게 되어, 픽셀 어레이(30)의 소모 전력이 감소될 수 있다.
한편, 제1 검출 노드(1115)는 제1 제어 노드(1110)의 상부를 막고, 제2 검출 노드(1125)는 제2 제어 노드(1120)의 하부를 막으므로, 제1 제어 노드(1110) 및 제2 제어 노드(1120) 중 어느 하나와, 다른 인접 픽셀의 제어 노드 간의 전류 경로를 증가시켜 인접 픽셀들 간의 크로스토크를 줄이고 제1 제어 노드(1110)와 제2 제어 노드(1120) 사이로 홀 전류의 전류 경로를 집중시킬 수 있다.
도 12는 도 1에 도시된 픽셀 어레이에 포함된 픽셀의 또 다른 실시예에 대한 평면도를 나타낸 도면이다.
도 12를 참조하면, 2x2 매트릭스 형태로 배열된 서로 인접하는 제1 픽셀(P1) 내지 제4 픽셀(P4)을 포함하는 평면도(1200)가 도시되어 있으며, 픽셀 어레이(30)는 제1 픽셀(P1) 내지 제4 픽셀(P4)과 실질적으로 동일한 픽셀들이 매트릭스 형태로 배열된 구조를 가질 수 있다.
도 12의 제1 픽셀(P1) 내지 제4 픽셀(P4)은 도 2a의 제1 픽셀(P1) 내지 제4 픽셀(P4)과는 제1 및 제2 제어 노드(1210, 1220, 1230, 1240, 1250, 1260, 1270, 1280)의 형태를 제외하고는 실질적으로 동일한 구조 및 동작을 가지는 바, 이하에서는 설명의 중복을 피하기 위해 도 2a와의 차이점을 위주로 설명하기로 한다.
제1 및 제2 제어 노드(1210, 1220, 1230, 1240, 1250, 1260, 1270, 1280) 각각은 사각 형태(예컨대, 직사각형 또는 정사각형)를 가질 수 있다. 여기서, 사각 형태는 예시적인 것이며, 제1 및 제2 제어 노드(1210, 1220, 1230, 1240, 1250, 1260, 1270, 1280) 각각은 동일한 픽셀 내 다른 제어 노드를 마주보는 제1 면과 동일한 픽셀 내 다른 제어 노드를 마주보지 않는 복수의 제2 면들을 포함하는 임의의 형태를 가질 수 있다. 예를 들어, 제1 제어 노드(1210)는 동일한 픽셀(P1) 내 제2 제어 노드(1220)를 마주보는 제1 면(1211)과 동일한 픽셀(P1) 내 제2 제어 노드(1220)를 마주보지 않는 복수의 제2 면들(1212)을 가질 수 있다. 복수의 제2 면들(1212)은 제1 면(1211)과 직간접적으로 연결될 수 있다.
도 13은 도 12에 도시된 픽셀의 단면도를 나타낸 도면이다.
도 13을 참조하면, 도 12의 A~A'를 따라 절단된 단면(1300)이 도시되어 있다.
도 13의 제1 픽셀(P1) 및 제2 픽셀(P2)은 도 3a의 제1 픽셀(P1) 및 제2 픽셀(P2)과는 제1 및 제2 제어 노드(1210, 1220, 1230, 1240)의 형태를 제외하고는 실질적으로 동일한 구조 및 동작을 가지는 바, 이하에서는 설명의 중복을 피하기 위해 도 3a와의 차이점을 위주로 설명하기로 한다.
먼저 제1 픽셀(P1)을 살펴보면, 제1 제어 노드(1210)는 동일한 픽셀(P1) 내 제2 제어 노드(1220)를 마주보는 제1 면(1211)과 동일한 픽셀(P1) 내 제2 제어 노드(1220)를 마주보지 않는 복수의 제2 면들(1212)을 가질 수 있다. 기판(295) 상부면으로부터의 제1 면(1211)의 수직 깊이는 기판(295) 상부면으로부터의 복수의 제2 면들(1212) 중 어느 하나의 수직 깊이보다 깊을 수 있다. 구체적으로, 복수의 제2 면들(1212) 중 제1 면(1211)에 대향하는 제2 면(1212)의 수직 깊이가 가장 얕으며, 복수의 제2 면들(1212) 중 제1 면(1211)에 대향하지 않는 제2 면(1212)(즉, 제1 면(1211)에 직접적으로 연결된 제2 면(1212))의 평균적인 수직 깊이는 제1 면(1211)에 대향하는 제2 면(1212)의 수직 깊이와 제1 면(1211)의 수직 깊이의 사이 값을 가질 수 있다. 이는 제1 면(1211)에 대향하지 않는 제2 면(1212)의 일측의 수직 깊이는 제1 면(1211)에 대향하는 제2 면(1212)의 수직 깊이와 동일하고, 제1 면(1211)에 대향하지 않는 제2 면(1212)의 타측의 수직 깊이는 제1 면(1211)의 수직 깊이와 동일하되, 상기 일측으로부터 상기 타측으로 갈수록 점진적으로 수직 깊이가 증가하기 때문이다.
제2 제어 노드(1220)는 동일한 픽셀(P1) 내 제1 제어 노드(1210)를 마주보는 제1 면(1221)과 동일한 픽셀(P1) 내 제1 제어 노드(1210)를 마주보지 않는 복수의 제2 면들(1222)을 가질 수 있다. 기판(295) 상부면으로부터의 제1 면(1221)의 수직 깊이는 기판(295) 상부면으로부터의 복수의 제2 면들(1222) 중 어느 하나의 수직 깊이보다 깊을 수 있다. 구체적으로, 복수의 제2 면들(1222) 중 제1 면(1221)에 대향하는 제2 면(1222)의 수직 깊이가 가장 얕으며, 복수의 제2 면들(1222) 중 제1 면(1221)에 대향하지 않는 제2 면(1222)(즉, 제1 면(1221)에 직접적으로 연결된 제2 면(1222))의 평균적인 수직 깊이는 제1 면(1221)에 대향하는 제2 면(1222)의 수직 깊이와 제1 면(1221)의 수직 깊이의 사이 값을 가질 수 있다. 이는 제1 면(1221)에 대향하지 않는 제2 면(1222)의 일측의 수직 깊이는 제1 면(1221)에 대향하는 제2 면(1222)의 수직 깊이와 동일하고, 제1 면(1221)에 대향하지 않는 제2 면(1222)의 타측의 수직 깊이는 제1 면(1221)의 수직 깊이와 동일하되, 상기 일측으로부터 상기 타측으로 갈수록 점진적으로 수직 깊이가 증가하기 때문이다.
따라서, 제1 면(1211, 1221)의 면적은 복수의 제2 면들(1212, 1222) 중 어느 하나의 면적보다 클 수 있다.
이러한 경사진 단면을 갖는 제어 노드(1210, 1220)는 임플란트(implant) 공정시 tilt, angle, 또는 rotation 방식 중 적어도 하나를 사용하여 구현될 수 있다.
제2 픽셀(P2)의 구조 및 동작은 제1 픽셀(P1)과 실질적으로 동일한 바, 자세한 설명은 생략하기로 한다.
한편, 제2 제어 노드(220)를 중심으로 한 주변의 제어 노드(210, 230)와의 홀 전류의 크기를 고려해 보면, 제2 제어 노드(220)와 가장 가깝고 서로 마주보는 면의 면적이 가장 큰 제1 제어 노드(210) 사이에 흐르는 홀 전류가 가장 크게 된다. 또한, 제2 제어 노드(220)와 상대적으로 멀고 서로 마주보는 면의 면적이 상대적으로 작은 제1 제어 노드(230)의 사이에 흐르는 홀 전류는 상대적으로 매우 작게 된다.
이로 인해, 서로 인접하는 픽셀들 간의 크로스토크가 감소되고, 불필요한 전력 소모가 감소될 수 있다.
도 12와 도 13에서는 제1 및 제2 제어 노드가 사각 형태임을 전제로 설명하였으나, 상술한 바와 같이 제1 면과 복수의 제2 면들을 갖는 임의의 형태를 가질 수 있다. 또한, 본 발명의 또 다른 실시예에 따르면, 제1 및 제2 복조 노드는 도 2a 내지 도 11에서 설명된 다양한 실시예들 중 어느 하나에 따른 평면 형태를 갖되, 제1 및 제2 제어 노드 각각의 제1 면이 제1 및 제2 제어 노드 각각의 복수의 제2 면들 중 어느 하나보다 더 깊은 깊이를 갖도록 형성될 수 있다. 즉, 도 12와 도 13에서 설명된 수직 형태와 도 2a 내지 도 11에서 설명된 평면 형태가 서로 조합되어 구현될 수 있다.
본 개시의 다양한 실시예들에 의하면, 인접 픽셀과의 크로스토크와 픽셀 어레이 전체의 소모 전력을 최소화하면서도 단위 픽셀 내에 흐르는 홀 전류의 전송 효율이 개선될 수 있어, CAPD 픽셀의 사이즈가 작아지더라도 최적의 성능을 가지도록 설계될 수 있다.
다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.

Claims (17)

  1. 기판 내에 홀 전류를 발생시키는 제1 및 제2 제어 노드; 및
    입사광에 의해 생성되어 상기 홀 전류에 의해 이동하는 전자들을 캡쳐하는 제1 및 제2 검출 노드를 포함하며,
    상기 제1 및 상기 제2 제어 노드 각각은 동일 픽셀 내 다른 제어 노드를 마주보는 영역에 배치된 제1 면과, 상기 제1 면에 연결된 복수의 제2 면들을 포함하고,
    상기 제1 면은 상기 복수의 제2 면들 중 어느 하나보다 더 큰 면적을 갖는 이미지 센서의 픽셀.
  2. 제1항에 있어서,
    상기 제1 면은 상기 제1 및 상기 제2 제어 노드가 상기 동일 픽셀 내 다른 제어 노드를 마주보는 면을 포함하는 이미지 센서의 픽셀.
  3. 제1항에 있어서,
    상기 제1 및 상기 제2 제어 노드의 각각은 사다리꼴 형태를 갖는 이미지 센서의 픽셀.
  4. 제1항에 있어서,
    상기 제1 제어 노드와 상기 제1 검출 노드를 포함하는 제1 복조 노드와, 상기 제2 제어 노드와 상기 제2 검출 노드를 포함하는 제2 복조 노드는 대각 방향으로 배치되는 이미지 센서의 픽셀.
  5. 제4항에 있어서,
    상기 제1 제어 노드의 제1 면과 상기 제2 제어 노드의 제1 면이 서로 마주보도록 상기 제1 제어 노드와 상기 제2 제어 노드 각각이 소정 각도로 회전되어 배치된 이미지 센서의 픽셀.
  6. 제1항에 있어서,
    상기 제1 및 상기 제2 제어 노드의 각각은 상기 동일 픽셀 내 다른 제어 노드를 향해 연장되어 돌출되는 돌출부를 포함하는 이미지 센서의 픽셀.
  7. 제6항에 있어서,
    상기 제1 및 상기 제2 제어 노드의 각각은 복수 개의 상기 돌출부들을 포함하는 이미지 센서의 픽셀.
  8. 제7항에 있어서,
    상기 돌출부들 중 해당 제어 노드의 중앙에 배치된 돌출부의 폭 또는 연장 길이는, 상기 돌출부들 중 해당 제어 노드의 외곽에 배치된 돌출부의 폭 또는 연장 길이와 상이한 이미지 센서의 픽셀.
  9. 제1항에 있어서,
    상기 제1 및 상기 제2 검출 노드의 각각은 상기 제1 및 상기 제2 제어 노드의 각각을 둘러싸는 형태를 갖는 이미지 센서의 픽셀.
  10. 제1항에 있어서,
    상기 제1 및 상기 제2 검출 노드의 각각은 동일 픽셀 내 다른 검출 노드를 마주보는 방향으로 적어도 일부가 개방된 형태를 갖는 이미지 센서의 픽셀.
  11. 제1항에 있어서,
    상기 제1 및 상기 제2 검출 노드의 각각은 동일 픽셀 내 다른 검출 노드를 마주보는 방향과 해당 제어 노드의 측면에 대응하는 방향의 적어도 일부가 개방된 형태를 갖는 이미지 센서의 픽셀.
  12. 제1항에 있어서,
    상기 제1 및 상기 제2 검출 노드의 각각은 해당 제어 노드의 측면에 대응하는 방향의 적어도 일부가 개방된 형태를 갖는 이미지 센서의 픽셀.
  13. 제1항에 있어서,
    상기 픽셀은 CAPD(Current-Assisted Photonic Demodulator) 픽셀인 이미지 센서의 픽셀.
  14. 제1항에 있어서,
    상기 제1 및 상기 제2 제어 노드의 각각에 인가되는 제1 및 제2 복조 제어 신호는 상이한 전압을 갖는 이미지 센서의 픽셀.
  15. 제1항에 있어서,
    상기 제1 면의 수평 길이는 상기 복수의 제2 면들 어느 하나의 수평 길이보다 더 큰 길이 이미지 센서의 픽셀.
  16. 제1항에 있어서,
    상기 제1 면의 수직 깊이는 상기 복수의 제2 면들 중 어느 하나의 수직 깊이보다 더 깊은 이미지 센서의 픽셀.
  17. 서로 인접하여 배치되는 제1 CAPD 픽셀 및 제2 CAPD 픽셀을 포함하며,
    상기 제1 CAPD 픽셀의 제어 노드는 상기 제1 CAPD 픽셀의 다른 제어 노드를 마주보는 제1 면과, 상기 제2 CAPD 픽셀의 제어 노드를 마주보는 제2 면을 포함하고,
    상기 제1 면은 상기 제2 면보다 더 큰 면적을 갖는 이미지 센서.
KR1020200027142A 2020-03-04 2020-03-04 픽셀 및 이를 포함하는 이미지 센서 KR20210112055A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200027142A KR20210112055A (ko) 2020-03-04 2020-03-04 픽셀 및 이를 포함하는 이미지 센서
CN202011230553.8A CN113365006B (zh) 2020-03-04 2020-11-06 像素及包括像素的图像传感器
US17/100,009 US11218657B2 (en) 2020-03-04 2020-11-20 Pixel and image sensor including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200027142A KR20210112055A (ko) 2020-03-04 2020-03-04 픽셀 및 이를 포함하는 이미지 센서

Publications (1)

Publication Number Publication Date
KR20210112055A true KR20210112055A (ko) 2021-09-14

Family

ID=77524401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200027142A KR20210112055A (ko) 2020-03-04 2020-03-04 픽셀 및 이를 포함하는 이미지 센서

Country Status (3)

Country Link
US (1) US11218657B2 (ko)
KR (1) KR20210112055A (ko)
CN (1) CN113365006B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210145390A (ko) * 2020-05-25 2021-12-02 에스케이하이닉스 주식회사 이미지 센싱 장치
KR20220043463A (ko) * 2020-09-29 2022-04-05 에스케이하이닉스 주식회사 이미지 센싱 장치

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680469B1 (ko) * 2005-01-31 2007-02-08 매그나칩 반도체 유한회사 인접한 화소들 사이의 센싱노드들이 공유된 씨모스 이미지센서
US7253461B2 (en) * 2005-05-27 2007-08-07 Dialog Imaging Systems Gmbh Snapshot CMOS image sensor with high shutter rejection ratio
KR100782308B1 (ko) * 2006-07-14 2007-12-06 삼성전자주식회사 입사 광량에 따라 광전류 경로를 선택할 수 있는 ｃｍｏｓ이미지 센서와 이미지 센싱 방법
JP5180537B2 (ja) * 2007-08-24 2013-04-10 キヤノン株式会社 光電変換装置及びマルチチップイメージセンサ
KR101838894B1 (ko) * 2011-07-08 2018-03-16 삼성전자주식회사 이미지 센서 및 이를 포함하는 이미지 처리 장치
JP2013084786A (ja) * 2011-10-11 2013-05-09 Sony Corp 固体撮像素子、及び、電子機器
JP5977366B2 (ja) * 2013-01-10 2016-08-24 ソフトキネティック センサー エヌブイ カラー不可視光センサ、例えば、ｉｒセンサ、すなわち、マルチスペクトルセンサ
EP2960952B1 (en) * 2014-06-27 2019-01-02 Sony Depthsensing Solutions SA/NV Majority carrier current assisted radiation detector device
KR102383101B1 (ko) * 2015-02-25 2022-04-05 삼성전자주식회사 다른 기판 바이어스 전압들을 갖는 이미지 센서
JP6598039B2 (ja) * 2015-12-07 2019-10-30 パナソニックＩｐマネジメント株式会社 固体撮像装置及び固体撮像装置の駆動方法
KR102632100B1 (ko) * 2016-09-09 2024-02-01 주식회사 디비하이텍 광 검출 장치
JP6691101B2 (ja) 2017-01-19 2020-04-28 ソニーセミコンダクタソリューションズ株式会社 受光素子
JP7013448B2 (ja) * 2017-08-30 2022-01-31 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
WO2019065291A1 (ja) * 2017-09-28 2019-04-04 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
KR102436350B1 (ko) * 2018-01-23 2022-08-24 삼성전자주식회사 이미지 센서
KR102514047B1 (ko) * 2018-02-20 2023-03-24 삼성전자주식회사 복수의 기능이 통합된 이미지 센서 및 이를 포함하는 이미지 센서 모듈
JP7146483B2 (ja) * 2018-06-27 2022-10-04 ソニーセミコンダクタソリューションズ株式会社 受光装置およびその制御方法、並びに電子機器
KR102695388B1 (ko) * 2019-02-12 2024-08-19 삼성전자주식회사 디지털 픽셀을 포함하는 이미지 센서
US11159755B2 (en) * 2019-03-22 2021-10-26 Infineon Technologies Ag Time-of-flight sensor with reduced transistor count pixels
KR20210041879A (ko) * 2019-10-08 2021-04-16 에스케이하이닉스 주식회사 이미지 센싱 장치
KR102704197B1 (ko) * 2019-12-12 2024-09-09 에스케이하이닉스 주식회사 이미지 센싱 장치
KR20210114786A (ko) * 2020-03-11 2021-09-24 에스케이하이닉스 주식회사 이미지 센서

Also Published As

Publication number Publication date
CN113365006B (zh) 2024-05-31
US11218657B2 (en) 2022-01-04
CN113365006A (zh) 2021-09-07
US20210281791A1 (en) 2021-09-09

Similar Documents

Publication Publication Date Title
US10707253B2 (en) Image sensor
US11764238B2 (en) Image sensing device
US12113084B2 (en) Image sensor
CN113727043B (zh) 图像感测装置
US11218657B2 (en) Pixel and image sensor including the same
US20240088177A1 (en) Image sensing device
KR102704197B1 (ko) 이미지 센싱 장치
KR20210132364A (ko) 이미지 센서
TW202324721A (zh) 影像感測裝置
US20220208815A1 (en) Image sensing device
US11411042B2 (en) Image sensor with variant gate dielectric layers
KR20210041879A (ko) 이미지 센싱 장치
KR20210023459A (ko) 이미지 센싱 장치
US20220415942A1 (en) Image sensing device
US12132068B2 (en) Image sensing device
US11942492B2 (en) Image sensing device
US20220278163A1 (en) Image sensing device
KR20220072257A (ko) 이미지 센싱 장치
TW202137527A (zh) 影像感測裝置
KR20230024761A (ko) 이미지 센싱 장치
KR20220081034A (ko) 이미지 센싱 장치
CN118693115A (zh) 图像传感器

Legal Events

Date Code Title Description
A201 Request for examination