KR20210145390A - 이미지 센싱 장치 - Google Patents

이미지 센싱 장치 Download PDF

Info

Publication number
KR20210145390A
KR20210145390A KR1020200062199A KR20200062199A KR20210145390A KR 20210145390 A KR20210145390 A KR 20210145390A KR 1020200062199 A KR1020200062199 A KR 1020200062199A KR 20200062199 A KR20200062199 A KR 20200062199A KR 20210145390 A KR20210145390 A KR 20210145390A
Authority
KR
South Korea
Prior art keywords
pixel
disposed
tab
tap
region
Prior art date
Application number
KR1020200062199A
Other languages
English (en)
Inventor
장재형
김종채
윤형준
최훈무
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200062199A priority Critical patent/KR20210145390A/ko
Priority to CN202110140619.2A priority patent/CN113727043A/zh
Priority to US17/175,633 priority patent/US11363224B2/en
Publication of KR20210145390A publication Critical patent/KR20210145390A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/481—Constructional features, e.g. arrangements of optical elements
    • G01S7/4816—Constructional features, e.g. arrangements of optical elements of receivers alone
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G01S17/894—3D imaging with simultaneous measurement of time-of-flight at a 2D array of receiver pixels, e.g. time-of-flight cameras or flash lidar
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/481—Constructional features, e.g. arrangements of optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure

Abstract

본 발명의 일 실시 예에 따른 이미지 센싱 장치는, 기판 내에 홀 전류를 발생시키고 입사광에 의해 생성되어 상기 홀 전류에 의해 이동하는 광전하를 캡쳐하는 제1 탭 및 제2 탭을 포함하고, 상기 제1 탭과 상기 제2 탭은 하나의 픽셀에서 사선 방향으로 서로 대향하는 꼭지점 영역들 각각에 배치될 수 있다.

Description

이미지 센싱 장치{Image Sensing Device}
본 개시는 대상 물체와의 거리를 감지하기 위한 이미지 센서에 관한 것이다.
이미지 센서는 빛에 반응하는 반도체의 성질을 이용하여 이미지를 캡쳐(capture)하는 장치이다. 최근 들어, 컴퓨터 산업과 통신 산업의 발달에 따라 스마트폰, 디지털 카메라, 게임기기, 사물 인터넷(Internet of Things), 로봇, 경비용 카메라, 의료용 마이크로 카메라 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대되고 있다.
이미지 센서는 크게 CCD(Charge Coupled Device) 이미지 센서와, CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서로 구분될 수 있다. CCD 이미지 센서는 CMOS 이미지 센서에 비해 잡음(noise)이 적고, 화질이 우수하다. 하지만, CMOS 이미지 센서는 구동 방식이 간편하고 다양한 스캐닝(scanning) 방식으로 구현 가능하다. 또한, CMOS 이미지 센서는 신호 처리 회로를 단일 칩에 집적할 수 있어 제품의 소형화가 용이하고 전력 소모가 매우 낮으며, CMOS 공정 기술을 호환하여 사용할 수 있어 제조 단가가 낮다. 최근에는 모바일 기기에 보다 적합한 특성으로 인하여 CMOS 이미지 센싱 장치가 많이 이용되고 있다.
이미지 센서를 이용하여 depth를 측정하는 방식도 많은 연구를 통해 개발 되고 있으며, 보안, 의료기기, 자동차, 게임기, VR/AR, 모바일 기기 등에 수요가 급증하고 있는 추세이다. Depth를 측정하는 방식은 대표적으로 Triangulation, Time of flight, Interferometry 방식이 있으며, 이중 time of flight 방식이 활용 할 수 있는 범위가 넓고 처리속도가 빠르며 비용 면에서도 유리하기 때문에 중요도가 높아지고 있다. ToF (time of flight) 방식은 크게 direct 방식과 in-direct 방식으로 구분 할 수 있으며, 이는 조사된 빛과 반사되어 돌아오는 빛을 이용하여 거리를 구하는 공통적인 원리에서 왕복 시간을 계산하여 거리를 측정하는 direct 방식과 위상 차이를 이용하여 거리를 측정하는 in-direct 방식으로 나누어 지게 된다. Direct 방식의 경우 장거리에 유리하여 자동차등에 많이 사용되고 있으며, In-direct 방식의 경우 거리가 보다 가깝고, 빠른 처리속도가 요구되는 게임기나 모바일 카메라에 이용되고 있다. In-direct 방식의 경우 회로가 간단하고 메모리도 적게 필요하며 비용이 상대적으로 저렴하다는 장점이 있다.
In-direct ToF sensor의 Pixel 종류 중 하나인 CAPD(Current-Assisted Photonic Demodulator)는 substrate 전압을 인가하여 majority current를 이용하여 Pixel 내부에 생성된 전자들을 전계의 포텐셜 차이를 이용하여 검출하는 방식이며, majority current를 이용하기 때문에 전자들을 빠르게 검출 할 수 있으며, 깊게 형성된 전자들까지 검출 할 수 있어 효율 면에서도 우수하다고 볼 수 있다.
본 발명의 기술적 사상은 소형화에 최적화된 구조를 갖는 픽셀을 포함하는 이미지 센싱 장치를 제공할 수 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재들로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 문서에 개시되는 본 발명의 일 실시 예에 따른 이미지 센싱 장치는, 기판 내에 홀 전류를 발생시키고 입사광에 의해 생성되어 상기 홀 전류에 의해 이동하는 광전하를 캡쳐하는 제1 탭 및 제2 탭을 포함하고, 상기 제1 탭과 상기 제2 탭은 하나의 픽셀에서 사선 방향으로 서로 대향하는 꼭지점 영역들 각각에 배치될 수 있다.
본 발명의 다른 실시예에 따른 이미지 센서는, 2x2 매트릭스로 배열된 픽셀들의 중심에 배치되고, 기판 내에 홀 전류를 발생시키는 제어 노드, 및 각각이 상기 픽셀들 각각에 배치되고, 입사광에 의해 생성되어 상기 홀 전류에 의해 이동하는 광전하를 캡쳐하는 복수의 검출 노드들을 포함할 수 있다.
본 문서에 개시되는 실시 예들에 따르면, 2x2 매트릭스로 배열된 픽셀들이 제어 노드를 독립적으로 포함하지 않고 제어 노드를 공유함에 따라, 임의의 픽셀 내에서 제어 노드들 간의 거리를 최대로 증가시킬 수 있어 홀 전류 생성에 소모되는 전력을 최소화할 수 있다.
이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.
도 1은 본 발명의 일 실시예들에 따른 이미지 센싱 장치의 구성을 개략적으로 도시한 구성도이다.
도 2는 도 1에 도시된 픽셀 어레이의 일 예를 간략히 나타낸 도면이다.
도 3은 도 2에 도시된 픽셀 어레이에 포함된 픽셀의 일 실시예를 나타낸 도면이다.
도 4와 도 5는 제1 모드로 동작하는 이미지 센싱 장치의 동작을 설명하기 위한 도면이다.
도 6a는 제1 모드로 동작하는 이미지 센싱 장치의 동작을 설명하기 위한 타이밍도이다.
도 6b는 제1 모드에서 변조광과 입사광 간의 위상차를 산출하는 원리를 설명하기 위한 그래프이다.
도 7 내지 도 10은 제2 모드로 동작하는 이미지 센싱 장치의 동작을 설명하기 위한 도면이다.
도 11a는 제2 모드로 동작하는 이미지 센싱 장치의 동작을 설명하기 위한 타이밍도이다.
도 11b는 제2 모드에서 변조광과 입사광 간의 위상차를 산출하는 원리를 설명하기 위한 그래프이다.
도 12는 도 2에 도시된 픽셀 어레이 상에 배치되는 그리드 구조의 일 예를 나타낸다.
도 13은 도 2에 도시된 픽셀 어레이 상에 배치되는 그리드 구조의 다른 예를 나타낸다.
도 14는 도 2에 도시된 픽셀 어레이 상에 배치되는 그리드 구조의 또 다른 예를 나타낸다.
도 15는 도 12 내지 도 14에 도시된 그리드 구조의 구조를 설명하기 위한 도면이다.
도 16a 내지 도 16f는 도 1의 픽셀 어레이에 포함된 탭의 다른 실시예들을 나타낸 도면이다.
도 17은 도 2에 도시된 픽셀 어레이 상에 배치되는 픽셀 트랜지스터 영역의 일 예를 나타낸다.
도 18은 도 2에 도시된 픽셀 어레이 상에 배치되는 픽셀 트랜지스터 영역의 다른 예를 나타낸다.
도 19와 도 20은 도 17 및 도 18의 제1 또는 제2 픽셀 트랜지스터 영역에 포함되는 트랜지스터들을 예시적으로 나타낸 도면이다.
이하, 본 발명의 다양한 실시 예가 첨부된 도면을 참조하여 기재된다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 실시 예의 다양한 변경(modification), 균등물(equivalent), 및/또는 대체물(alternative)을 포함하는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예들에 따른 이미지 센싱 장치의 구성을 개략적으로 도시한 구성도이다.
도 1을 참조하면, 이미지 센싱 장치(ISD)는 TOF(time of flight) 방식을 이용하여 대상 물체(1)와의 거리를 측정할 수 있다. 이러한 이미지 센싱 장치(ISD)는 광원(10), 렌즈 모듈(20), 픽셀 어레이(30) 및 제어회로(40)를 포함할 수 있다.
광원(10)은 제어회로(40)로부터의 광 변조 신호(MLS)에 응답하여 대상 물체(1)에 광을 조사한다. 광원(10)은 특정 파장 대역의 광(예컨대, 근적외선, 적외선 또는 가시광)을 발광하는 레이저 다이오드(LD; Laser Diode)나 발광 다이오드(LED; Light Emitting Diode), 근적외선 레이저(NIR; Near Infrared Laser), 포인트 광원, 백색 램프 및 모노크로메이터(monochromator)가 조합된 단색(monochromatic) 조명원, 또는 다른 레이저 광원의 조합일 수 있다. 예를 들어, 광원(10)은 800㎚ 내지 1000㎚의 파장을 가지는 적외선을 발광할 수 있다. 광원(10)으로부터 조사되는 광은 미리 정해진 주파수로 변조된 변조광일 수 있다. 도 1에서는 설명의 편의를 위해 하나의 광원(10)만을 도시하였으나, 복수의 광원들이 렌즈 모듈(20)의 주변에 배열될 수도 있다.
렌즈 모듈(20)은 대상 물체(1)로부터 반사된 광을 수집하여 픽셀 어레이(30)의 픽셀들(PX)에 집중 시킬 수 있다. 예를 들어, 렌즈 모듈(20)은 유리 또는 플라스틱 표면의 집중 렌즈 또는 다른 원통형 광학 원소를 포함할 수 있다. 렌즈 모듈(20)은 광축을 중심으로 정렬된 복수의 렌즈들을 포함할 수 있다.
픽셀 어레이(30)는 2차원 매트릭스(matrix) 구조로 연속적으로 배열된(예를 들어, 컬럼(column) 방향 및 로우(row) 방향으로 연속적으로 배열된) 복수의 단위 픽셀들(PX)을 포함할 수 있다. 단위 픽셀들(PX)은 반도체 기판에 형성될 수 있으며, 각 단위 픽셀(PX)은 렌즈 모듈(20)을 통해 입사되는 광을 광의 세기에 대응하는 전기 신호로 변환하여 픽셀 신호를 출력할 수 있다. 이때, 픽셀 신호는 대상 물체(1)에 대한 색상을 나타내는 신호가 아닌 대상 물체(1)와의 거리를 나타내는 신호일 수 있다. 각 단위 픽셀(PX)은 CAPD(Current-Assisted Photonic Demodulator) 픽셀일 수 있다. 각 단위 픽셀(PX)의 보다 상세한 구조 및 동작에 대해서는 도 2 이하를 참조하여 후술하기로 한다.
제어 회로(40)는 광원(10)을 제어하여 대상 물체(1)에 광을 조사하고, 픽셀 어레이(30)의 단위 픽셀들(PX)을 구동시켜 대상 물체(1)로부터 반사된 광에 대응되는 픽셀 신호들을 처리하여 대상 물체(1)의 표면에 대한 거리를 측정할 수 있다.
이러한 제어 회로(40)는 제어 회로(control circuit, 41), 광원 드라이버(light source driver, 42), 타이밍 컨트롤러(timing controller, 43), 및 리드아웃 회로(readout circuit, 44)를 포함할 수 있다.
제어 회로(41)는 타이밍 컨트롤러(43)로부터 출력된 타이밍 신호에 응답하여 픽셀 어레이(30)의 단위 픽셀들(PX)을 구동시킬 수 있다. 예를 들어, 제어 회로(41)는 복수의 로우 라인들(row lines) 중에서 적어도 하나의 로우 라인을 선택 및 제어할 수 있는 제어 신호를 생성할 수 있다. 이러한 제어 신호는 기판 내 홀 전류(hole current)를 발생시키는 복조 제어 신호, 리셋 트랜지스터를 제어하는 리셋 신호, 검출 노드에 축적된 광전하의 전달을 제어하는 전송 신호, 고조도 조건에서 추가적인 정전 용량을 제공하기 위한 플로팅 디퓨전 신호, 선택 트랜지스터를 제어하는 선택 신호 등을 포함할 수 있다. 도 1에서 제어 회로(410)는 픽셀 어레이(30)의 컬럼 방향(세로 방향)을 따라 배치된 것으로 도시되었으나, 일 실시예에 따라 제어 회로(410)의 적어도 일부(예컨대, 복조 제어 신호를 생성하는 회로)는 픽셀 어레이(30)의 로우 방향(가로 방향)을 따라 배치될 수 있다.
광원 드라이버(42)는 타이밍 컨트롤러(43)의 제어에 따라 광원(10)을 구동시킬 수 있는 광 변조 신호(MLS)를 생성할 수 있다. 광 변조 신호(MLS)는 미리 정해진 주파수로 변조된 신호일 수 있다.
타이밍 컨트롤러(43)는 제어 회로(41), 광원 드라이버(42) 및 리드아웃 회로(44)의 동작을 제어하기 위한 타이밍 신호를 생성할 수 있다.
리드아웃 회로(44)는 타이밍 컨트롤러(43)의 제어에 따라 픽셀 어레이(30)로부터 출력되는 픽셀 신호들을 처리하여 디지털 신호 형태의 픽셀 데이터를 생성할 수 있다. 이를 위해, 리드아웃 회로(44)는 픽셀 어레이(30)로부터 출력된 픽셀 신호들에 대해 상관 이중 샘플링(correlated double sampling)을 수행하기 위한 상관 이중 샘플러(CDS: correlated double sampler)를 포함할 수 있다. 또한, 리드아웃 회로(44)는 상관 이중 샘플러로부터의 출력 신호들을 디지털 신호들로 변환하기 위한 아날로그-디지털 컨버터를 포함할 수 있다. 아울러, 리드아웃 회로(44)는 아날로그-디지털 컨버터로부터 출력되는 픽셀 데이터를 임시 저장하고 타이밍 컨트롤러(43)의 제어에 따라 외부로 출력하기 위한 버퍼 회로를 포함할 수 있다. 한편, 픽셀 어레이(30)가 CAPD 픽셀들로 구성됨에 따라, 픽셀 신호를 전달하기 위한 컬럼 라인은 픽셀 어레이(30)의 한 컬럼당 2개씩 구비될 수 있으며, 각 컬럼 라인으로부터 출력되는 픽셀 신호를 처리하기 위한 구성들 역시 각 컬럼 라인에 대응하여 구비될 수 있다.
광원(10)은 이미지 센싱 장치(ISD)가 촬영하는 장면을 향해 미리 정해진 주파수로 변조된 변조광을 방사하고, 이미지 센싱 장치(ISD)는 장면 내의 대상 물체들(1)로부터 반사된 변조광(즉, 입사광)을 감지하여 각 단위 픽셀(PX)마다 깊이 정보를 생성할 수 있다. 변조광과 입사광 사이에는 이미지 센싱 장치(ISD)와 대상 물체(1) 간의 거리에 따른 시간 지연(time delay)이 존재하게 되는데, 이러한 시간 지연은 이미지 센싱 장치(ISD)가 생성하는 신호와 광원(10)을 제어하는 광 변조 신호(MLS) 간의 위상차(phase difference)로 나타나게 된다. 이미지 프로세서(미도시)는 이미지 센싱 장치(ISD)로부터 출력되는 신호에 나타난 위상차를 연산하여 각 단위 픽셀(PX)마다의 깊이 정보를 포함하는 깊이 이미지를 생성할 수 있다.
도 2는 도 1에 도시된 픽셀 어레이의 일 예를 간략히 나타낸 도면이다.
도 2를 참조하면, 픽셀 어레이(30)의 일 예가 도시되어 있으며, 도 2에서는 설명의 편의상 4개의 로우들(rows)과 6개의 컬럼들(columns)을 포함하는 매트릭스 형태로 배열된 24개의 픽셀들을 예시적으로 설명하나, 픽셀 어레이(30)에는 임의의 개수의 픽셀들이 포함될 수 있다.
각 픽셀은 Pnm으로 정의될 수 있으며, 여기서 n은 해당 픽셀이 포함된 로우를 의미하고, m은 해당 픽셀이 포함된 컬럼을 의미할 수 있다. 예를 들어, 픽셀(P23)은 제2 로우 및 제3 컬럼에 속하는 픽셀일 수 있다. 한편, 제1 로우의 상측과 제1 컬럼의 좌측에 위치하는 로우와 컬럼을 지시하는 숫자는 0으로 정의하기로 한다. 또한, 제4 로우의 하측과 제6 컬럼의 우측에 위치하는 로우와 컬럼을 지시하는 숫자는 각각 5와 7로 정의하기로 한다.
픽셀 어레이(30)는 규칙적으로 배열된 제1 탭들(예컨대, TA1201)과 제2 탭들(예컨대, TB0112)을 포함할 수 있다.
제1 탭들과 제2 탭들은 각각 임의의 2x2 매트릭스로 배열된 4개의 픽셀들의 중심에 배치될 수 있다. 예를 들어, 제1 탭(TA1223)은 픽셀들(P12, P13, P22, P23)의 중심에 배치될 수 있고, 제2 탭(TB2334)은 픽셀들(P23, P24, P33, P34)의 중심에 배치될 수 있다. 제1 탭 또는 제2 탭은 Txy로 정의될 수 있으며, 여기서 x는 탭의 종류(예컨대, 제1 탭은 A 또는 제2 탭은 B)를 의미하고, y는 탭의 위치(예컨대, TA1223의 경우 제1 로우와 제2 로우에 속하는 픽셀들과, 제2 컬럼과 제3 컬럼에 속하는 픽셀들의 교집합에 해당하는 픽셀들(P12, P13, P22, P23)의 중심에 배치됨)를 의미할 수 있다. 본 개시에서 4개의 픽셀들의 중심에 배치된다는 의미는, 해당 구성(예컨대, 제1 탭)의 중심과 4개의 픽셀들의 중심이 일치하는 경우뿐만 아니라, 해당 구성의 일부가 4개의 픽셀들의 중심과 오버랩되는 경우도 포함할 수 있다.
픽셀 어레이(30)에 포함된 임의의 픽셀은 사각형의 형태를 가지고, 상좌측, 상우측, 하좌측 및 하우측 각각에 4개의 꼭지점 영역을 포함할 수 있다. 본 개시에서는 각 픽셀의 상좌측, 상우측, 하좌측 및 하우측에 위치한 꼭지점 영역을 각각 제1 꼭지점 영역, 제2 꼭지점 영역, 제3 꼭지점 영역 및 제4 꼭지점 영역으로 정의하기로 한다. 본 개시에서 꼭지점 영역은 픽셀의 각 꼭지점을 포함하는 영역을 의미할 수 있다.
각 픽셀에서 사선 방향으로 대향하는 두 꼭지점 영역들(예컨대, 제1 및 제4 꼭지점 영역, 또는 제2 및 제3 꼭지점 영역) 각각에 제1 탭과 제2 탭이 배치될 수 있다. 여기서, 제1 및 제4 꼭지점 영역을 잇는 사선 방향을 제1 사선 방향, 그리고 제2 및 제3 꼭지점 영역을 잇는 사선 방향을 제2 사선 방향으로 정의하기로 한다. 어느 하나의 픽셀에서 제1 탭과 제2 탭이 제1 사선 방향으로 배치된다고 가정하면, 상기 픽셀의 상, 하, 좌 및 우로 인접하는 픽셀들에서는 제1 탭과 제2 탭이 제2 사선 방향으로 배치될 수 있다.
픽셀 어레이(30) 상에서 제1 사선 방향 또는 제2 사선 방향을 따라 제1 탭들과 제2 탭들은 교번적으로 배치될 수 있다. 예를 들어, 제1 탭(TA1223)을 기준으로 제1 사선 방향을 따라 제2 탭(TB2334), 제1 탭(TA3445), 제2 탭(TB4556)이 교번적으로 배치될 수 있다.
한편, 픽셀 어레이(30)에서 로우 방향(또는 가로 방향) 또는 컬럼 방향(또는 세로 방향)을 따라 제1 탭 또는 제2 탭은 연속되는 꼭지점 영역 마다 배치되지 않고 띄엄띄엄(sparsely) 배치될 수 있다. 즉, 로우 방향(또는 가로 방향) 또는 컬럼 방향(또는 세로 방향)을 따라 제1 탭 또는 제2 탭이 배치된 꼭지점 영역과, 제1 탭 및 제2 탭이 배치되지 않은 꼭지점 영역이 교번적으로 배치될 수 있다.
제1 탭 또는 제2 탭은 제어 노드, 및 제어 노드를 둘러싸는 검출 노드들을 포함할 수 있다. 도 2에서는 제어 노드의 형태가 원형이고, 검출 노드의 형태가 사다리꼴로 예시되어 있으나, 본 발명의 범위는 이에 한정되지 않는다. 제어 노드와 검출 노드의 다양한 실시예는 도 16a 내지 도 16f를 참조하여 후술하기로 한다. 도 2에서는 각 검출 노드의 해당 제어 노드에 인접한 변이 상기 변에 대향하는 변보다 작은 사다리꼴 형태를 가질 수 있다. 이러한 사다리꼴 형태는 각 검출 노드가 해당 제어 노드를 가능한 넓은 면적으로 둘러싸도록 하기 위함이며, 이러한 형태를 갖는 검출 노드는 제어 노드에 의해 형성되는 홀 전류를 따라 이동하는 신호 캐리어를 보다 용이하게 캡쳐할 수 있다.
제어 노드는 2x2 매트릭스를 구성하는 4개의 픽셀들의 중심(또는 각 픽셀의 꼭지점 영역)에 배치되고, 검출 노드들은 제어 노드를 중심으로 제1 사선 방향 또는 제2 사선 방향을 따라 서로 대향하도록 배치될 수 있다. 또한, 각 검출 노드는 제어 노드에 인접하는 4개의 픽셀들 각각에 포함되도록 배치될 수 있다. 예를 들어, 제2 탭(TB2334)의 제어 노드(CN2334)는 픽셀들(P23, P24, P33, P34)의 중심에 배치되고, 각 검출 노드(DN23b, DN24b, DN33b, DN34b)는 픽셀들(P23, P24, P33, P34) 각각에 포함되도록 배치될 수 있다.
서로 다른 전압을 인가받는 제어 노드들 간에 흐르는 홀 전류는 제어 노드들 간의 전위차가 클수록, 제어 노드들 사이의 거리가 작을수록, 제어 노드들이 서로 마주보는 면의 면적이 커질수록 증가 된다. 반대로, 서로 다른 전압을 인가받는 제어 노드들 간에 흐르는 홀 전류는 제어 노드들 간의 전위차가 작을수록, 제어 노드들 사이의 거리가 클수록, 제어 노드들이 서로 마주보는 면의 면적이 작아질수록 감소 된다. 즉, 홀 전류는 제어 노드들 간의 전위차와 제어 노드들 간의 저항에 의해 결정될 수 있는데, 제어 노드들 간의 거리가 증가할수록, 제어 노드들이 서로 마주보는 면적이 작을수록 제어 노드들 간의 저항이 증가하게 된다.
본 발명의 일 실시예에 의하면, 2x2 매트릭스로 배열된 픽셀들은 제어 노드를 공유하되, 검출 노드를 독립적으로 포함할 수 있다. 2x2 매트릭스로 배열된 픽셀들이 제어 노드를 독립적으로 포함하지 않고 제어 노드를 공유함에 따라, 임의의 픽셀 내에서 제어 노드들 간의 거리를 최대로 증가시킬 수 있다. 이로 인해 홀 전류의 크기가 감소될 수 있다.
아울러, 2x2 매트릭스로 배열된 픽셀들은 제어 노드를 공유함에 따라, 각 픽셀 마다 제어 노드를 독립적으로 포함하는 경우에 비해 픽셀 어레이(30)에서 필요한 제어 노드의 개수는 1/4로 감소하게 된다. 이는 제어 회로(41)의 측면에서 전압이 인가되어야 하는 부하가 크게 감소하는 효과를 가져오며, 이미지 센싱 장치의 소모 전력을 크게 줄일 수 있다.
본 개시에서는 제1 탭에 포함되는 제어 노드와 검출 노드는 제1 검출 노드와 제1 검출 노드로 정의하기로 하고, 제2 탭에 포함되는 제어 노드와 검출 노드는 제2 검출 노드와 제2 검출 노드로 정의하기로 한다.
도 3에서는 도 2에 도시된 제1 절단선(A-A')을 따라 픽셀 어레이(30)을 절단한 단면을 예시로 각 픽셀의 구조 및 동작에 대해 설명하기로 한다.
도 3은 도 2에 도시된 픽셀 어레이에 포함된 픽셀의 일 실시예를 나타낸 도면이다.
도 3을 참조하면, 픽셀(P23)은 크게 광전 변환 영역(100)과 회로 영역(200)을 포함할 수 있다. 도 3에서는 픽셀(P23)을 예로 들어 설명하나, 픽셀 어레이(30)에 포함된 임의의 픽셀은 픽셀(P23)과 실질적으로 동일한 구조 및 동작을 가질 수 있다.
광전 변환 영역(100)은 도 2의 제1 절단선(A-A')을 따라 픽셀 어레이(30)를 절단한 단면을 간략히 나타낸 영역에 해당한다.
광전 변환 영역(100)은 제1 및 제2 제어 노드(CN1223, CN2334)와, 제1 및 제2 검출 노드(DN12a, DN23a, DN23b, DN34b)를 포함할 수 있다. 제1 제어 노드(CN1223)와 제1 검출 노드(DN12a, DN23a)는 제1 탭(또는 제1 복조 노드)을 구성하고, 제2 제어 노드(CN2334)와 제2 검출 노드(DN23b, DN34b)는 제2 탭(또는 제2 복조 노드)을 구성할 수 있다. 제1 검출 노드(DN12a)와 제2 검출 노드(DN34b)는 픽셀(P23)의 동작과 직접적인 관련이 없으므로, 상세한 설명은 생략하기로 한다.
제1 및 제2 제어 노드(CN1223, CN2334)와, 제1 및 제2 검출 노드(DN23a, DN23b)는 기판 내부에 형성될 수 있다. 예컨대, 기판은 P형 반도체 기판이고, 제1 및 제2 제어 노드(CN1223, CN2334)는 P형 불순물 영역이고, 제1 및 제2 검출 노드(DN23a, DN23b)는 N형 불순물 영역일 수 있다.
일 실시예에 따라, 제1 및 제2 제어 노드(CN1223, CN2334)는 도핑 농도가 서로 다른 P형 불순물 영역들을 포함할 수 있다. 일 예로, 기판 내로 도핑 농도가 상대적으로 낮은 P형 불순물 영역(P- 영역)이 제1 깊이를 갖도록 주입되고, 동일한 위치에 도핑 농도가 상대적으로 높은 P형 불순물 영역(P+ 영역)이 제2 깊이를 갖도록 주입될 수 있으며, 제1 깊이는 제2 깊이보다 클 수 있다. 한편, 제1 및 제2 검출 노드(DN23a, DN23b)는 도핑 농도가 서로 다른 N형 불순물 영역들을 포함할 수 있다. 일 예로, 기판 내로 도핑 농도가 상대적으로 낮은 N형 불순물 영역(N- 영역)이 제3 깊이를 갖도록 주입되고, 동일한 위치에 도핑 농도가 상대적으로 높은 N형 불순물 영역(N+ 영역)이 제4 깊이를 갖도록 주입될 수 있으며, 제3 깊이는 제4 깊이보다 클 수 있다. 또한, 제1 깊이는 제3 깊이보다 클 수 있다.
제1 및 제2 제어 노드(CN1223, CN2334)와, 제1 및 제2 검출 노드(DN23a, DN23b)는 서로 물리적으로 분리될 수 있다.
제1 및 제2 제어 노드(CN_A, CN_B) 각각은 제어 회로(41)로부터 제1 및 제2 복조 제어 신호(CSa, CSb)를 각각 수신할 수 있다. 제1 복조 제어 신호(CSa)와 제2 복조 제어 신호(CSb) 간의 전위차는 입사광에 의해 기판 내에 생성된 신호 캐리어(signal carrier)의 흐름을 제어하는 전계(또는 홀 전류(hole current))를 발생시킨다.
제1 및 제2 검출 노드(DN23a, DN23b) 각각은 신호 캐리어를 캡쳐(capture)하고 축적하는 기능을 수행할 수 있다.
회로 영역(200)은 제1 검출 노드(DN23a)와 제2 검출 노드(DN23b)에 의해 캡쳐된 광전하를 처리하여 전기 신호로 변환하기 위한 복수의 소자들을 포함할 수 있다. 복수의 소자들에 공급되는 제어 신호들(RST, TRG, FDG, SEL)은 제어 회로(41)로부터 공급될 수 있다. 또한, 픽셀 전압(Vpx)은 전원 전압(VDD) 또는 소스 전압(VSS)일 수 있다.
먼저, 제1 검출 노드(DN23a)에 의해 캡쳐된 광전하를 처리하기 위한 소자들에 대해 설명하기로 한다. 회로 영역(200)은 리셋 트랜지스터(RX_A), 전송 트랜지스터(TX_A), 제1 커패시터(C1_A), 제2 커패시터(C2_A), 플로팅 디퓨전 트랜지스터(FDX_A), 드라이브 트랜지스터(DX_A) 및 선택 트랜지스터(SX_A)를 포함할 수 있다.
리셋 트랜지스터(RX_A)는 게이트 전극에 공급되는 리셋 신호(RST)의 로직 하이에 응답하여 액티브 상태가 됨으로써, 플로팅 디퓨전 노드(FD_A)와 제1 검출 노드(DN23a)의 전위를 소정의 레벨(즉, 픽셀 전압(Vpx))로 리셋할 수 있다. 또한, 리셋 트랜지스터(RX_A)가 액티브 상태가 될 때, 플로팅 디퓨전 노드(FD_A)의 리셋을 위해 전송 트랜지스터(TX_A)도 동시에 액티브 상태가 될 수 있다.
전송 트랜지스터(TX_A)는 게이트 전극에 공급되는 전송 신호(TRG)의 로직 하이에 응답하여 액티브 상태가 됨으로써, 제1 검출 노드(DN23a)에 축적되어 있는 전하를 플로팅 디퓨전 노드(FD_A)로 전송할 수 있다.
제1 커패시터(C1_A)는 플로팅 디퓨전 노드(FD_A)에 연결되어 소정의 정전 용량을 제공할 수 있다.
제2 커패시터(C2_A)는 플로팅 디퓨전 트랜지스터(FDX_A)의 동작에 따라 선택적으로 플로팅 디퓨전 노드(FD_A)에 연결되어 부가적인 소정의 정전 용량을 제공할 수 있다.
제1 커패시터(C1_A)와 제2 커패시터(C2_A) 각각은 예를 들어 MIM(Metal-Insulator-Metal) 커패시터, MIP(Metal-Insulator-Polysilicon) 커패시터, MOS(Metal-Oxide-Semiconductor) Capacitor, 정션(junction) 커패시터 중 적어도 하나로 구성될 수 있다.
플로팅 디퓨전 트랜지스터(FDX_A)는 게이트 전극에 공급되는 플로팅 디퓨전 신호(FDG)의 로직 하이에 응답하여 액티브 상태가 됨으로써, 제2 커패시터(C2_A)를 플로팅 디퓨전 노드(FD_A)에 접속시킬 수 있다.
제어 회로(41)는, 예를 들면, 입사광의 광량이 상대적으로 많은 고조도일 때, 플로팅 디퓨전 트랜지스터(FDX_A)를 액티브 상태로 하여, 플로팅 디퓨전 노드(FD_A)와 제2 커패시터(C2_A)을 접속시킬 수 있다. 이에 의해, 고조도의 경우, 플로팅 디퓨전(FD_A)은 보다 많은 광전하를 축적할 수 있어 high dynamic range가 확보될 수 있다.
한편, 입사광의 광량이 상대적으로 적은 저조도일 때에는, 제어 회로(41)는 플로팅 디퓨전 트랜지스터(FDX_A)를 인액티브 상태로 하여, 플로팅 디퓨전 노드(FD_A)와 제2 커패시터(C2_A)을 분리시킬 수 있다.
다른 실시예에 따라, 플로팅 디퓨전 트랜지스터(FDX_A)와 제2 커패시터(C2_A)는 생략될 수도 있다.
드라이브 트랜지스터(DX_A)는 드레인 전극이 픽셀 전압(Vpx)에 접속되고 소스 전극이 선택 트랜지스터(SX_A)를 통하여 수직 신호선(SL_A)에 접속됨에 의해, 수직 신호선(SL_A)의 일단에 접속되어 있는 정전류원 회로부(CS_A)의 부하 MOS와 소스 팔로워 회로를 구성할 수 있다. 즉, 드라이브 트랜지스터(DX_A)는 게이트 전극에 접속된 플로팅 디퓨전 노드(FD_A)의 전위에 대응하는 전류를 선택 트랜지스터(SX_A)를 통하여 수직 신호선(SL_A)에 출력할 수 있다.
선택 트랜지스터(SX_A)는 게이트 전극에 공급되는 선택 신호(SEL)의 로직 하이에 응답하여 액티브 상태가 됨으로써, 드라이브 트랜지스터(DX_A)로부터 출력되는 픽셀 신호를 수직 신호선(SL_A)에 출력할 수 있다.
제2 검출 노드(DN23b)에 의해 캡쳐된 광전하를 처리하기 위해 회로 영역(200)은 리셋 트랜지스터(RX_B), 전송 트랜지스터(TX_B), 제1 커패시터(C1_B), 제2 커패시터(C2_B), 플로팅 디퓨전 트랜지스터(FDX_B), 드라이브 트랜지스터(DX_B) 및 선택 트랜지스터(SX_B)를 포함할 수 있다. 제2 검출 노드(DN23b)에 의해 캡쳐된 광전하를 처리하기 위한 소자들은, 앞서 설명된 제1 검출 노드(DN23a)에 의해 캡쳐된 광전하를 처리하기 위한 소자들과는 동작하는 타이밍이 상이할 뿐, 구조 및 동작은 실질적으로 동일하므로 중복되는 설명은 생략하기로 한다.
회로 영역(200)으로부터 수직 신호선(SL_A, SL_B)으로 출력된 각 픽셀 신호는 노이즈 제거 및 아날로그-디지털 변환을 거쳐 영상 데이터로 변환될 수 있다.
도 3에서 리셋 신호(RST), 전송 신호(TRG), 플로팅 디퓨전 신호(FDG) 및 선택 신호(SEL)는 각각 하나의 신호선으로 도시되어 있으나, 제1 검출 노드(DN23a)에 의해 캡쳐된 광전하를 처리하기 위한 소자들과 제2 검출 노드(DN23b)에 의해 캡쳐된 광전하를 처리하기 위한 소자들이 서로 다른 타이밍에 따라 동작하도록 하기 위해 리셋 신호(RST), 전송 신호(TRG), 플로팅 디퓨전 신호(FDG) 및 선택 신호(SEL) 각각은 복수(예컨대, 2개)의 신호선들을 통해 공급될 수 있다.
이미지 프로세서(미도시)는 제1 검출 노드(DN23a)에 의해 캡쳐된 광전하로부터 획득된 영상 데이터와, 제2 검출 노드(DN23b)에 의해 캡쳐된 광전하로부터 획득된 영상 데이터를 연산하여 위상차를 계산할 수 있고, 각 픽셀에 대응하는 위상차로부터 대상 물체(1)와의 거리를 나타내는 깊이 정보를 연산할 수 있고, 각 픽셀에 대응하는 깊이 정보를 포함하는 깊이 이미지를 생성할 수 있다.
도 4와 도 5는 제1 모드로 동작하는 이미지 센싱 장치의 동작을 설명하기 위한 도면이다.
도 4를 참조하면, 이미지 센싱 장치(ISD)는 제1 모드와 제2 모드의 두가지 동작 모드로 동작할 수 있다.
제1 모드는 이미지 센싱 장치(ISD)가 광전 변환 영역(100)의 광전하 캡쳐를 제1 구간과 제2 구간으로 구분하여 수행하는 모드를 의미할 수 있다. 반면, 제2 모드는 이미지 센싱 장치(ISD)가 광전하의 캡쳐를 제1 내지 제4 구간으로 구분하여 수행하는 모드를 의미할 수 있다. 제1 모드는 2-phase modulation 방식을 의미할 수 있고, 제2 모드는 4-phase modulation 방식을 의미할 수 있다.
제1 모드에서의 상세한 동작에 대해서는 도 4 내지 도 6b를 참조하여 설명되며, 제2 모드에서의 상세한 동작에 대해서는 도 7 내지 도 11b를 참조하여 설명된다. 픽셀(P23) 또는 픽셀(P23)을 포함하는 픽셀 그룹을 예로 들어 설명되나, 픽셀 어레이(30) 내의 다른 픽셀에 대해서도 실질적으로 동일하게 적용될 수 있다.
한편, 이미지 센싱 장치(ISD)는 제1 모드 또는 제2 모드 중 어느 하나로 동작하도록 default로 설정될 수 있다. 다른 실시예에 따라, 이미지 센싱 장치(ISD)를 제어하는 이미지 프로세서(미도시)는 사용자 또는 시스템의 요청에 따라 이미지 센싱 장치(ISD)의 동작 모드를 결정하고 결정된 동작 모드에 대응하는 신호를 타이밍 컨트롤러(43)로 전달함에 의해 이미지 센싱 장치(ISD)가 해당 동작 모드로 동작하도록 제어할 수 있다.
제1 모드에서 광전 변환 영역(100)의 광전하 캡쳐는 순차적인 시간 구간들인 제1 구간 및 제2 구간에 걸쳐 수행될 수 있다.
제1 구간에서, 픽셀(P23) 내부로 입사된 입사광은 광전 효과에 따라 광전 변환되어, 입사광의 세기에 대응하는 전자 및 정공 쌍을 발생시킬 수 있다. 본 개시에서 입사광의 세기에 대응하여 생성된 전자는 광전하(photocharge)를 의미할 수 있다. 이때, 제어 회로(41)는 제1 제어 노드(CN1223)에 제1 복조 제어 신호(CSa)를 인가하고, 제2 제어 노드(CN2334)에 제2 복조 제어 신호(CSb)를 인가할 수 있다. 여기서, 제1 복조 제어 신호(CSa)의 전압은 제2 복조 제어 신호(CSb)의 전압보다 높을 수 있다. 이때, 제1 복조 제어 신호(CSa)의 전압은 활성화 전압(active voltage), 그리고 제2 복조 제어 신호(CSb)의 전압은 비활성화 전압(inactive voltage)로 각각 정의될 수 있다. 예컨대, 제1 복조 제어 신호(CSa)의 전압은 1.2V이고, 제2 복조 제어 신호(CSb)의 전압은 0V일 수 있다.
제1 복조 제어 신호(CSa)의 전압과 제2 복조 제어 신호(CSb)의 전압 간의 전압 차로 인해 제1 제어 노드(CN1223)와 제2 제어 노드(CN2334) 사이에 전계가 발생하고, 제1 제어 노드(CN1223)로부터 제2 제어 노드(CN2334)로 홀 전류(HC1)가 흐를 수 있다. 즉, 기판 내의 정공은 제2 제어 노드(CN2334) 방향으로 이동하게 되며, 기판 내의 전자는 제1 제어 노드(CN1223) 방향으로 이동하게 된다.
입사광의 광량에 대응하여 기판 내에 전자가 발생하며, 발생된 전자는 제1 제어 노드(CN1223) 방향으로 이동하게 되어 제1 제어 노드(CN1223)에 인접한 제1 검출 노드(DN23a)에 의해 캡쳐될 수 있다. 따라서, 기판 내의 전자는 입사광의 광량을 검출하는 신호 캐리어로 이용될 수 있다.
도 5를 참조하면, 제1 구간에 연속되는 제2 구간에서, 픽셀(P23) 내부로 입사된 입사광은 광전 효과에 따라 광전 변환되어, 입사광의 세기에 대응하는 전자 및 정공 쌍을 발생시킬 수 있다. 이때, 제어 회로(41)는 제1 제어 노드(CN1223)에 제1 복조 제어 신호(CSa)를 인가하고, 제2 제어 노드(CN2334)에 제2 복조 제어 신호(CSb)를 인가할 수 있다. 여기서, 제1 복조 제어 신호(CSa)의 전압은 제2 복조 제어 신호(CSb)의 전압보다 낮을 수 있다. 이때, 제1 복조 제어 신호(CSa)의 전압은 비활성화 전압, 그리고 제2 복조 제어 신호(CSb)의 전압은 활성화 전압로 각각 정의될 수 있다. 예컨대, 제1 복조 제어 신호(CSa)의 전압은 0V이고, 제2 복조 제어 신호(CSb)의 전압은 1.2V일 수 있다.
제1 복조 제어 신호(CSa)의 전압과 제2 복조 제어 신호(CSb)의 전압 간의 전압차로 인해 제1 제어 노드(CN1223)와 제2 제어 노드(CN2334) 사이에 전계가 발생하고, 제2 제어 노드(CN2334)로부터 제1 제어 노드(CN1223)로 홀 전류(HC2)가 흐를 수 있다. 즉, 기판 내의 정공은 제1 제어 노드(CN1223) 방향으로 이동하게 되며, 기판 내의 전자는 제2 제어 노드(CN2334) 방향으로 이동하게 된다.
즉, 입사광의 광량에 대응하여 기판 내에 전자가 발생하며, 발생된 전자는 제2 제어 노드(CN2334) 방향으로 이동하게 되어 제2 제어 노드(CN2334)에 인접한 제2 검출 노드(DN23b)에 의해 캡쳐될 수 있다. 따라서, 기판 내의 전자는 입사광의 광량을 검출하는 신호 캐리어로 이용될 수 있다.
도 6a는 제1 모드로 동작하는 이미지 센싱 장치의 동작을 설명하기 위한 타이밍도이다. 도 6b는 제1 모드에서 변조광과 입사광 간의 위상차를 산출하는 원리를 설명하기 위한 그래프이다.
도 6a를 참조하면, 제1 모드에서의 변조광(ML), 입사광(IL), 제1 복조 제어 신호(CSa) 및 제2 복조 제어 신호(CSb)의 일 예가 도시되어 있다.
변조광(ML)은 제어회로(40)에 의해 제어되는 광원(10)에 의해 대상 물체(1)로 조사된 광을 의미할 수 있다. 변조광(ML)은 하이 레벨을 갖는 구간(즉, 광이 조사되는 구간)과 로우 레벨을 갖는 구간(즉, 광이 조사되지 않는 구간)을 교번적으로 갖도록 생성될 수 있다.
입사광(IL)은 기판으로 입사되어 광전 효과를 통해 전자-정공 쌍을 발생시키는 광을 의미할 수 있다. 입사광(IL)은 이미지 센싱 장치(ISD)와 대상 물체(1) 간의 거리에 따라 달라지는 위상차(θ1)를 가질 수 있다.
변조광(ML)과 입사광(IL) 각각이 갖는 레벨은 광의 세기를 의미할 수 있다.
입사광(IL)에 의해 발생된 전자에 대한 캡쳐가 수행되는 동안 제1 복조 제어 신호(CSa) 및 제2 복조 제어 신호(CSb) 각각은 비활성화 전압(로우 레벨)과 활성화 전압(하이 레벨)을 교번적으로 가질 수 있다. 또한, 제1 복조 제어 신호(CSa)는 변조광(ML)과 동일한 위상을 갖는 신호이고, 제2 복조 제어 신호(CSb)는 변조광(ML)과 반대의 위상(또는 180도(π)의 위상차)을 갖는 신호일 수 있다. 본 개시에서는 변조광을 생성하기 위한 광 변조 신호(MLS)와 변조광(ML) 사이의 위상차는 없다고 가정하기로 하며, 이에 따라 광 변조 신호(MLS)와 변조광(ML)은 서로 동일한 위상을 가질 수 있다.
제1 구간(PR1)에서, 제1 복조 제어 신호(CSa)는 활성화 전압을 갖고 제2 복조 제어 신호(CSb)는 비활성화 전압을 가질 수 있다. 이에 따라, 제1 구간(PR1)에서 입사된 입사광(IL)에 의해 발생된 전자는 홀 전류(HC1)에 의해 제1 탭(TA1223)으로 이동하여 제1 검출 노드(DN23a)에 의해 캡쳐될 수 있다. 제1 구간(PR1)에서 제1 검출 노드(DN23a)에 의해 캡쳐된 전자는 Q(0)로 정의될 수 있다.
제2 구간(PR2)에서, 제1 복조 제어 신호(CSa)는 비활성화 전압을 갖고 제2 복조 제어 신호(CSb)는 활성화 전압을 가질 수 있다. 이에 따라, 제2 구간(PR2)에서 입사된 입사광(IL)에 의해 발생된 전자는 홀 전류(HC2)에 의해 제2 탭(TA2334)으로 이동하여 제2 검출 노드(DN23b)에 의해 캡쳐될 수 있다. 제2 구간(PR2)에서 제2 검출 노드(DN23b)에 의해 캡쳐된 전자는 Q(π)로 정의될 수 있다.
즉, 이미지 센싱 장치(ISD)와 대상 물체(1) 간의 거리에 따라 달라지는 위상차(θ1)를 갖는 입사광(IL)에 의해 생성된 전자들은, 제1 구간(PR1)에서 제1 검출 노드(DN23a)에 의해 캡쳐되거나 제2 구간(PR2)에서 제2 검출 노드(DN23b)에 의해 캡쳐될 수 있다.
도 6b를 참조하면, 검출된 Q(0) 및 Q(π)와, 위상차(θ1) 간의 관계를 나타낸 그래프가 도시되어 있다. X축은 전하량을 나타내고, Y축은 위상차를 나타낸다.
입사광(IL)에 의해 생성되는 총 전자량(total charge)은 Q(0)과 Q(π)의 합으로 정의될 수 있고, 위상차가 증가함에 따라 Q(π)는 선형적으로 증가하고 Q(0)는 선형적으로 감소하게 된다. 따라서, Q(0)과 Q(π) 간의 비율 관계에 기초하여 위상차(θ1)가 산출될 수 있다.
일 예로, 위상차(θ1)는 다음의 수학식1에 따라 산출될 수 있다.
[수학식1]
Figure pat00001
이미지 프로세서(미도시)는 픽셀(P23)로부터 수신된 제1 구간(PR1)에서 캡쳐된 Q(0)에 대응하는 영상 데이터 및 제2 구간(PR2)에서 캡쳐된 Q(π)에 대응하는 영상 데이터를 기초로 Q(0)과 Q(π) 간의 비율을 계산하여 위상차를 산출함으로써, 이미지 센싱 장치(ISD)와 대상 물체(1) 간의 거리를 획득할 수 있다.
도 7 내지 도 10은 제2 모드로 동작하는 이미지 센싱 장치의 동작을 설명하기 위한 도면이다.
도 7을 참조하면, 제2 모드에서 광전 변환 영역(100)의 광전하 캡쳐는 상이한 시간 구간들인 제1 구간 내지 제4 구간에 걸쳐 수행될 수 있다.
또한, 제1 모드는 각 픽셀(예컨대, P23)의 단위로 수행되는 반면, 제2 모드는 서로 인접한 2x2 매트릭스로 배열된 4개의 픽셀들을 포함하는 픽셀 그룹의 단위로 수행될 수 있다. 도 7 내지 도 10에서는 픽셀들(P23, P24, P33, P34)을 포함하는 픽셀 그룹을 예로 들어 설명하나, 픽셀 어레이(30) 내의 다른 픽셀 그룹에도 마찬가지의 구조 및 동작이 적용될 수 있다. 픽셀들(P23, P24, P33, P34) 각각은 제1 픽셀, 제3 픽셀, 제2 픽셀 및 제4 픽셀로 정의될 수도 있다.
사각형에 해당하는 픽셀 그룹의 각 꼭지점 영역에는 제1 탭들(TA1223, TA1245, TA3423, TA3445)이 배치되고, 픽셀 그룹의 중심에는 제2 탭(TB2334)이 배치될 수 있다.
제1 구간에서, 픽셀(P23) 내부로 입사된 입사광은 광전 효과에 따라 광전 변환되어, 입사광의 세기에 대응하는 전자 및 정공 쌍을 발생시킬 수 있다. 이때, 제어 회로(41)는 제1 제어 노드(CN1223)에 제1 복조 제어 신호(CSa-1)를 인가하고, 제2 제어 노드(CN2334)에 제2 복조 제어 신호(CSb)를 인가할 수 있다. 여기서, 제1 복조 제어 신호(CSa-1)의 전압은 활성화 전압, 그리고 제2 복조 제어 신호(CSb)의 전압은 비활성화 전압일 수 있다.
제1 복조 제어 신호(CSa-1)의 전압과 제2 복조 제어 신호(CSb)의 전압 간의 전압 차로 인해 제1 제어 노드(CN1223)와 제2 제어 노드(CN2334) 사이에 전계가 발생하고, 제1 제어 노드(CN1223)로부터 제2 제어 노드(CN2334)로 홀 전류(HC3)가 흐를 수 있다. 입사광의 광량에 대응하여 픽셀(P23) 내부에 생성된 전자는 제1 제어 노드(CN1223) 방향으로 이동하게 되어 제1 제어 노드(CN1223)에 인접한 제1 검출 노드(DN23a)에 의해 캡쳐될 수 있다.
도 8을 참조하면, 제1 구간에 연속되는 제2 구간에서, 픽셀(P34) 내부로 입사된 입사광은 광전 효과에 따라 광전 변환되어, 입사광의 세기에 대응하는 전자 및 정공 쌍을 발생시킬 수 있다. 이때, 제어 회로(41)는 제1 제어 노드(CN3445)에 제1 복조 제어 신호(CSa-2)를 인가하고, 제2 제어 노드(CN2334)에 제2 복조 제어 신호(CSb)를 인가할 수 있다. 여기서, 제1 복조 제어 신호(CSa-2)의 전압은 활성화 전압, 그리고 제2 복조 제어 신호(CSb)의 전압은 비활성화 전압일 수 있다.
제1 복조 제어 신호(CSa-2)의 전압과 제2 복조 제어 신호(CSb)의 전압 간의 전압 차로 인해 제1 제어 노드(CN3445)와 제2 제어 노드(CN2334) 사이에 전계가 발생하고, 제1 제어 노드(CN3445)로부터 제2 제어 노드(CN2334)로 홀 전류(HC4)가 흐를 수 있다. 입사광의 광량에 대응하여 픽셀(P34) 내부에 생성된 전자는 제1 제어 노드(CN3445) 방향으로 이동하게 되어 제1 제어 노드(CN3445)에 인접한 제1 검출 노드(DN34a)에 의해 캡쳐될 수 있다.
도 9를 참조하면, 제3 구간에서, 픽셀(P24) 내부로 입사된 입사광은 광전 효과에 따라 광전 변환되어, 입사광의 세기에 대응하는 전자 및 정공 쌍을 발생시킬 수 있다. 이때, 제어 회로(41)는 제1 제어 노드(CN1245)에 제1 복조 제어 신호(CSa-3)를 인가하고, 제2 제어 노드(CN2334)에 제2 복조 제어 신호(CSb)를 인가할 수 있다. 여기서, 제1 복조 제어 신호(CSa-3)의 전압은 활성화 전압, 그리고 제2 복조 제어 신호(CSb)의 전압은 비활성화 전압일 수 있다.
제1 복조 제어 신호(CSa-3)의 전압과 제2 복조 제어 신호(CSb)의 전압 간의 전압 차로 인해 제1 제어 노드(CN1245)와 제2 제어 노드(CN2334) 사이에 전계가 발생하고, 제1 제어 노드(CN1245)로부터 제2 제어 노드(CN2334)로 홀 전류(HC5)가 흐를 수 있다. 입사광의 광량에 대응하여 픽셀(P24) 내부에 생성된 전자는 제1 제어 노드(CN1245) 방향으로 이동하게 되어 제1 제어 노드(CN1245)에 인접한 제1 검출 노드(DN24a)에 의해 캡쳐될 수 있다.
도 10을 참조하면, 제3 구간에 연속되는 제4 구간에서, 픽셀(P33) 내부로 입사된 입사광은 광전 효과에 따라 광전 변환되어, 입사광의 세기에 대응하는 전자 및 정공 쌍을 발생시킬 수 있다. 이때, 제어 회로(41)는 제1 제어 노드(CN3423)에 제1 복조 제어 신호(CSa-4)를 인가하고, 제2 제어 노드(CN2334)에 제2 복조 제어 신호(CSb)를 인가할 수 있다. 여기서, 제1 복조 제어 신호(CSa-4)의 전압은 활성화 전압, 그리고 제2 복조 제어 신호(CSb)의 전압은 비활성화 전압일 수 있다.
제1 복조 제어 신호(CSa-4)의 전압과 제2 복조 제어 신호(CSb)의 전압 간의 전압 차로 인해 제1 제어 노드(CN3423)와 제2 제어 노드(CN2334) 사이에 전계가 발생하고, 제1 제어 노드(CN3423)로부터 제2 제어 노드(CN2334)로 홀 전류(HC6)가 흐를 수 있다. 입사광의 광량에 대응하여 픽셀(P33) 내부에 생성된 전자는 제1 제어 노드(CN3423) 방향으로 이동하게 되어 제1 제어 노드(CN3423)에 인접한 제1 검출 노드(DN33a)에 의해 캡쳐될 수 있다.
즉, 제1 내지 제4 구간에서, 제1 제어 노드들(CN1223, CN1245, CN3423, CN3445)에는 타이밍을 서로 달리하여 활성화 전압이 인가되고, 제2 제어 노드(CN2334)에는 계속하여 비활성화 전압이 인가될 수 있다.
도 11a는 제2 모드로 동작하는 이미지 센싱 장치의 동작을 설명하기 위한 타이밍도이다. 도 11b는 제2 모드에서 변조광과 입사광 간의 위상차를 산출하는 원리를 설명하기 위한 그래프이다.
도 11a를 참조하면, 제2 모드에서의 변조광(ML), 입사광(IL), 제1 복조 제어 신호들(CSa-1, CSa-2, CSa-3, CSa-4), 및 제2 복조 제어 신호(CSb)의 일 예가 도시되어 있다.
변조광(ML)과 입사광(IL)은 도 6a에서 설명된 바와 실질적으로 동일한 바 중복되는 설명은 생략하기로 한다. 입사광(IL)은 이미지 센싱 장치(ISD)와 대상 물체(1) 간의 거리에 따라 달라지는 위상차(θ2)를 가질 수 있다.
입사광(IL)에 의해 발생된 전자에 대한 캡쳐가 수행되는 동안 제1 복조 제어 신호들(CSa-1, CSa-2, CSa-3, CSa-4) 각각은 비활성화 전압과 활성화 전압을 교번적으로 가질 수 있다. 입사광(IL)에 의해 발생된 전자에 대한 캡쳐가 수행되는 동안 제2 복조 제어 신호(CSb)은 비활성화 전압을 유지할 수 있다. 또한, 제1 복조 제어 신호(CSa-1)는 변조광(ML)과 동일한 위상을 갖는 신호이고, 제1 복조 제어 신호(CSa-2)는 변조광(ML)과 반대의 위상(또는 180도(π)의 위상차)을 갖는 신호일 수 있다. 한편, 제1 복조 제어 신호(CSa-3)는 변조광(ML)과 90도(π/2)의 위상차를 갖는 신호이고, 제1 복조 제어 신호(CSa-4)는 변조광(ML)과 270도(3π/2)의 위상차를 갖는 신호일 수 있다.
제1 구간(PR1)에서, 제1 복조 제어 신호(CSa-1)는 활성화 전압을 갖고 제2 복조 제어 신호(CSb)는 비활성화 전압을 가질 수 있다. 이에 따라, 제1 구간(PR1)에서 입사된 입사광(IL)에 의해 발생된 전자는 홀 전류(HC3)에 의해 제1 탭(TA1223)으로 이동하여 제1 검출 노드(DN23a)에 의해 캡쳐될 수 있다. 제1 구간(PR1)에서 제1 검출 노드(DN23a)에 의해 캡쳐된 전자는 Q(0)로 정의될 수 있다.
제2 구간(PR2)에서, 제1 복조 제어 신호(CSa-2)는 비활성화 전압을 갖고 제2 복조 제어 신호(CSb)는 활성화 전압을 가질 수 있다. 이에 따라, 제2 구간(PR2)에서 입사된 입사광(IL)에 의해 발생된 전자는 홀 전류(HC4)에 의해 제1 탭(TA3445)으로 이동하여 제1 검출 노드(DN34a)에 의해 캡쳐될 수 있다. 제2 구간(PR2)에서 제1 검출 노드(DN34a)에 의해 캡쳐된 전자는 Q(π)로 정의될 수 있다.
제3 구간(PR3)에서, 제1 복조 제어 신호(CSa-3)는 비활성화 전압을 갖고 제2 복조 제어 신호(CSb)는 활성화 전압을 가질 수 있다. 이에 따라, 제3 구간(PR3)에서 입사된 입사광(IL)에 의해 발생된 전자는 홀 전류(HC5)에 의해 제1 탭(TA1245)으로 이동하여 제1 검출 노드(DN24a)에 의해 캡쳐될 수 있다. 제3 구간(PR3)에서 제1 검출 노드(DN24a)에 의해 캡쳐된 전자는 Q(π/2)로 정의될 수 있다.
제4 구간(PR4)에서, 제1 복조 제어 신호(CSa-4)는 비활성화 전압을 갖고 제2 복조 제어 신호(CSb)는 활성화 전압을 가질 수 있다. 이에 따라, 제4 구간(PR4)에서 입사된 입사광(IL)에 의해 발생된 전자는 홀 전류(HC5)에 의해 제1 탭(TA3423)으로 이동하여 제1 검출 노드(DN33a)에 의해 캡쳐될 수 있다. 제4 구간(PR4)에서 제1 검출 노드(DN33a)에 의해 캡쳐된 전자는 Q(3π/2)로 정의될 수 있다.
즉, 이미지 센싱 장치(ISD)와 대상 물체(1) 간의 거리에 따라 달라지는 위상차(θ1)를 갖는 입사광(IL)에 의해 생성된 전자들은, 제1 구간(PR1)에서 제1 검출 노드(DN23a)에 의해 캡쳐되거나, 제2 구간(PR2)에서 제1 검출 노드(DN34a)에 의해 캡쳐되거나, 제3 구간(PR3)에서 제1 검출 노드(DN24a)에 의해 캡쳐되거나, 제4 구간(PR4)에서 제1 검출 노드(DN33a)에 의해 캡쳐 될 수 있다.
제2 모드는 서로 인접한 2x2 매트릭스로 배열된 픽셀들(P23, P24, P33, P34)을 포함하는 픽셀 그룹의 단위로 수행되는 모드일 수 있다. 제1 검출 노드(DN23a)는 제1 구간(PR1)에서 픽셀 그룹 내로 입사된 입사광(IL)에 의해 생성된 전자들을 캡쳐할 수 있고, 제1 검출 노드(DN34a)는 제2 구간(PR2)에서 픽셀 그룹 내로 입사된 입사광(IL)에 의해 생성된 전자들을 캡쳐할 수 있고, 제1 검출 노드(DN24a)는 제3 구간(PR3)에서 픽셀 그룹 내로 입사된 입사광(IL)에 의해 생성된 전자들을 캡쳐할 수 있고, 제1 검출 노드(DN33a)는 제4 구간(PR4)에서 픽셀 그룹 내로 입사된 입사광(IL)에 의해 생성된 전자들을 캡쳐할 수 있다.
본 개시에서는 픽셀들(P23, P24, P33, P34)을 포함하는 픽셀 그룹을 중심으로 설명하나, 제1 제어 노드(CN1223)를 둘러싸는 4개의 제1 검출 노드들 각각은 제1 구간(PR1)에서 서로 다른 픽셀 그룹 내로 입사된 입사광(IL)에 의해 생성된 전자들을 캡쳐할 수 있고, 제1 제어 노드(CN3445)를 둘러싸는 4개의 제1 검출 노드들 각각은 제2 구간(PR2)에서 서로 다른 픽셀 그룹 내로 입사된 입사광(IL)에 의해 생성된 전자들을 캡쳐할 수 있다. 또한, 제1 제어 노드(CN1245)를 둘러싸는 4개의 제1 검출 노드들 각각은 제3 구간(PR3)에서 서로 다른 픽셀 그룹 내로 입사된 입사광(IL)에 의해 생성된 전자들을 캡쳐할 수 있고, 제1 제어 노드(CN3423)를 둘러싸는 4개의 제1 검출 노드들 각각은 제4 구간(PR4)에서 서로 다른 픽셀 그룹 내로 입사된 입사광(IL)에 의해 생성된 전자들을 캡쳐할 수 있다.
따라서, 픽셀 어레이(30)에 포함된 임의의 픽셀 그룹에서 제1 내지 제4 구간(PR1~PR4) 각각에 대응되는 제1 탭의 위치는 픽셀 그룹마다 달라질 수 있다. 예를 들어, 픽셀들(P21, P22, P31, P32)이 형성하는 픽셀 그룹의 경우, 제1 구간(PR1)에 대응되는 제1 탭은 TA1223이고, 제2 구간(PR2)에 대응되는 제1 탭은 TA3401이고, 제3 구간(PR3)에 대응되는 제1 탭은 TA1201이고, 제4 구간(PR4)에 대응되는 제1 탭은 TA3423일 수 있다.
도 2의 픽셀 어레이에서, 도 11과 같이 복조 제어 신호들이 인가되는 경우, 픽셀들(P12, P13, P16, P22, P23, P26)은 제1 구간(PR1)에서 전자들을 캡쳐하고, 픽셀들(P31, P34, P35, P41, P44, P45)은 제2 구간(PR2)에서 전자들을 캡쳐하고, 픽셀들(P11, P14, P15, P21, P24, P25)은 제3 구간(PR3)에서 전자들을 캡쳐하고, 픽셀들(P32, P33, P36, P42, P43, P46)은 제4 구간(PR4)에서 전자들을 캡쳐할 수 있다.
또한, 하나의 픽셀 그룹에서 어느 하나의 제1 탭이 대응되는 시간 구간은 고정되지 않고 가변될 수도 있다.
도 11b를 참조하면, 검출된 Q(0), Q(π/2), Q(π), Q(3π/2)와, 위상차(θ2) 간의 관계를 나타낸 그래프가 도시되어 있다. X축은 전하량의 차이를 나타내고, Y축은 위상차를 나타낸다.
픽셀 그룹 내로 입사된 입사광(IL)에 의해 생성된 전자들은 제1 구간(PR1)과 제2 구간(PR2), 또는 제3 구간(PR3)과 제4 구간(PR4)으로 나뉘어 캡쳐되고, 제1 구간(PR1)과 제2 구간(PR2)에서 캡쳐된 전하량과 제3 구간(PR3)과 제4 구간(PR4)에서 캡쳐된 전하량은 서로 동일하다고 가정하기로 한다. 즉, 입사광(IL)에 의해 생성되는 총 전자량(total charge)은 Q(0)과 Q(π)의 합 또는 Q(π/2)와 Q(3π/2)의 합으로 정의될 수 있다.
또한, Q(0)과 Q(π) 간의 차의 절대값을 ΔQ(0)(= │Q(0)-Q(π)│)으로 정의하고, Q(π/2)와 Q(3π/2) 간의 차의 절대값을 ΔQ(π/2)(= │Q(π/2) Q(3π/2)│)으로 정의하기로 한다. Q(0)를 획득하기 위한 제1 복조 제어 신호(CSa-1) 및 Q(π)를 획득하기 위한 제1 복조 제어 신호(CSa-2)가 Q(π/2)를 획득하기 위한 제1 복조 제어 신호(CSa-3) 및 Q(3π/2)을 획득하기 위한 제1 복조 제어 신호(CSa-4)와 90도의 위상차를 가짐에 따라, ΔQ(0)와 ΔQ(π/2)의 합은 일정한 값(즉, 총 전자량)을 가질 수 있다.
일정한 값을 갖는 ΔQ(0)와 ΔQ(π/2)의 합에 대해, 위상차(θ2)에 따른 ΔQ(0)와 ΔQ(π/2)의 변화를 나타내면 도 11b의 그래프와 같다. 즉, 위상차(θ2)가 증가함에 따라, ΔQ(0)은 위상차(θ2)가 0에서 π인 구간에서 선형적으로 감소하다가, 위상차(θ2)가 π에서 2π인 구간에서 선형적으로 증가할 수 있다. ΔQ(π/2)는 위상차(θ2)가 0에서 π/2인 구간에서 선형적으로 증가하다가, 위상차(θ2)가 π/2에서 3π/2인 구간에서 선형적으로 감소하고, 위상차(θ2)가 3π/2에서 2π인 구간에서 선형적으로 증가할 수 있다. 따라서, ΔQ(0)와 ΔQ(π/2) 간의 비율 관계에 기초하여 위상차가 산출될 수 있다.
일 예로, 위상차(θ2)는 다음의 수학식2에 따라 산출될 수 있다.
[수학식2]
Figure pat00002
이미지 프로세서(미도시)는 픽셀 그룹에 포함된 픽셀들(P23, P24, P33, P34)로부터 수신된, 제1 구간(PR1)에서 캡쳐된 Q(0)에 대응하는 영상 데이터, 제2 구간(PR2)에서 캡쳐된 Q(π)에 대응하는 영상 데이터, 제3 구간(PR3)에서 캡쳐된 Q(π/2)에 대응하는 영상 데이터, 제4 구간(PR4)에서 캡쳐된 Q(3π/2)에 대응하는 영상 데이터를 기초로 ΔQ(0)와 ΔQ(π/2)를 계산하고, ΔQ(0)와 ΔQ(π/2) 간의 비율을 계산하여 위상차를 산출함으로써, 이미지 센싱 장치(ISD)와 대상 물체(1) 간의 거리를 획득할 수 있다.
특히, 제2 모드와 같이 4-phase modulation 방식에 의하면, 위상차 연산시 ΔQ(0)와 ΔQ(π/2) 같은 differential value를 이용함으로써 Q(0), Q(π), Q(π/2) 및 Q(3π/2) 각각에 포함된 배경 잡음에 따른 성분이 제거될 수 있어 보다 정확한 거리 계산이 가능할 수 있다. 또한, 1회의 캡쳐 만으로 Q(0), Q(π), Q(π/2) 및 Q(3π/2)을 한번에 획득할 수 있으므로, 거리 계산 속도가 향상되고 이동 속도가 빠른 물체에 대한 거리 계산이 정밀하게 수행될 수 있다.
도 12는 도 2에 도시된 픽셀 어레이 상에 배치되는 그리드 구조의 일 예를 나타낸다.
도 12를 참조하면, 도 2의 픽셀 어레이(30) 상에 배치되는 제1 그리드 구조(1200)가 도시되어 있다. 설명의 편의상, 제1 탭들(예컨대, TA1201)과 제2 탭들(예컨대, TB0112) 각각은 외곽 형태를 단순화하여 마름모 형상으로 도시되어 있다.
제1 그리드 구조(1200)는 픽셀 어레이(30)로 입사되는 광을 흡수하거나 반사함으로써 기판 내부로의 광의 전달을 차단할 수 있다. 여기서, 제1 그리드 구조(1200)는 광 흡수율이 높은 금속(예컨대, 텅스텐) 및 광 반사율이 높은 금속(예컨대, 알루미늄) 중 적어도 하나를 포함할 수 있다.
제1 그리드 구조(1200)는 서로 인접하는 픽셀들의 경계를 따라 길게 연장될 수 있다. 즉, 제1 그리드 구조(1200)는 상하로 인접하는 픽셀들 간의 경계를 따라 가로 방향(또는 로우 방향)으로 연장되는 영역과, 좌우로 인접하는 픽셀들 간의 경계를 따라 세로 방향(또는 컬럼 방향)으로 연장되는 영역을 포함할 수 있으며, 두 영역이 서로 연결되어 전체적으로 메쉬 타입(mesh type)으로 형성될 수 있다.
상하로 인접하는 픽셀들 간의 경계를 따라 가로 방향(또는 로우 방향)으로 연장되는 영역은 제1 폭(W1)을 가지고, 좌우로 인접하는 픽셀들 간의 경계를 따라 세로 방향(또는 컬럼 방향)으로 연장되는 영역은 제2 폭(W2)을 가질 수 있다. 여기서, 제1 폭(W1)은 제1 탭들과 제2 탭들 각각의 세로 길이의 이상인 값일 수 있고, 제2 폭(W2)은 제1 탭들과 제2 탭들 각각의 가로 길이의 이상인 값일 수 있다. 따라서, 제1 그리드 구조(1200)는 제1 탭들과 제2 탭들을 완전히 덮을 수 있다.
서로 인접하는 픽셀들의 경계 부근으로 입사된 광에 의해 생성된 전자는 광이 입사된 픽셀이 아닌 인접 픽셀의 홀 전류에 의해 이동하여 캡쳐되는 크로스토크가 발생할 가능성이 높으며, 이러한 전자는 픽셀 신호에 노이즈로 작용하게 된다.
또한, 제1 탭들과 제2 탭들 각각의 위치로 직접 입사되는 광은 제1 탭들과 제2 탭들 각각의 검출 노드들에 인접한 영역에서 광전 변환되어 전자가 발생하게 되며, 홀 전류와는 무관하게, 가까운 검출 노드에 의해 캡쳐될 수 있다. 이러한 전자는 픽셀 신호에 노이즈로 작용할 수 있다.
제1 그리드 구조(1200)는 서로 인접하는 픽셀들의 경계 부근으로 입사된 광과, 제1 탭들과 제2 탭들 각각의 위치로 직접 입사되는 광에 의한 노이즈 발생을 최소화할 수 있다.
도 13은 도 2에 도시된 픽셀 어레이 상에 배치되는 그리드 구조의 다른 예를 나타낸다.
도 13을 참조하면, 도 2의 픽셀 어레이(30) 상에 배치되는 제2 그리드 구조(1300)가 도시되어 있다. 제2 그리드 구조(1300)의 기능 및 재질은 제1 그리드 구조(1200)의 기능 및 재질과 실질적으로 동일한 바, 중복되는 설명은 생략하기로 한다.
제2 그리드 구조(1300)는 제1 탭 가드 영역(1310), 제2 탭 가드 영역(1320) 및 체크 영역(1330)을 포함할 수 있다.
제1 탭 가드 영역(1310)은 제1 탭들 각각에 대응하는 형상 및 면적을 가질 수 있어, 제1 탭들 각각을 완전히 덮을 수 있다.
제2 탭 가드 영역(1320)은 제2 탭들 각각에 대응하는 형상 및 면적을 가질 수 있어, 제2 탭들 각각을 완전히 덮을 수 있다.
체크 영역(1330)은 서로 인접하는 픽셀들의 경계를 따라 길게 연장될 수 있다. 상하로 인접하는 픽셀들 간의 경계를 따라 가로 방향(또는 로우 방향)으로 연장되는 체크 영역(1330)은 제3 폭(W3)을 가지고, 좌우로 인접하는 픽셀들 간의 경계를 따라 세로 방향(또는 컬럼 방향)으로 연장되는 체크 영역(1330)은 제4 폭(W4)을 가질 수 있다. 여기서, 제3 폭(W3)은 제1 탭들과 제2 탭들 각각의 세로 길이의 미만인 값일 수 있고, 제4 폭(W4)은 제1 탭들과 제2 탭들 각각의 가로 길이의 미만인 값일 수 있다. 체크 영역(1330)의 제3 폭(W3)과 제4 폭(W4)은 크로스토크를 줄이면서도 각 픽셀의 수광 효율을 높일 수 있도록 실험적으로 결정된 값일 수 있다.
제2 그리드 구조(1300)는 서로 인접하는 픽셀들의 경계 부근으로 입사된 광과, 제1 탭들과 제2 탭들 각각의 위치로 직접 입사되는 광에 의한 노이즈 발생을 줄이면서도 각 픽셀의 수광 효율을 최적화할 수 있다.
도 14는 도 2에 도시된 픽셀 어레이 상에 배치되는 그리드 구조의 또 다른 예를 나타낸다.
도 14를 참조하면, 도 2의 픽셀 어레이(30) 상에 배치되는 제3 그리드 구조(1400)가 도시되어 있다. 제3 그리드 구조(1400)의 기능 및 재질은 제1 그리드 구조(1200)의 기능 및 재질과 실질적으로 동일한 바, 중복되는 설명은 생략하기로 한다.
제3 그리드 구조(1400)는 제1 탭 가드 영역(1410) 및 체크 영역(1430)을 포함할 수 있다. 제1 탭 가드 영역(1410) 및 체크 영역(1430) 각각의 구조 및 기능은 도 13에서 설명된 제1 탭 가드 영역(1310) 및 체크 영역(1330)과 실질적으로 동일한 바 중복된 설명은 생략하기로 한다.
제3 그리드 구조(1400)는 제2 그리드 구조(1300)와는 달리 제2 탭 가드 영역을 포함하지 않을 수 있다. 제3 그리드 구조(1400)는 제2 모드로 동작하는 이미지 센싱 장치(ISD)에 적용될 수 있다. 이는 제2 모드에서 제2 탭은 계속하여 비활성화되어 있으므로(제어 노드에 비활성화 전압이 인가되고 검출 노드에 의한 전자 캡쳐가 수행되지 않음), 제2 탭들 각각의 위치로 직접 입사되는 광을 차단할 필요가 없기 때문이다. 이에 따라, 제3 그리드 구조(1400)는 서로 인접하는 픽셀들의 경계 부근으로 입사된 광과, 제1 탭들 각각의 위치로 직접 입사되는 광에 의한 노이즈 발생을 줄이면서도 각 픽셀의 수광 효율을 최적화할 수 있다.
도 15는 도 12 내지 도 14에 도시된 그리드 구조의 구조를 설명하기 위한 도면이다.
도 15를 참조하면, 도 12 내지 도 14에 도시된 그리드 구조들 중 대표적으로 도 13에 도시된 제2 절단선(B-B')을 따라 절단한 단면이 간략히 도시되어 있다.
기판(1500)은 광이 입사되는 제1 면과 상기 제1 면에 대향하는 제2 면을 포함할 수 있다.
기판(1500) 내부에서 좌측에는 제2 면에 인접하게 제1 탭(TA1223)이 배치되고, 우측에는 제2 면에 인접하게 제2 탭(TB2334)이 배치될 수 있다.
제1 탭 가드 영역(1310)은 기판(1500)의 제1 면 상에 제1 탭(TA1223)과 오버랩되도록 배치될 수 있다.
제2 탭 가드 영역(1320)은 기판(1500)의 제1 면 상에 제2 탭(TA2334)과 오버랩되도록 배치될 수 있다.
제1 탭 가드 영역(1310)과 제2 탭 가드 영역(1320)으로 인해, 검출 노드들(DN12a, DN23a, DN23b, DN34b) 각각의 위치로 직접 입사되는 광이 점선과 같이 입사되지 않고 차단될 수 있으며, 제1 탭 가드 영역(1310)과 제2 탭 가드 영역(1320)을 제외한 개구부를 통해 입사된 광에 의해 발생한 전자들이 픽셀(P23)의 픽셀 신호에 기여할 수 있다.
도 16a 내지 도 16f는 도 1의 픽셀 어레이에 포함된 탭의 다른 실시예들을 나타낸 도면이다.
도 16a 내지 도 16f를 참조하면, 제어 노드(예컨대, 1610)와 검출 노드들(예컨대, 1615-1~1615-4)이 구성하는 탭은 픽셀 어레이(30)에 포함된 제1 탭 또는 제2 탭일 수 있다. 이하에서 설명되는 차이점을 제외하고는 도 16a 내지 도 16f의 제어 노드들과 검출 노드들의 구조 및 동작은 도 2에서 설명된 제어 노드들과 검출 노드들의 구조와 동작과 실질적으로 동일하다.
도 16a 내지 도 16d에서, 제어 노드들(1610, 1620, 1630, 1640) 각각은 원형의 형태를 가지고, 검출 노드들의 형태가 가변될 수 있다.
도 16a에서, 제어 노드(1610)를 둘러싸는 검출 노드들(1615-1~1615-4) 각각은 꺾인 부분이 제어 노드(1610)로부터 멀어지는 방향을 향하도록 배치된 꺾쇠(L자) 형태를 가질 수 있다.
도 16b에서, 제어 노드(1620)를 둘러싸는 검출 노드들(1625-1~1625-4) 각각은 각 변이 픽셀의 각 변에 대해 소정의 각도를 가지면서 회전되어 배치된 직사각형 형태를 가질 수 있다.
도 16c에서, 제어 노드(1630)를 둘러싸는 검출 노드들(1635-1~1635-4) 각각은 각 변이 픽셀의 각 변에 대해 소정의 각도를 가지면서 회전되어 배치된 사다리꼴 형태를 가질 수 있다. 도 2의 검출 노드들에 비해 검출 노드들(1635-1~1635-4)의 제어 노드(1630)에 인접한 변과 상기 변에 대향하는 변 간의 비율은 상대적으로 작을 수 있다.
도 16d에서, 제어 노드(1640)를 둘러싸는 검출 노드들(1645-1~1645-4) 각각은 빗변이 제어 노드(1640)로부터 먼 쪽에 배치되고 직각에 대응되는 꼭지점 영역이 제어 노드(1640)에 가까운 쪽에 배치되는 직각 삼각형 형태를 가질 수 있다.
도 16a 내지 도 16d에서 형태의 차이는 있으나, 각 검출 노드가 해당 제어 노드를 가능한 넓은 면적으로 둘러싸도록 하기 위한 형태이며, 이러한 형태를 갖는 검출 노드는 제어 노드에 의해 형성되는 홀 전류를 따라 이동하는 신호 캐리어를 보다 용이하게 캡쳐할 수 있다.
도 16e에서, 제어 노드(1650)는 꼭지점 영역을 중심으로 상, 하, 좌 및 우 방향을 따라 연장되는 + 자 형태를 가질 수 있다. 제어 노드(1650)를 둘러싸는 검출 노드들(1655-1~1655-4) 각각은 도 16d에서 설명된 바와 동일한 형태를 가질 수 있다. 따라서, 제어 노드(1650)가 검출 노드들(1655-1~1655-4)의 빗변들을 제외한 변들을 따라 연장되는 형태를 가짐에 따라, 제어 노드(1650)가 검출 노드들(1655-1~1655-4)의 폭과 홀 전류의 폭을 유사하게 형성함으로써 보다 효율적으로 신호 캐리어가 캡쳐되도록 할 수 있다.
도 16f에서, 제어 노드(1660)는 도 16e에서 설명된 바와 동일한 형태를 가질 수 있다. 제어 노드(1660)는 좌표축과 유사한 형태를 가지는데, 제어 노드(1660)를 둘러싸는 검출 노드들(1665-1~1665-4) 각각은 제어 노드(1660)가 형성하는 좌표축의 각 사분면을 채우는 형태를 가질 수 있다. 즉, 검출 노드들(1665-1~1665-4) 각각은 사각형 형태를 가질 수 있다. 또한, 제어 노드(1660)와 검출 노드들(1665-1~1665-4) 각각은 서로 접하도록 배치될 수 있다. 따라서, 제어 노드(1660)와 검출 노드들(1665-1~1665-4)은 사각형 내부에 +자 형상이 포함된 형태를 가질 수 있다.
제어 노드(1660)와 검출 노드들(1665-1~1665-4)은 서로 접하도록 배치되어 반대 도핑을 통한 정션 분리(junction isolation)만을 이용해 물리적으로 분리될 수 있다. 본 개시에서 제어 노드와 상기 제어 노드에 인접한 검출 노드들은 일정 거리 이격되어 배치되는 것으로 도시되었으나, 다른 실시예에 따라 제어 노드(1660)와 검출 노드들(1665-1~1665-4)과 같이 정션 분리만을 이용해 물리적으로 분리될 수 있다.
제어 노드와 상기 제어 노드에 인접한 검출 노드들이 일정 거리 이격되어 배치되는 경우, STI(Shallow Trench Isolation) 공정에 의한 트렌치 내에 절연 물질을 갭필(gap-fill)함에 의해 형성되는 절연층에 의해, 제어 노드와 상기 제어 노드에 인접한 검출 노드들은 서로 분리될 수 있다.
도 16a 내지 도 16f에서 제어 노드 및 검출 노드의 형상 및 배치 형태에 대해 예시적으로 도시하였으나, 본 발명의 범위는 이에 한정되지 않는다. 본 발명의 다양한 실시예에 따르면, 제어 노드는 서로 인접하는 픽셀들 간에 공유될 수 있도록 배치되고 서로 인접하는 픽셀들 각각에 대응되는 검출 노드들이 물리적으로 서로 분리될 수 있다.
도 17은 도 2에 도시된 픽셀 어레이 상에 배치되는 픽셀 트랜지스터 영역의 일 예를 나타낸다.
도 17을 참조하면, 픽셀들(P23, P24, P33, P34)을 예로 들어 설명되나, 나머지 픽셀들도 실질적으로 동일한 구조를 가질 수 있다.
먼저 픽셀(P23)은 제1 픽셀 트랜지스터 영역(PA23a-1, PA23a-2)과 제2 픽셀 트랜지스터 영역(PA23b-1, PA23b-2)을 포함할 수 있다.
제1 픽셀 트랜지스터 영역(PA23a-1, PA23a-2)은 제1 탭(TA1223)의 제1 검출 노드(DN23a)에 의해 캡쳐된 광전하를 처리하기 위한 트랜지스터들을 포함할 수 있다. 제1 픽셀 트랜지스터 영역(PA23a-1, PA23a-2)은 2개의 영역으로 분리되어, 제1 픽셀 트랜지스터 영역(PA23a-1)은 픽셀(P23)의 제2 꼭지점 영역에 연결된 일변(즉, 우변)을 따라 연장되어 배치되고, 제1 픽셀 트랜지스터 영역(PA23a-2)은 픽셀(P23)의 제2 꼭지점 영역에 연결된 타변(즉, 상변)을 따라 연장되어 배치될 수 있다. 다른 실시예에 따라, 제1 픽셀 트랜지스터 영역은 2개의 영역으로 분리되지 않고, 꺾인 부분이 픽셀(P23)의 제2 꼭지점 영역에 인접하는 꺾쇠 형태를 가질 수도 있다.
제2 픽셀 트랜지스터 영역(PA23b-1, PA23b-2)은 제2 탭(TA2334)의 제2 검출 노드(DN23b)에 의해 캡쳐된 광전하를 처리하기 위한 트랜지스터들을 포함할 수 있다. 제2 픽셀 트랜지스터 영역(PA23b-1, PA23b-2)은 2개의 영역으로 분리되어, 제2 픽셀 트랜지스터 영역(PA23b-1)은 픽셀(P23)의 제3 꼭지점 영역에 연결된 일변(즉, 좌변)을 따라 연장되어 배치되고, 제2 픽셀 트랜지스터 영역(PA23b-2)은 픽셀(P23)의 제3 꼭지점 영역에 연결된 타변(즉, 하변)을 따라 연장되어 배치될 수 있다. 다른 실시예에 따라, 제2 픽셀 트랜지스터 영역은 2개의 영역으로 분리되지 않고, 꺾인 부분이 픽셀(P23)의 제3 꼭지점 영역에 인접하는 꺾쇠 형태를 가질 수도 있다.
픽셀(P23) 내에서 제1 픽셀 트랜지스터 영역(PA23a-1, PA23a-2)과 제2 픽셀 트랜지스터 영역(PA23b-1, PA23b-2)은 제1 꼭지점 영역과 제4 꼭지점 영역을 잇는 사선을 기준으로 서로 대칭적으로 배치될 수 있다.
이러한 대칭적 배치로 인해, 픽셀(P23)에서 제1 탭(TA1223) 및 제1 픽셀 트랜지스터 영역(PA23a-1, PA23a-2) 사이에 존재하는 저항 성분(메탈 라인의 길이, 기생 커패시턴스 등)과, 제2 탭(TA2334) 및 제2 픽셀 트랜지스터 영역(PA23b-1, PA23b-2) 사이에 존재하는 저항 성분이 동등해짐으로써, 제1 픽셀 트랜지스터 영역(PA23a-1, PA23a-2)과 제2 픽셀 트랜지스터 영역(PA23b-1, PA23b-2)의 픽셀 신호에 포함되는 노이즈 성분이 서로 실질적으로 동일하게 되어 이미지 프로세서(미도시) 등에 의해 쉽게 제거될 수 있다.
한편, 픽셀(P33)의 제1 픽셀 트랜지스터 영역(PA33a-1, PA33a-2) 및 제2 픽셀 트랜지스터 영역(PA33b-1, PA33b-2)은 픽셀(P33)과 픽셀(P23)의 경계(즉, P23의 하변)를 기준으로, 픽셀(P23)의 제1 픽셀 트랜지스터 영역(PA23a-1, PA23a-2) 및 제2 픽셀 트랜지스터 영역(PA23b-1, PA23b-2)과 각각 대칭적으로(symmetric) 배치될 수 있다.
또한, 픽셀(P24)의 제1 픽셀 트랜지스터 영역(PA24a-1, PA24a-2) 및 제2 픽셀 트랜지스터 영역(PA24b-1, PA24b-2)은 픽셀(P24)과 픽셀(P23)의 경계(즉, P23의 우변)를 기준으로, 픽셀(P23)의 제1 픽셀 트랜지스터 영역(PA23a-1, PA23a-2) 및 제2 픽셀 트랜지스터 영역(PA23b-1, PA23b-2)과 각각 대칭적으로 배치될 수 있다.
비록 도 17에 도시되지 않았으나, 픽셀(P13)의 픽셀 트랜지스터 영역들은 픽셀(P13)과 픽셀(P23)의 경계를 기준으로 픽셀(P23)의 픽셀 트랜지스터 영역들과 대칭적으로 배치될 수 있다. 그리고, 픽셀(P22)의 픽셀 트랜지스터 영역들은 픽셀(P22)과 픽셀(P23)의 경계를 기준으로 픽셀(P23)의 픽셀 트랜지스터 영역들과 대칭적으로 배치될 수 있다.
또한, 픽셀(P34)의 픽셀 트랜지스터 영역들은 픽셀(P24)과 픽셀(P34)의 경계를 기준으로 픽셀(P24)의 대응되는 픽셀 트랜지스터 영역들과 대칭적으로 배치될 수 있고, 픽셀(P34)의 픽셀 트랜지스터 영역들은 픽셀(P33)과 픽셀(P34)의 경계를 기준으로 픽셀(P33)의 대응되는 픽셀 트랜지스터 영역들과 대칭적으로 배치될 수 있다.
즉, 픽셀 어레이(30) 내의 임의의 픽셀은 인접한 픽셀과의 경계를 기준으로 인접한 픽셀과 대칭적인 구조를 가질 수 있다.
따라서, 임의의 서로 인접하는 픽셀들은 서로의 경계를 기준으로 대칭인 형태를 가지도록 배치됨에 따라, 제1 탭 및 제1 픽셀 트랜지스터 영역 사이에 존재하는 저항 성분과, 제2 탭 및 제2 픽셀 트랜지스터 영역 사이에 존재하는 저항 성분이 픽셀 어레이(30) 전체에서 동등해짐으로써, 제1 픽셀 트랜지스터 영역과 제2 픽셀 트랜지스터 영역의 픽셀 신호에 포함되는 노이즈 성분이 픽셀 어레이(30) 전체에서 실질적으로 동일하게 되어 이미지 프로세서(미도시) 등에 의해 쉽게 제거될 수 있다.
임의의 픽셀에 포함된 제1 픽셀 트랜지스터 영역과 제2 픽셀 트랜지스터 영역은, 탭들이 배치되지 않은 꼭지점 영역들 각각을 중심으로 각 변을 따라 연장되는 구조를 가질 수 있다. 이러한 구조로 인해, 탭이 배치되지 않은 꼭지점 영역을 중심으로 서로 인접하는 픽셀들의 픽셀 트랜지스터 영역들은 +자 형태를 가질 수 있다.
픽셀(P23)의 제2 꼭지점 영역을 예로 들면, 픽셀(P23)의 제2 꼭지점 영역을 중심으로 서로 인접하는 픽셀들(P13, P14, P23, P24)의 제1 픽셀 트랜지스터 영역들이 +자 형태로 모여서 배치된다.
픽셀(P23)의 제3 꼭지점 영역을 예로 들면, 픽셀(P23)의 제3 꼭지점 영역을 중심으로 서로 인접하는 픽셀들(P22, P23, P32, P33)의 제2 픽셀 트랜지스터 영역들이 +자 형태로 모여서 배치된다.
비록 도시되지 않았으나, 탭이 배치되지 않은 꼭지점 영역에는 전압 안정화 영역이 배치될 수 있다. 또는 전압 안정화 영역은 탭이 배치되지 않은 꼭지점 영역이 아닌 서로 인접하는 픽셀들 간의 경계에 배치될 수 있다.
전압 안정화 영역은 접지 전압을 공급받아 전압 안정화 영역에 접하는 P-well의 전압을 특정 전압(예컨대, 접지 전압)으로 고정할 수 있다. P-well은 전압 안정화 영역에 인접하는 4개의 픽셀들의 제1 픽셀 트랜지스터 영역들 또는 제2 픽셀 트랜지스터 영역들의 하부에 배치되어 각 트랜지스터의 바디(body)를 형성할 수 있으며, P-well의 전압은 각 트랜지스터의 문턱 전압(threshold voltage)에 영향을 미칠 수 있다. 전압 안정화 영역은 P-well의 전압을 고정함으로써 제1 픽셀 트랜지스터 영역들 또는 제2 픽셀 트랜지스터 영역들에 포함된 각 트랜지스터의 안정적인 동작을 보장할 수 있다.
도 18은 도 2에 도시된 픽셀 어레이 상에 배치되는 픽셀 트랜지스터 영역의 다른 예를 나타낸다.
도 18을 참조하면, 픽셀들(P23, P24, P33, P34)을 예로 들어 설명되나, 나머지 픽셀들도 실질적으로 동일한 구조를 가질 수 있다. 각 픽셀의 구조 및 기능은 도 17에서 설명된 각 픽셀의 구조 및 기능과 일부 차이점을 제외하고는 실질적으로 동일한 바 중복되는 설명은 생략하기로 한다.
먼저 픽셀(P23)은 제1 픽셀 트랜지스터 영역(PA23a-1, PA23a-2)과 제2 픽셀 트랜지스터 영역(PA23b-1, PA23b-2)을 포함할 수 있다.
제1 픽셀 트랜지스터 영역(PA23a-1, PA23a-2)은 픽셀(P23)의 상측에서 가로 방향을 따라 연장되도록 배치될 수 있다.
제2 픽셀 트랜지스터 영역(PA23b-1, PA23b-2)은 픽셀(P23)의 하측에서 가로 방향을 따라 연장되도록 배치될 수 있다.
픽셀(P23) 내에서 제1 픽셀 트랜지스터 영역(PA23a-1, PA23a-2)과 제2 픽셀 트랜지스터 영역(PA23b-1, PA23b-2)은 픽셀(P23)의 중심을 지나는 수평선을 기준으로 서로 대칭적으로 배치될 수 있다.
도 18에서는 제1 픽셀 트랜지스터 영역(PA23a-2)이 제1 픽셀 트랜지스터 영역(PA23a-1)보다 상기 수평선에 가깝게 배치되고, 제2 픽셀 트랜지스터 영역(PA23b-2)이 제2 픽셀 트랜지스터 영역(PA23b-1)보다 상기 수평선에 가깝게 배치되는 것으로 도시되었으나, 본 발명의 범위는 이에 한정되지 않는다.
도 18에 도시된 픽셀들 역시 도 17에 도시된 픽셀들과 마찬가지로, 임의의 픽셀이 인접한 픽셀과의 경계를 기준으로 인접한 픽셀과 대칭적인 구조를 가질 수 있다.
또한, 탭이 배치되지 않은 꼭지점 영역에는 전압 안정화 영역이 배치될 수 있다. 또는 전압 안정화 영역은 탭이 배치되지 않은 꼭지점 영역이 아닌 서로 인접하는 픽셀들 간의 경계에 배치될 수 있다.
도 19와 도 20은 도 17 및 도 18의 제1 또는 제2 픽셀 트랜지스터 영역에 포함되는 트랜지스터들을 예시적으로 나타낸 도면이다.
도 19를 참조하면, 픽셀 트랜지스터 영역(1900)은 도 17 및 도 18에 도시된 제1 또는 제2 픽셀 트랜지스터 영역의 일부(예컨대, PA23a-1 또는 PA23b-1)에 해당할 수 있다.
픽셀 트랜지스터 영역(1900)은 리셋 트랜지스터, 전송 트랜지스터 및 플로팅 디퓨전 트랜지스터를 포함할 수 있다. 리셋 트랜지스터, 전송 트랜지스터 및 플로팅 디퓨전 트랜지스터는 서로 직렬로 연결될 수 있고, 제1 트랜지스터 그룹으로 불릴 수 있다. 리셋 트랜지스터, 전송 트랜지스터 및 플로팅 디퓨전 트랜지스터는 도 3에서 설명된 리셋 트랜지스터(RX_A, RX_B), 전송 트랜지스터(TX_A, TX_B) 및 플로팅 디퓨전 트랜지스터(FDX_A, FDX_B)에 해당할 수 있다.
리셋 트랜지스터의 게이트(1910)는 리셋 신호(RST)를 입력받을 수 있고, 리셋 트랜지스터의 제1 단자(1940)는 픽셀 전압(Vpx)을 공급 받을 수 있다. 일 실시예에 따라, 픽셀 전압(Vpx)은 기판 상부의 메탈 배선 영역으로부터 공급될 수 있다. 여기서, 메탈 배선 영역은 각 픽셀의 동작에 필요한 전압 공급을 위한 신호선, 각 픽셀로부터 출력되는 신호 전달을 위한 신호선, 각 픽셀의 내부 구성 간의 연결을 위한 연결선 등이 배치되는 영역일 수 있다. 리셋 트랜지스터의 제2 단자와 전송 트랜지스터의 제1 단자는 하나의 단자(1950)를 형성할 수 있고, 단자(1950)는 제1 또는 제2 검출 노드(예컨대, DN23a 또는 DN23b)와 연결될 수 있다.
전송 트랜지스터의 게이트(1920)는 전송 신호(TRG)를 입력받을 수 있고, 전송 트랜지스터의 제2 단자와 플로팅 디퓨전 트랜지스터의 제1 단자가 형성하는 단자(1960)는 제1 커패시터(도 3의 C1_A 또는 C1_B) 및 드라이브 트랜지스터의 게이트(도 20의 2010)에 연결될 수 있다. 일 실시예에 따라, 단자(1960)는 플로팅 디퓨전 노드 자체를 의미할 수 있다.
플로팅 디퓨전 트랜지스터의 게이트(1930)는 플로팅 디퓨전 신호(FDG)를 입력받을 수 있고, 플로팅 디퓨전 트랜지스터의 제2 단자(1970)는 제2 커패시터(도 3의 C2_A 또는 C2_B)와 연결될 수 있다. 본 개시에서 제1 트랜지스터 그룹이 플로팅 디퓨전 트랜지스터를 포함하는 것으로 설명되나, 다른 실시예에 따라 플로팅 디퓨전 트랜지스터는 생략될 수 있으며 이 경우 도 3에서 설명된 제2 커패시터도 함께 생략될 수 있다.
도 20을 참조하면, 픽셀 트랜지스터 영역(2000)은 도 17 및 도 18에 도시된 제1 또는 제2 픽셀 트랜지스터 영역의 일부(예컨대, PA23a-2 또는 PA23b-2)에 해당할 수 있다.
픽셀 트랜지스터 영역(2000)은 드라이브 트랜지스터 및 선택 트랜지스터를 포함할 수 있다. 드라이브 트랜지스터 및 선택 트랜지스터는 서로 직렬로 연결될 수 있고, 제2 트랜지스터 그룹으로 불릴 수 있다. 드라이브 트랜지스터 및 선택 트랜지스터는 도 3에서 설명된 드라이브 트랜지스터(DX_A, DX_B) 및 선택 트랜지스터(SX_A, SX_B)에 해당할 수 있다.
드라이브 트랜지스터의 게이트(2010)는 단자(1960)에 연결될 수 있고, 드라이브 트랜지스터의 제1 단자(2030)는 픽셀 전압(Vpx)을 공급 받을 수 있다. 드라이브 트랜지스터의 제2 단자와 선택 트랜지스터의 제1 단자는 하나의 단자(2040)를 형성할 수 있다.
선택 트랜지스터의 게이트(2020)는 선택 신호(SEL)를 입력받을 수 있고, 선택 트랜지스터의 제2 단자(2050)는 수직 신호선(도 3의 SL_A 또는 SL_B)에 연결될 수 있다.
제1 및 제2 트랜지스터 그룹은 동일한 전압이 인가되는 리셋 트랜지스터의 제1 단자(1940)와 드라이브 트랜지스터(2010)의 제1 단자(2030)가 일체로 형성되도록 배치됨으로써, 하나의 트랜지스터 그룹으로 형성될 수도 있다.
도 17 또는 도 18에 도시된 제1 또는 제2 픽셀 트랜지스터 영역에 도 19와 도 20에 도시된 제1 및 제2 트랜지스터 그룹이 배치될 때, 도 17 및 도 18에서 설명된 대칭성을 만족하도록 배치될 수 있다.
예를 들어, 제1 트랜지스터 영역들(PA23a-1, PA24a-1)에 포함된 제1 트랜지스터 그룹들은 리셋 트랜지스터의 제1 단자(1940)가 픽셀(P23)의 제2 꼭지점 영역에 가깝도록 배치되고, 제1 트랜지스터 영역들(PA33a-1, PA34a-1)에 포함된 제1 트랜지스터 그룹들은 리셋 트랜지스터의 제1 단자(1940)가 픽셀(P33)의 제4 꼭지점 영역에 가깝도록 배치될 수 있다.
또한, 제1 트랜지스터 영역들(PA23a-2, PA24a-2)에 포함된 제2 트랜지스터 그룹들은 드라이브 트랜지스터의 제1 단자(2030)가 픽셀(P23)의 제2 꼭지점 영역에 가깝도록 배치되고, 제1 트랜지스터 영역들(PA33a-2, PA34a-2)에 포함된 제2 트랜지스터 그룹들은 드라이브 트랜지스터의 제1 단자(2030)가 픽셀(P33)의 제4 꼭지점 영역에 가깝도록 배치될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (17)

  1. 기판 내에 홀 전류를 발생시키고 입사광에 의해 생성되어 상기 홀 전류에 의해 이동하는 광전하를 캡쳐하는 제1 탭 및 제2 탭을 포함하고,
    상기 제1 탭과 상기 제2 탭은 하나의 픽셀에서 사선 방향으로 서로 대향하는 꼭지점 영역들 각각에 배치되는 이미지 센싱 장치.
  2. 제1항에 있어서,
    매트릭스 형태로 배열된 복수의 픽셀들을 포함하는 픽셀 어레이를 더 포함하고,
    상기 픽셀 어레이 상에서 상기 제1 탭과 상기 제2 탭은 상기 사선 방향으로 교번적으로 배치되는 이미지 센싱 장치.
  3. 제2항에 있어서,
    상기 제1 탭이 배치된 꼭지점 영역과, 상기 제1 탭 또는 상기 제2 탭이 배치되지 않은 꼭지점 영역이, 상기 픽셀 어레이의 로우 방향을 따라 교번적으로 배치되거나,
    상기 제2 탭이 배치된 꼭지점 영역과, 상기 제1 탭 또는 상기 제2 탭이 배치되지 않은 꼭지점 영역이, 상기 로우 방향을 따라 교번적으로 배치되는 이미지 센싱 장치.
  4. 제2항에 있어서,
    상기 제1 탭이 배치된 꼭지점 영역과, 상기 제1 탭 또는 상기 제2 탭이 배치되지 않은 꼭지점 영역이, 상기 픽셀 어레이의 컬럼 방향을 따라 교번적으로 배치되거나,
    상기 제2 탭이 배치된 꼭지점 영역과, 상기 제1 탭 또는 상기 제2 탭이 배치되지 않은 꼭지점 영역이, 상기 컬럼 방향을 따라 교번적으로 배치되는 이미지 센싱 장치.
  5. 제2항에 있어서,
    서로 인접하는 상기 픽셀들의 경계를 따라 길게 연장되고, 상기 입사광을 반사 또는 흡수하는 그리드 구조를 더 포함하는 이미지 센싱 장치.
  6. 제5항에 있어서,
    상기 그리드 구조에서 상기 서로 인접하는 픽셀들의 경계를 따라 연장되는 영역의 폭은 상기 제1 탭 또는 상기 제2 탭의 가로 길이 및 세로 길이보다 큰 이미지 센싱 장치.
  7. 제5항에 있어서,
    상기 그리드 구조에서 상기 서로 인접하는 픽셀들의 경계를 따라 연장되는 영역의 폭은 상기 제1 탭 또는 상기 제2 탭의 가로 길이 및 세로 길이보다 작은 이미지 센싱 장치.
  8. 제7항에 있어서,
    상기 그리드 구조는 상기 제1 탭에 대응하는 형상 및 면적을 갖는 제1 탭 가드 영역 및 상기 제2 탭에 대응하는 형상 및 면적을 갖는 제2 탭 가드 영역 중 적어도 하나를 포함하는 이미지 센싱 장치.
  9. 제1항에 있어서,
    상기 사선 방향이 제1 사선 방향인 경우, 상기 픽셀에 상측, 하측, 좌측 및 우측 각각으로 인접한 픽셀에서 상기 제1 탭과 상기 제2 탭이 배치된 사선 방향은 제2 사선 방향인 이미지 센싱 장치.
  10. 제1항에 있어서,
    상기 제1 탭은 제1 복조 제어 신호를 인가받는 제1 제어 노드, 및 상기 제1 제어 노드를 둘러싸도록 배치되는 복수의 제1 검출 노드들을 포함하고,
    상기 제2 탭은 제2 복조 제어 신호를 인가받는 제2 제어 노드, 및 상기 제2 제어 노드를 둘러싸도록 배치되는 복수의 제2 검출 노드들을 포함하는 이미지 센싱 장치.
  11. 제10항에 있어서,
    상기 제1 제어 노드 및 상기 제2 제어 노드 각각은 원형 형태를 가지고,
    상기 제1 검출 노드들 및 상기 제2 검출 노드들 각각은 사다리꼴, 사각형, 삼각형, 꺾쇠 중 어느 하나의 형태를 가지는 이미지 센싱 장치.
  12. 제10항에 있어서,
    상기 제1 제어 노드 및 상기 제2 제어 노드 각각은 '+' 형태를 가지고,
    상기 제1 검출 노드들 및 상기 제2 검출 노드들 각각은 삼각형, 사각형 중 어느 하나의 형태를 가지는 이미지 센싱 장치.
  13. 제10항에 있어서,
    상기 제1 복조 제어 신호는 변조광을 생성하기 위한 광 변조 신호와 동일한 위상을 갖고,
    상기 제2 복조 제어 신호는 상기 광 변조 신호와 180도의 위상차를 갖는 이미지 센싱 장치.
  14. 제10항에 있어서,
    상기 제2 탭이 중심에 배치되는 2x2 어레이를 구성하는 제1 내지 제4 픽셀을 더 포함하고,
    상기 제1 픽셀에 배치된 제1 탭의 제1 복조 제어 신호는 변조광을 생성하기 위한 광 변조 신호와 동일한 위상을 갖고,
    상기 제2 픽셀에 배치된 제1 탭의 제1 복조 제어 신호는 상기 광 변조 신호와 180도의 위상차를 갖고,
    상기 제3 픽셀에 배치된 제1 탭의 제1 복조 제어 신호는 상기 광 변조 신호와 90도의 위상차를 갖고,
    상기 제4 픽셀에 배치된 제1 탭의 제1 복조 제어 신호는 상기 광 변조 신호와 270도의 위상차를 갖는 이미지 센싱 장치.
  15. 제10항에 있어서,
    상기 픽셀은 상기 제1 검출 노드에 의해 캡쳐된 광전하를 처리하기 위한 트랜지스터들을 포함하는 제1 픽셀 트랜지스터 영역, 및 상기 제2 검출 노드에 의해 캡쳐된 광전하를 처리하기 위한 트랜지스터들을 포함하는 제2 픽셀 트랜지스터 영역을 포함하고,
    상기 제1 픽셀 트랜지스터 영역과 상기 제2 픽셀 트랜지스터 영역은 상기 픽셀 내에서 서로 대칭적으로 배치되는 이미지 센싱 장치.
  16. 제15항에 있어서,
    상기 픽셀의 상기 제1 픽셀 트랜지스터 영역과 상기 제2 픽셀 트랜지스터 영역은, 상기 픽셀에 인접하는 인접 픽셀과 상기 픽셀 간의 경계를 기준으로, 상기 인접 픽셀의 제1 픽셀 트랜지스터 영역과 제2 픽셀 트랜지스터 영역과 대칭적으로 배치되는 이미지 센싱 장치.
  17. 2x2 매트릭스로 배열된 픽셀들의 중심에 배치되고, 기판 내에 홀 전류를 발생시키는 제어 노드; 및
    각각이 상기 픽셀들 각각에 배치되고, 입사광에 의해 생성되어 상기 홀 전류에 의해 이동하는 광전하를 캡쳐하는 복수의 검출 노드들을 포함하는 이미지 센싱 장치.
KR1020200062199A 2020-05-25 2020-05-25 이미지 센싱 장치 KR20210145390A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200062199A KR20210145390A (ko) 2020-05-25 2020-05-25 이미지 센싱 장치
CN202110140619.2A CN113727043A (zh) 2020-05-25 2021-02-02 图像感测装置
US17/175,633 US11363224B2 (en) 2020-05-25 2021-02-13 Image sensing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200062199A KR20210145390A (ko) 2020-05-25 2020-05-25 이미지 센싱 장치

Publications (1)

Publication Number Publication Date
KR20210145390A true KR20210145390A (ko) 2021-12-02

Family

ID=78608596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200062199A KR20210145390A (ko) 2020-05-25 2020-05-25 이미지 센싱 장치

Country Status (3)

Country Link
US (1) US11363224B2 (ko)
KR (1) KR20210145390A (ko)
CN (1) CN113727043A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210114786A (ko) * 2020-03-11 2021-09-24 에스케이하이닉스 주식회사 이미지 센서
KR20220043463A (ko) * 2020-09-29 2022-04-05 에스케이하이닉스 주식회사 이미지 센싱 장치
KR20230005605A (ko) * 2021-07-01 2023-01-10 삼성전자주식회사 깊이 센서 및 이를 포함하는 이미지 검출 시스템

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI433307B (zh) * 2008-10-22 2014-04-01 Sony Corp 固態影像感測器、其驅動方法、成像裝置及電子器件
KR102102702B1 (ko) * 2013-06-19 2020-04-21 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서
US9581696B2 (en) * 2014-12-22 2017-02-28 Google Inc. Image sensor and light source driver integrated in a same semiconductor package
JP6691101B2 (ja) * 2017-01-19 2020-04-28 ソニーセミコンダクタソリューションズ株式会社 受光素子
CN109729759B (zh) 2017-08-30 2021-09-17 索尼半导体解决方案公司 成像元件和成像装置
KR102473149B1 (ko) * 2017-11-13 2022-12-02 에스케이하이닉스 주식회사 이미지 센서
KR102615195B1 (ko) * 2018-07-19 2023-12-18 삼성전자주식회사 ToF 기반의 3D 이미지 센서 및 그 이미지 센서를 구비한 전자 장치
JP7329318B2 (ja) * 2018-10-25 2023-08-18 ソニーグループ株式会社 固体撮像装置及び撮像装置
JP7277106B2 (ja) * 2018-10-25 2023-05-18 ソニーグループ株式会社 固体撮像装置及び撮像装置
KR20210112055A (ko) * 2020-03-04 2021-09-14 에스케이하이닉스 주식회사 픽셀 및 이를 포함하는 이미지 센서
KR20210114786A (ko) * 2020-03-11 2021-09-24 에스케이하이닉스 주식회사 이미지 센서
KR20220000562A (ko) * 2020-06-26 2022-01-04 에스케이하이닉스 주식회사 이미지 센싱 장치

Also Published As

Publication number Publication date
US20210368122A1 (en) 2021-11-25
US11363224B2 (en) 2022-06-14
CN113727043A (zh) 2021-11-30

Similar Documents

Publication Publication Date Title
CN113938584B (zh) 图像感测装置
KR20210145390A (ko) 이미지 센싱 장치
US20240088177A1 (en) Image sensing device
CN113365006A (zh) 像素及包括像素的图像传感器
US20220246650A1 (en) Image sensing device
US20220208815A1 (en) Image sensing device
US11671722B2 (en) Image sensing device
US20240145523A1 (en) Image sensing device
US20220190008A1 (en) Image sensing device
US11942492B2 (en) Image sensing device
US11722792B2 (en) Image sensing device
US20230118540A1 (en) Image sensing device
US20220278163A1 (en) Image sensing device
KR20230116402A (ko) 이미지 센싱 장치
CN117954461A (en) Image sensing device
US20220415942A1 (en) Image sensing device
KR20220072257A (ko) 이미지 센싱 장치
KR20230024761A (ko) 이미지 센싱 장치

Legal Events

Date Code Title Description
A201 Request for examination