CN117038594A - 芯片封装结构及芯片封装方法 - Google Patents

芯片封装结构及芯片封装方法 Download PDF

Info

Publication number
CN117038594A
CN117038594A CN202311032720.1A CN202311032720A CN117038594A CN 117038594 A CN117038594 A CN 117038594A CN 202311032720 A CN202311032720 A CN 202311032720A CN 117038594 A CN117038594 A CN 117038594A
Authority
CN
China
Prior art keywords
chip
metal bonding
cover plate
bonding layer
upper cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311032720.1A
Other languages
English (en)
Inventor
张晓东
谢国梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN202311032720.1A priority Critical patent/CN117038594A/zh
Publication of CN117038594A publication Critical patent/CN117038594A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了一种芯片封装结构以及芯片封装方法，芯片封装结构包括芯片和保护盖板，所述芯片具有第一表面，所述第一表面上形成有功能区；所述保护盖板包括上盖板以及形成于所述上盖板第一表面的支撑结构，所述保护盖板金属键合于所述芯片的第一表面上，所述支撑结构位于所述上盖板和所述芯片之间，且所述功能区位于所述保护盖板和所述芯片的第一表面围成的空腔之内，其中，所述支撑结构选自玻璃。本发明的芯片封装结构及芯片封装方法，其能够提高芯片封装结构的可靠性，实现芯片的高密封性封装。

Description

芯片封装结构及芯片封装方法
技术领域
本发明是关于半导体封装技术领域，特别是关于一种芯片封装结构及芯片封装方法。
背景技术
现有的芯片，如CMOS image sensor-互补金属氧化物半导体图像传感器(简称CIS芯片)，其晶圆级芯片封装(Wafer Level-Chip Scale Package，WL-CSP)的封装结构中，通常会出现因密封性不足导致封装结构可靠性失效的问题。究其原因是因为，在现有的芯片封装结构中，盖板与芯片之间的围堰的材料通常都采用树脂。而树脂具有较强的吸水性，在一定环境中可能会因吸水导致材料膨胀，从而产生裂纹等现象，最终导致封装结构可靠性失效。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种芯片封装结构及芯片封装方法，其能够提高芯片封装结构的可靠性，实现芯片的高密封性封装。
为实现上述目的，本发明的实施例提供了一种芯片封装结构，包括芯片和保护盖板，所述芯片具有第一表面，所述第一表面上形成有功能区；所述保护盖板包括上盖板以及形成于所述上盖板第一表面的支撑结构，所述保护盖板金属键合于所述芯片的第一表面上，所述支撑结构位于所述上盖板和所述芯片之间，且所述功能区位于所述保护盖板和所述芯片的第一表面围成的空腔之内，其中，所述支撑结构选自玻璃。
在本发明的一个或多个实施方式中，所述支撑结构与所述上盖板之间金属键合设置。
在本发明的一个或多个实施方式中，所述支撑结构与所述上盖板相对的表面上形成有第一金属键合层，所述支撑结构与所述芯片相对的表面上形成有第二金属键合层；所述上盖板的第一表面上形成有第三金属键合层，所述第三金属键合层与所述第一金属键合层相键合；所述芯片的第一表面上形成有第四金属键合层，所述第四金属键合层与所述第二金属键合层相键合。
在本发明的一个或多个实施方式中，所述支撑结构与所述上盖板相对的表面上形成有第一金属键合层，所述支撑结构与所述芯片相对的表面上形成有第二金属键合层；所述上盖板的第一表面上形成有第三金属键合层，所述第三金属键合层上形成有第五金属键合层，所述第五金属键合层与所述第一金属键合层相键合；所述芯片的第一表面上形成有第四金属键合层，所述第四金属键合层上形成有第六金属键合层，所述第六金属键合层与所述第二金属键合层相键合。
在本发明的一个或多个实施方式中，所述保护盖板的材料为透光材料。
在本发明的一个或多个实施方式中，所述上盖板选自玻璃。
在本发明的一个或多个实施方式中，所述支撑结构与所述上盖板一体成型设置。
在本发明的一个或多个实施方式中，所述芯片还包括：位于所述功能区外的焊垫；从所述芯片与第一表面相对的第二表面贯穿所述芯片的通孔，所述通孔暴露出所述焊垫；覆盖所述芯片第二表面和所述通孔侧壁表面的绝缘层；位于所述绝缘层表面且与所述焊垫电学连接的金属层；位于所述金属层和所述绝缘层表面的阻焊层，所述阻焊层具有暴露出部分所述金属层的开孔；填充所述开孔并暴露在所述阻焊层表面之外的外接凸起。
本发明的实施例还提供了一种芯片封装方法，包括：提供晶圆级芯片，所述晶圆级芯片具有第一表面，所述第一表面上形成有功能区；提供玻璃基板，在所述玻璃基板上形成在厚度方向贯穿所述玻璃基板的槽孔；提供上盖板，所述上盖板具有第一表面，将所述玻璃基板金属键合于所述第一表面上，形成保护盖板；将所述保护盖板金属键合于所述晶圆级芯片的第一表面上，所述功能区位于所述保护盖板和所述芯片的第一表面围成的空腔之内。
在本发明的一个或多个实施方式中，在所述玻璃基板的第一表面上形成第二金属键合层，在所述玻璃基板与第一表面相对的第二表面上形成第一金属键合层；在所述上盖板的第一表面上形成第三金属键合层，将所述玻璃基板的第二表面与所述上盖板的第一表面金属键合；在所述芯片的第一表面上形成第四金属键合层，将所述玻璃基板的第一表面与所述芯片的第一表面金属键合。
在本发明的一个或多个实施方式中，在所述玻璃基板的第一表面上形成第二金属键合层，在所述玻璃基板与第一表面相对的第二表面上形成第一金属键合层；在所述上盖板的第一表面上形成第三金属键合层，在所述第三金属键合层上形成第五金属键合层，将所述玻璃基板的第二表面与所述上盖板的第一表面金属键合；在所述芯片的第一表面上形成第四金属键合层，在所述第四金属键合层上形成第六金属键合层，将所述玻璃基板的第一表面与所述芯片的第一表面金属键合。
在本发明的一个或多个实施方式中，所述芯片封装方法还包括：对晶圆级芯片进行CSP封装；切割所述晶圆级芯片、玻璃基板以及上盖板以获得单颗芯片封装结构。
本发明的实施例还提供了一种芯片封装方法，包括：提供晶圆级芯片，所述晶圆级芯片具有第一表面，所述第一表面上形成有功能区；提供保护盖板，所述保护盖板具有第一表面，在所述保护盖板的第一表面上形成与所述芯片功能区相对应的凹槽；将所述保护盖板金属键合于所述晶圆级芯片的第一表面上，所述凹槽覆盖所述功能区。
在本发明的一个或多个实施方式中，所述保护盖板选自玻璃盖板。
在本发明的一个或多个实施方式中，在所述保护盖板的第一表面上形成第二金属键合层；在所述芯片的第一表面上形成第四金属键合层，将所述保护盖板的第一表面与所述芯片的第一表面金属键合。
与现有技术相比，根据本发明实施方式的芯片封装结构和芯片封装方法，实现高密封性封装。
根据本发明实施方式的芯片封装结构和芯片封装方法，通过将支撑结构的材质设置为玻璃，并分别与芯片表面和上盖板表面金属键合，大大减少了水汽吸收的可能性，从而提升封装结构的可靠性。
根据本发明实施方式的芯片封装结构和芯片封装方法，通过直接采用玻璃制作一体化的支撑结构和上盖板，并与与芯片表面金属键合，大大减少了水汽吸收的可能性，从而提升封装结构的可靠性。
附图说明
图1是根据本发明第一实施方式的芯片封装结构的示意图；
图2是根据本发明第二实施方式的芯片封装结构的示意图；
图3是根据本发明第一实施方式的芯片封装方法的工艺流程图；
图4a-图4g是根据本发明第一实施方式的芯片封装方法的步骤结构示意图；
图5是根据本发明第二实施方式的芯片封装方法的工艺流程图；
图6a-图6d是根据本发明第二实施方式的芯片封装方法的步骤结构示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
如背景技术所言，现有的芯片封装结构，盖板与芯片之间的围堰的材料通常都采用树脂。而树脂具有较强的吸水性，在一定环境中可能会因吸水导致材料膨胀，从而产生裂纹等现象，出现因密封性不足导致封装结构可靠性失效的问题。
为了解决上述技术问题，本申请提供了一种芯片封装结构及芯片封装方法，通过更换围堰(支撑结构)的材料并采用金属键合方式实现其与芯片和/或上盖板之间的连接，实现芯片的高密封性封装，提高芯片封装结构的可靠性。
如图1所示，根据本发明一实施方式的芯片封装结构，包括芯片10以及保护盖板20。
芯片10具有相对设置的第一表面10a和第二表面10b，第一表面10a上形成有功能区11以及与功能区耦合的焊垫12。芯片10可以为图像传感器芯片等。功能区11为光学感应区，例如，可以由多个光电二极管阵列排布形成，光电二极管可以将照射至功能区11的光学信号转化为电学信号。焊垫12作为功能区11内器件与外部电路连接的输入和输出端。
保护盖板20可以包括上盖板21以及形成于上盖板21第一表面的支撑结构22。保护盖板20金属键合于芯片10的第一表面10a上，支撑结构22位于上盖板21和芯片10之间，且功能区11位于保护盖板20和芯片10的第一表面10a围成的空腔23之内。
上盖板21的材质为透光材料，且上盖板21的材质优选为玻璃。支撑结构22的材质同样选为玻璃。支撑结构22与上盖板21之间金属键合设置。具体的，支撑结构22与上盖板21相对的表面上形成有第一金属键合层222；上盖板21的第一表面上形成有第三金属键合层211，支撑结构22与上盖板21通过第三金属键合层211与第一金属键合层222相键合而实现金属键合。或者，支撑结构22与上盖板21相对的表面上形成有第一金属键合层222；上盖板21的第一表面上形成有第三金属键合层211，第三金属键合层211上形成有第五金属键合层212，支撑结构22与上盖板21通过第五金属键合层212与第一金属键合层222相键合而实现金属键合。示例性的，第一金属键合层222的材料优选为Cu或者Au。第三金属键合层211的材料优选为Cu。第五金属键合层212的材料优选为Ni和/或Au。
在本实施例中，保护盖板20与芯片10的第一表面10a之间同样采用金属键合设置。具体的，支撑结构22与芯片10相对的表面上形成有第二金属键合层221；芯片10的第一表面10a上形成有第四金属键合层101，支撑结构22与芯片10通过第四金属键合层101与第二金属键合层221相键合而实现金属键合。或者，支撑结构22与芯片10相对的表面上形成有第二金属键合层221；芯片10的第一表面上形成有第四金属键合层101，第四金属键合层101上形成有第六金属键合层102，支撑结构22与芯片10通过第六金属键合层102与第二金属键合层221相键合而实现金属键合。示例性的，第二金属键合层221的材料优选为Cu或者Au。第四金属键合层101的材料优选为Cu。第六金属键合层102的材料优选为Ni和/或Au。
可以理解的是，在上述实施例中，上盖板21和支撑结构22是分体设置再金属键合的。在其他实施例中，上盖板21与支撑结构22还可以一体成型设置，参考图2所示。例如，可以通过在保护盖板20的表面开设凹槽24，形成一体的上盖板和支撑结构。优选的，保护盖板20的材质为玻璃。
在此实施例中，只要将保护盖板20金属键合于芯片10的第一表面10a即可实现封装结构的高密封。具体的，保护盖板20与芯片10相对的表面上形成有第二金属键合层221；芯片10的第一表面10a上形成有第四金属键合层101，保护盖板20与芯片10通过第四金属键合层101与第二金属键合层221相键合而实现金属键合。或者，保护盖板20与芯片10相对的表面上形成有第二金属键合层221；芯片10的第一表面上形成有第四金属键合层101，第四金属键合层101上形成有第六金属键合层102，保护盖板20与芯片10通过第六金属键合层102与第二金属键合层221相键合而实现金属键合。示例性的，第二金属键合层221的材料优选为Cu或者Au。第四金属键合层101的材料优选为Cu。第六金属键合层102的材料优选为Ni和/或Au。
本实施方式中，芯片封装结构还包括：从芯片10与第一表面10a相对的第二表面10b贯穿芯片10的通孔(未标示)，通孔暴露出焊垫12；覆盖芯片10第二表面10b和通孔侧壁表面的绝缘层13；位于绝缘层13表面且与焊垫12电学连接的金属层14；位于金属层14和绝缘层13表面的阻焊层15，阻焊层15具有暴露出部分金属层14的开孔(未标示)；填充开孔，并暴露在阻焊层15表面之外的外接凸起16。上述的结构可以将功能区11通过焊垫12、金属层14和外接凸起16与外部电路连接，传输相应的电信号。
参考图3所示，本申请第一实施方式中提供了一种芯片封装方法，包括：s1，提供晶圆级芯片，晶圆级芯片具有第一表面，第一表面上形成有功能区；s2，提供玻璃基板，在玻璃基板上形成在厚度方向贯穿玻璃基板的槽孔；s3，提供上盖板，上盖板具有第一表面，将玻璃基板金属键合于第一表面上，形成保护盖板；s4，将保护盖板金属键合于晶圆级芯片的第一表面上，功能区位于保护盖板和芯片的第一表面围成的空腔之内。
其中，步骤s3中的上盖板优选为玻璃盖板，玻璃盖板的厚度为200μm-400μm。在将保护盖板金属键合于晶圆级芯片的第一表面的步骤之后，可以对晶圆级芯片进行后续的CSP封装(芯片级封装)，封装完成后，切割晶圆级芯片、玻璃基板以及上盖板以获得单颗芯片封装结构。
本申请通过将玻璃基板制成支撑结构，并分别与玻璃上盖板以及芯片金属键合，减少了水汽吸收的可能性，从而提升封装结构的可靠性，实现高密封性封装。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4a-图4g是根据本发明第一实施方式的芯片封装方法的步骤结构示意图。
请参考图4a所示，提供晶圆级芯片10，晶圆级芯片10具有相对设置的第一表面10a和第二表面10b，第一表面10a上形成有功能区11以及与功能区耦合的焊垫12。
可以理解的是，相邻功能区11之间存在切割沟道，便于晶圆级芯片封装结束后的切割。晶圆级芯片10可以为图像传感器芯片等。功能区11为光学感应区，例如，可以由多个光电二极管阵列排布形成，光电二极管可以将照射至功能区11的光学信号转化为电学信号。焊垫12作为功能区11内器件与外部电路连接的输入和输出端。
参考图4b所示，提供玻璃基板A，玻璃基板A典型的厚度约为200μm-400μm。在玻璃基板A上通过激光技术或者物理方法(如刻蚀等)进行槽孔A1的制作，槽孔A1在在玻璃基板A的厚度方向贯穿在玻璃基板A。槽孔A1的数量与芯片功能区11的数量相对应，槽孔A1的大小大于或者等于芯片功能区11的大小，槽孔A1在玻璃基板A上的位置(相邻槽孔A1之间的间距)与芯片功能区11在芯片上的位置(相邻功能区之间的间距)一致。
参考图4c所示，在玻璃基板A相对的第一表面和第二表面上分别进行金属键合层的制作。示例性的，在玻璃基板A的第一表面上PVD(物理气象沉积)Cu或者蒸镀Au形成第一金属键合层222。在玻璃基板A的第二表面上PVD(物理气象沉积)Cu或者蒸镀Au形成第二金属键合层221。
参考图4d所示，提供上盖板21，上盖板21的材质为透光材料，且上盖板21的材质优选为玻璃。在上盖板21的第一表面上进行金属键合层的制作。示例性的，在上盖板21的第一表面上进行沉积Cu以形成第三金属键合层211。或者，在上盖板21的第一表面上进行沉积Cu形成第三金属键合层211后，再通过再布线层(RDL)的方式在第三金属键合层211上化学镀Ni和/或Au形成第五金属键合层212。
参考图4e所示，在晶圆级芯片10的第一表面10a上进行金属键合层的制作。示例性的，在晶圆级芯片10的第一表面10a上进行沉积Cu以形成第四金属键合层101。或者，在晶圆级芯片10的第一表面10a上进行沉积Cu形成第四金属键合层101后，再通过再布线层(RDL)的方式在第四金属键合层101上化学镀Ni和/或Au形成第六金属键合层102。
在上述技术方案中，第五金属键合层212以及第六金属键合层102的形成，能够进一步提高后续工艺中上盖板21与玻璃基板A、晶圆级芯片10与玻璃基板A之间的金属键合的稳定性。
参考图4f所示，将玻璃基板A分别与晶圆级芯片10和上盖板21金属键合。其中，玻璃基板A与上盖板21通过第三金属键合层211或第五金属键合层212与第一金属键合层222相键合而实现金属键合。玻璃基板A与晶圆级芯片10通过第四金属键合层101或第六金属键合层102与第二金属键合层221相键合而实现金属键合。晶圆级芯片10的功能区11位于玻璃基板A的槽孔A1内(也位于空腔23内)。
参考图4g所示，对晶圆级芯片10进行CSP封装。
具体地，首先，从晶圆级芯片10的第二表面10b对晶圆级芯片10进行减薄，以便于后续通孔的刻蚀，对晶圆级芯片10的减薄可以采用机械研磨、化学机械研磨工艺等；接着，从晶圆级芯片10的第二表面10b对晶圆级芯片10进行刻蚀，形成通孔(未标示)，通孔暴露出晶圆级芯片10的第一表面10a一侧的焊垫12；接着，在晶圆级芯片10的第二表面10b上以及通孔的侧壁上形成绝缘层13，绝缘层13暴露出通孔底部的焊垫12，绝缘层13可以为晶圆级芯片10的第二表面10b提供电绝缘，还可以为通孔暴露出的晶圆级芯片10的衬底提供电绝缘，绝缘层13的材料可以为氧化硅、氮化硅、氮氧化硅或者绝缘树脂；接着，在绝缘层13表面形成连接焊垫12的金属层14，金属层14可以作为再布线层，将焊垫12引至晶圆级芯片10的第二表面10b上，再与外部电路连接，金属层14经过金属薄膜沉积和对金属薄膜的刻蚀后形成；接着，在金属层14表面及绝缘层13表面形成具有开孔(未标示)的阻焊层15，开孔暴露出部分金属层14的表面，阻焊层15的材料为氧化硅、氮化硅等绝缘介质材料，用于保护金属层14；再接着，在阻焊层15的表面上形成外接凸起16，外接凸起16填充开孔，外接凸起16可以为焊球、金属柱等连接结构，材料可以为铜、铝、金、锡或铅等金属材料。
对晶圆级芯片10进行CSP封装处理后，可以使得后续切割获得的芯片封装结构通过外接凸起16与外部电路连接。芯片的功能区11在将光信号转换为电信号后，电信号可以依次通过焊垫12、金属层14和外接凸起16，传输至外部电路进行处理。
沿切割沟道对晶圆级芯片10、玻璃基板A以及上盖板21进行切割，形成多个如图1所示的芯片封装结构。
参考图5所示，本申请第二实施方式中提供了一种芯片封装方法，包括：s1，提供晶圆级芯片，晶圆级芯片具有第一表面，第一表面上形成有功能区；s2，提供保护盖板，保护盖板具有第一表面，在保护盖板的第一表面上形成与芯片功能区相对应的凹槽；s3，将保护盖板金属键合于晶圆级芯片的第一表面上，凹槽覆盖功能区。
其中，在步骤s2中，保护盖板选自玻璃盖板。玻璃盖板的厚度为200μm-400μm。在将保护盖板金属键合于晶圆级芯片的第一表面的步骤之后，可以对晶圆级芯片进行后续的CSP封装(芯片级封装)，封装完成后，切割晶圆级芯片和保护盖板以获得单颗芯片封装结构。
本实施方式与上述第一实施方式不同之处在于，在本实施方式中，支撑结构和上盖板为一体结构，通过刻蚀整块保护盖板而成。即，保护盖板进行开槽后，凹槽的底壁构成上盖板，凹槽的侧壁构成支撑结构。此方案，省去了支撑结构与上盖板之间的金属键合工艺，工艺更加单，且封装密封性和可靠性更好。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6a-图6d是根据本发明第二实施方式的芯片封装方法的步骤结构示意图。
请参考图6a所示，提供晶圆级芯片10，晶圆级芯片10具有相对设置的第一表面10a和第二表面10b，第一表面10a上形成有功能区11以及与功能区耦合的焊垫12。
可以理解的是，相邻功能区11之间存在切割沟道，便于晶圆级芯片封装结束后的切割。晶圆级芯片10可以为图像传感器芯片等。功能区11为光学感应区，例如，可以由多个光电二极管阵列排布形成，光电二极管可以将照射至功能区11的光学信号转化为电学信号。焊垫12作为功能区11内器件与外部电路连接的输入和输出端。
参考图6b所示，提供保护盖板20，保护盖板20优选为玻璃基板，玻璃基板的厚度为200μm-400μm。玻璃基板具有相对设置的第一表面20a和第二表面20b。在玻璃基板的第一表面20a上通过激光技术或者物理方法(如刻蚀等)进行凹槽24的制作，凹槽24的数量与芯片功能区11的数量相对应，凹槽24的大小大于或者等于芯片功能区11的大小，凹槽24在玻璃基板上的位置(相邻凹槽之间的间距)与芯片功能区11在芯片上的位置(相邻功能区之间的间距)一致。
参考图6c所示，在保护盖板20的第一表面20a进行金属键合层的制作，在晶圆级芯片10的第一表面10a上进行金属键合层的制作。将保护盖板20的第一表面20a与晶圆级芯片10的第一表面10a金属键合。示例性的，在保护盖板20的第一表面20a上PVD(物理气象沉积)Cu或者蒸镀Au形成第二金属键合层221。在晶圆级芯片10的第一表面10a上进行沉积Cu以形成第四金属键合层101。或者，在晶圆级芯片10的第一表面10a上进行沉积Cu形成第四金属键合层101后，再通过再布线层(RDL)的方式在第四金属键合层101上化学镀Ni和/或Au形成第六金属键合层102。保护盖板20与晶圆级芯片10通过第四金属键合层101或第六金属键合层102与第二金属键合层221相键合而实现金属键合。
参考图6d所示，对晶圆级芯片10进行CSP封装。
具体地，首先，从晶圆级芯片10的第二表面10b对晶圆级芯片10进行减薄，以便于后续通孔的刻蚀，对晶圆级芯片10的减薄可以采用机械研磨、化学机械研磨工艺等；接着，从晶圆级芯片10的第二表面10b对晶圆级芯片10进行刻蚀，形成通孔(未标示)，通孔暴露出晶圆级芯片10的第一表面10a一侧的焊垫12；接着，在晶圆级芯片10的第二表面10b上以及通孔的侧壁上形成绝缘层13，绝缘层13暴露出通孔底部的焊垫12，绝缘层13可以为晶圆级芯片10的第二表面10b提供电绝缘，还可以为通孔暴露出的晶圆级芯片10的衬底提供电绝缘，绝缘层13的材料可以为氧化硅、氮化硅、氮氧化硅或者绝缘树脂；接着，在绝缘层13表面形成连接焊垫12的金属层14，金属层14可以作为再布线层，将焊垫12引至晶圆级芯片10的第二表面10b上，再与外部电路连接，金属层14经过金属薄膜沉积和对金属薄膜的刻蚀后形成；接着，在金属层14表面及绝缘层13表面形成具有开孔(未标示)的阻焊层15，开孔暴露出部分金属层14的表面，阻焊层15的材料为氧化硅、氮化硅等绝缘介质材料，用于保护金属层14；再接着，在阻焊层15的表面上形成外接凸起16，外接凸起16填充开孔，外接凸起16可以为焊球、金属柱等连接结构，材料可以为铜、铝、金、锡或铅等金属材料。
对晶圆级芯片10进行CSP封装处理后，可以使得后续切割获得的芯片封装结构通过外接凸起16与外部电路连接。芯片的功能区11在将光信号转换为电信号后，电信号可以依次通过焊垫12、金属层14和外接凸起16，传输至外部电路进行处理。
沿切割沟道对晶圆级芯片10和保护盖板20进行切割，形成多个如图2所示的芯片封装结构。
与现有技术相比，根据本发明实施方式的芯片封装结构和芯片封装方法，能实现高密封性封装。
根据本发明实施方式的芯片封装结构和芯片封装方法，通过将支撑结构的材质设置为玻璃，并分别与芯片表面和上盖板表面金属键合，大大减少了水汽吸收的可能性，从而提升封装结构的可靠性。
根据本发明实施方式的芯片封装结构和芯片封装方法，通过直接采用玻璃制作一体化的支撑结构和上盖板，并与与芯片表面金属键合，大大减少了水汽吸收的可能性，从而提升封装结构的可靠性。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。

Claims (10)

1.一种芯片封装结构，其特征在于，包括：
芯片，具有第一表面，所述第一表面上形成有功能区；
保护盖板，包括上盖板以及形成于所述上盖板第一表面的支撑结构，所述保护盖板金属键合于所述芯片的第一表面上，所述支撑结构位于所述上盖板和所述芯片之间，且所述功能区位于所述保护盖板和所述芯片的第一表面围成的空腔之内，其中，所述支撑结构选自玻璃。
2.如权利要求1所述的芯片封装结构，其特征在于，所述支撑结构与所述上盖板之间金属键合设置。
3.如权利要求2所述的芯片封装结构，其特征在于，所述支撑结构与所述上盖板相对的表面上形成有第一金属键合层，所述支撑结构与所述芯片相对的表面上形成有第二金属键合层；
所述上盖板的第一表面上形成有第三金属键合层，所述第三金属键合层与所述第一金属键合层相键合；
所述芯片的第一表面上形成有第四金属键合层，所述第四金属键合层与所述第二金属键合层相键合；或者，
所述支撑结构与所述上盖板相对的表面上形成有第一金属键合层，所述支撑结构与所述芯片相对的表面上形成有第二金属键合层；
所述上盖板的第一表面上形成有第三金属键合层，所述第三金属键合层上形成有第五金属键合层，所述第五金属键合层与所述第一金属键合层相键合；
所述芯片的第一表面上形成有第四金属键合层，所述第四金属键合层上形成有第六金属键合层，所述第六金属键合层与所述第二金属键合层相键合。
4.如权利要求1所述的芯片封装结构，其特征在于，所述上盖板选自玻璃；和/或，
支撑结构与所述上盖板一体成型设置。
5.如权利要求1所述的芯片封装结构，其特征在于，所述芯片还包括：
位于所述功能区外的焊垫；
从所述芯片与第一表面相对的第二表面贯穿所述芯片的通孔，所述通孔暴露出所述焊垫；
覆盖所述芯片第二表面和所述通孔侧壁表面的绝缘层；
位于所述绝缘层表面且与所述焊垫电学连接的金属层；
位于所述金属层和所述绝缘层表面的阻焊层，所述阻焊层具有暴露出部分所述金属层的开孔；
填充所述开孔，并暴露在所述阻焊层表面之外的外接凸起。
6.一种芯片封装方法，其特征在于，包括：
提供晶圆级芯片，所述晶圆级芯片具有第一表面，所述第一表面上形成有功能区；
提供玻璃基板，在所述玻璃基板上形成在厚度方向贯穿所述玻璃基板的槽孔；
提供上盖板，所述上盖板具有第一表面，将所述玻璃基板金属键合于所述第一表面上，形成保护盖板；
将所述保护盖板金属键合于所述晶圆级芯片的第一表面上，所述功能区位于所述保护盖板和所述芯片的第一表面围成的空腔之内。
7.如权利要求6所述的芯片封装方法，其特征在于，在所述玻璃基板的第一表面上形成第一金属键合层，在所述玻璃基板与第一表面相对的第二表面上形成第二金属键合层；
在所述上盖板的第一表面上形成第三金属键合层，将所述玻璃基板的第一表面与所述上盖板的第一表面金属键合；
在所述芯片的第一表面上形成第四金属键合层，将所述玻璃基板的第二表面与所述芯片的第一表面金属键合；或者，
在所述玻璃基板的第一表面上形成第一金属键合层，在所述玻璃基板与第一表面相对的第二表面上形成第二金属键合层；
在所述上盖板的第一表面上形成第三金属键合层，在所述第三金属键合层上形成第五金属键合层，将所述玻璃基板的第一表面与所述上盖板的第一表面金属键合；
在所述芯片的第一表面上形成第四金属键合层，在所述第四金属键合层上形成第六金属键合层，将所述玻璃基板的第二表面与所述芯片的第一表面金属键合。
8.如权利要求6所述的芯片封装方法，其特征在于，还包括：
对晶圆级芯片进行CSP封装；
切割所述晶圆级芯片、玻璃基板以及上盖板以获得单颗芯片封装结构。
9.一种芯片封装方法，其特征在于，包括：
提供晶圆级芯片，所述晶圆级芯片具有第一表面，所述第一表面上形成有功能区；
提供保护盖板，所述保护盖板具有第一表面，在所述保护盖板的第一表面上形成与所述芯片功能区相对应的凹槽；
将所述保护盖板金属键合于所述晶圆级芯片的第一表面上，所述凹槽覆盖所述功能区。
10.如权利要求9所述的芯片封装方法，其特征在于，所述保护盖板选自玻璃盖板。
CN202311032720.1A 2023-08-16 2023-08-16 芯片封装结构及芯片封装方法 Pending CN117038594A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311032720.1A CN117038594A (zh) 2023-08-16 2023-08-16 芯片封装结构及芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311032720.1A CN117038594A (zh) 2023-08-16 2023-08-16 芯片封装结构及芯片封装方法

Publications (1)

Publication Number Publication Date
CN117038594A true CN117038594A (zh) 2023-11-10

Family

ID=88640840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311032720.1A Pending CN117038594A (zh) 2023-08-16 2023-08-16 芯片封装结构及芯片封装方法

Country Status (1)

Country Link
CN (1) CN117038594A (zh)

Similar Documents

Publication Publication Date Title
US10446504B2 (en) Chip package and method for forming the same
US10056419B2 (en) Chip package having chip connected to sensing device with redistribution layer in insulator layer
US7663213B2 (en) Wafer level chip size packaged chip device with a double-layer lead structure and method of fabricating the same
US6252300B1 (en) Direct contact through hole type wafer structure
US6352923B1 (en) Method of fabricating direct contact through hole type
US9502455B2 (en) Optical apparatus having resin encased stacked optical and semiconductor devices
US8716109B2 (en) Chip package and fabrication method thereof
US10109663B2 (en) Chip package and method for forming the same
US9379072B2 (en) Chip package and method for forming the same
US20190096866A1 (en) Semiconductor package and manufacturing method thereof
US20090085134A1 (en) Wafer-level image sensor module, method of manufacturing the same, and camera module
CN101312200A (zh) 影像感测装置及其制造方法
US11309296B2 (en) Semiconductor package and manufacturing method thereof
US20170117242A1 (en) Chip package and method for forming the same
US8659019B2 (en) Semiconductor device
CN110943052B (zh) 晶片封装体及其制造方法
CN110993513A (zh) 一种cis芯片的晶圆级扇出型封装方法以及结构
CN106898625B (zh) 图像传感器芯片的封装结构及封装方法
KR20160090972A (ko) 이미지 센서 패키지 및 제조 방법
CN110797358B (zh) 晶片封装体及其制造方法
CN220569663U (zh) 芯片封装结构
US20110204487A1 (en) Semiconductor device and electronic apparatus
CN117038594A (zh) 芯片封装结构及芯片封装方法
US7205095B1 (en) Apparatus and method for packaging image sensing semiconductor chips
CN220569635U (zh) 芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination