TWI464835B - 半導體封裝體及其製造方法 - Google Patents
半導體封裝體及其製造方法 Download PDFInfo
- Publication number
- TWI464835B TWI464835B TW098111006A TW98111006A TWI464835B TW I464835 B TWI464835 B TW I464835B TW 098111006 A TW098111006 A TW 098111006A TW 98111006 A TW98111006 A TW 98111006A TW I464835 B TWI464835 B TW I464835B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor substrate
- semiconductor
- bonding
- substrate
- semiconductor package
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 227
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims description 175
- 238000000034 method Methods 0.000 claims description 52
- 230000001681 protective effect Effects 0.000 claims description 50
- 230000008569 process Effects 0.000 claims description 25
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 229920005989 resin Polymers 0.000 description 45
- 239000011347 resin Substances 0.000 description 45
- 239000000853 adhesive Substances 0.000 description 36
- 230000001070 adhesive effect Effects 0.000 description 36
- 235000012431 wafers Nutrition 0.000 description 33
- 239000000463 material Substances 0.000 description 27
- 239000010410 layer Substances 0.000 description 22
- 230000003287 optical effect Effects 0.000 description 16
- 239000012790 adhesive layer Substances 0.000 description 13
- 238000009826 distribution Methods 0.000 description 10
- 230000008859 change Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000012423 maintenance Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 7
- 238000010348 incorporation Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 238000005304 joining Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000002788 crimping Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 206010034972 Photosensitivity reaction Diseases 0.000 description 3
- 239000004840 adhesive resin Substances 0.000 description 3
- 229920006223 adhesive resin Polymers 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 230000036211 photosensitivity Effects 0.000 description 3
- -1 polyimine Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- QQONPFPTGQHPMA-UHFFFAOYSA-N propylene Natural products CC=C QQONPFPTGQHPMA-UHFFFAOYSA-N 0.000 description 2
- 125000004805 propylene group Chemical group [H]C([H])([H])C([H])([*:1])C([H])([H])[*:2] 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000011135 tin Substances 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- KODMFZHGYSZSHL-UHFFFAOYSA-N aluminum bismuth Chemical compound [Al].[Bi] KODMFZHGYSZSHL-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-O phosphonium Chemical compound [PH4+] XYFCBTPGUUZFHI-UHFFFAOYSA-O 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
本發明係有關於具有中空構造的半導體封裝體及其製造方法。本申請案係對於2008年4月4日所申請的日本專利公開公報第2008-098770號主張優先權，並於此處引用其內容。
過去以來係使用鑄模型封裝體作為半導體封裝體之封裝方法，然而近年來晶片尺寸封裝體(CSP)係由於市場之封裝體尺寸的縮小要求而受到注目。其中，對於以光學元件為代表之必須於機能元件表面具有中空構造之MEMS元件實施CSP時，係使用透過形成中空圖案的接合層將元件基板與由玻璃等構成的保護基板接合之方法。前述中空圖案係在與保護基板接合之後變成中空構造。
前述中空圖案之設置位置必須在光學元件中於感光部上形成中空構造，因此，形成於接合層之中空圖案係以露出感光部之形式設置。在其他的MEMS元件中係於感測部及作業部上形成中空圖案。接合層的材料可使用各種材料且不限於有機材料、無機材料，但特別在光學元件中係由於樹脂製感光部的耐熱性所引起之加工溫度的上限等限制而大多使用樹脂製的接合層。
又，前述中空圖案之形成方法係以分配法、印刷法等既簡便且成本低。然而，在元件表面加工明顯趨向細微化之半導體業界，相對於賦予感光性的樹脂材料係以光刻法為主流。
可實施光刻法且兼具接合層的黏著性之樹脂材料係以丙烯為代表。又，即使為具有黏著性但並未顯現感光性之材料亦可藉由混入感光成分而得到可實施光刻法之接合材料。此種樹脂材料已有環氧、矽、酚、聚醯亞胺及該等化合物之混合物等多種提案。
要發現該等樹脂材料的黏著力，須有在樹脂材料圖案成形後進行的被黏著基板與樹脂材料之熱壓接合所引起的熱硬化反應。熱壓接合時的主要參數有黏著時的氣體環境壓力、接合壓力、接合溫度。
使用前述樹脂材料形成前述中空封裝體後將要求兩項品質。第1項品質為封裝體的可靠性(密接性)，用以確保必須具有可充分引出接合層材料本來的黏著強度之熱壓接合條件。再者，亦必須防止氣泡捲入黏著介面所造成的黏著面積損失。
用以充分引出接合層材料本來的黏著強度，必須在黏著初期按壓接合材料與被黏著基板，並接近於充分距離以顯現化學性黏著力。用以達成的過程條件一般需要壓接壓力、壓接溫度皆高。為了消除影響可靠性及外觀品質兩者之氣泡捲入黏著介面，除了前述高壓接壓力、高壓接溫度之外還必須降低黏著時的氣體環境壓力。
又，第2項品質為封裝體的外觀品質。具體而言，即要求氣泡不要捲入黏著介面、及減少熱壓接合後的接合層圖案之尺寸寬幅與熱壓接合前的接合層圖案之尺寸寬幅的偏差(尺寸維持)。
尺寸變化的主要原因係熱壓接合時的接合材料之塑性變形及超過軟化點而引起的流動變形。變形量過大時，不僅會對外觀品質造成影響，亦會變成接合層材料滲入光學感測器的感光領域表面之結果，並引起元件的特性不良。容易引起變形的製程條件大致出自於壓接壓力、壓接溫度皆高的情形，故，需要低壓接壓力、低壓接溫度來使之抑制。
如此，在中空封裝體的可靠性及外觀品質上，由於各自的確保方面所需的熱壓接合條件完全相反，因此，要兼顧時則必須調整熱壓接合條件。
關於此種問題，已提出在固體攝像元件的受光部及黏著樹脂之間設置堤部，以防止黏著樹脂滲入受光部之構造(參考專利文獻1)。根據此提案可藉由堤部機能防止黏著樹脂滲入受光部，因此容易適應高壓接壓力、高壓接溫度之製程，但卻並未揭示關於圖案尺寸維持的解決對策。
習知技術難以兼顧可靠性及外觀品質的理由之一有中空圖案相對於元件晶片的位置及尺寸之關係。第11圖係模式性顯示習知光學元件晶片之平面圖、101係感光領域、102係中空領域、103係黏著領域、104係光學元件晶片、112係光學元件晶片上的電極片。該電極片係使用金屬細線及貫通配線等，用以電性連接光學元件晶片及外部電路而設置者。雖並未圖示，但實際的光學元件晶片係於感光領域及電極片之間形成細微的表面配線，並另外於該配線間配置多數機能元件。
在第11圖中，感光領域與元件晶片的長寬尺寸比不同且中心座標相等。又，第11圖中的Wh1
、Wh2
、Wv1
、Wv2
係表示各個黏著領域的寬幅，即為第11圖中從中空領域所視的左邊方向、右邊方向、上面方向、下面方向的各自寬幅。
習知的中空封裝體設計係以與感光領域距離等間隔地設置中空領域為主流。如第11圖所示在感光領域及元件晶片的長寬尺寸比例不同的情形下實施如過去般的設計時，黏著領域的4邊寬幅將產生差異。第11圖係Wh1
=Wh2
<Wv1
=Wv2
。
第12圖係在與第11圖同樣的Wh1
=Wh2
<Wv1
=Wv2
之元件晶片壓接同尺寸的被黏著基板時，根據有限元素分析來描繪施加於接合層的應力之分布。第12圖下方所設置的水平尺表示「應力值」，且表示應力隨著從左側(原圖為藍色)越往右側(原圖為紅色)越大。
在第12圖中，顯然與施加於寬幅大的寬度方向黏著寬幅(Wv1
、Wv2
)之應力值相比，寬幅小的長度方向黏著寬幅(Wh1
、Wh2
)承受較大的應力。即，於寬幅不同的接合層全面施加一定重量並壓接被黏著基板時，會隨著黏著寬幅的大小產生局部性的應力不均。結果，在黏著寬幅窄的領域容易因為過度應力而產生接合材料的塑性變形，另一方面，在黏著寬幅寬的領域係呈現低應力而容易產生氣泡混入等的接合不良。
第13圖係模式性顯示另一光學元件晶片之平面圖。在第13圖中，感光領域與晶片的長寬尺寸比例不同且中心座標亦不同。因此，黏著寬幅之關係為Wh1
≠Wh2
≠Wv1
≠Wv2
。實際的元件晶片設計亦有考慮到感光領域以外的構造體之配置，因此，感光領域與元件晶片的中心座標一般係如第13圖所示地產生偏移。相對於此種元件如習知者以與感光領域距離等間隔地設置中空領域時，可輕易地想像其熱壓接合時的應力分布會比起第12圖所示情形更加惡化(局部性的應力產生更明顯的不均)。
【專利文獻1】日本專利公開公報第2003-92394號
發明揭示
本發明係有鑑於上述事情而提案者，且其第一目的在於提供一種於具有中空構造之半導體封裝體中，於面內均一化半導體基板與保護基板熱壓接合時所施加的應力，並兼顧接合可靠性及尺寸維持之半導體封裝體。
又，本發明之第二目的在於提供一種可利用容易的方法得到於具有中空構造之半導體封裝體的製造中，於面內均一化半導體基板與保護基板熱壓接合時所施加的應力，並兼顧接合可靠性及尺寸維持之半導體封裝體之半導體封裝體的製造方法。
用以解決上述問題並達成相關目的，本發明係採用下述方法。
(1)即，本發明之第1半導體封裝體包含有：半導體基板；機能元件，係配置於該半導體基板的其中一面側者；保護基板，係配置成與前述半導體基板的其中一面相向，且由前述半導體基板表面具有預定間隔而配置者；及接合構件，係配置成包圍前述機能元件，且接合前述半導體基板與前述保護基板者。又，前述機能元件具有與在前述半導體基板的其中一面上藉前述接合構件所包圍的面之形狀相異的形狀、或配置於在前述半導體基板的其中一面上藉前述接合構件所包圍的面中偏離該中央區域之領域。
(2)如前述(1)之半導體封裝體，亦可採用於前述半導體基板的其中一面側配置多數前述機能元件，且前述接合構件係配置成分別包圍前述多數機能元件之結構。
(3)如前述(1)或(2)之半導體封裝體，亦可前述接合構件之寬幅的最小值為a、最大值為b時，b/a在1~19之範圍。
(4)如前述(3)之半導體封裝體，亦可前述接合構件的外周面至少與前述保護基板之外端面或前述半導體基板之外端面於大致同一面上。
(5)一種半導體封裝體之製造方法，該半導體封裝體包含有：半導體基板；機能元件，係配置於該半導體基板的其中一面側者；保護基板，係配置成與前述半導體基板的其中一面相向，且由前述半導體基板表面具有預定間隔而配置者；及接合構件，係配置成包圍前述機能元件，且接合前述半導體基板與前述保護基板者，又，前述機能元件係具有與在前述半導體基板的其中一面上藉前述接合構件所包圍的面之形狀相異的形狀、或配置於在前述半導體基板的其中一面上藉前述接合構件所包圍的面中偏離該中央區域之領域；又，該半導體封裝體之製造方法包含有：於至少具有1個以上的機能元件之半導體基板上，配置格子狀接合構件，以分別包圍前述機能元件的製程；透過前述接合構件接合前述半導體基板與前述保護基板之製程；及使前述接合構件配置於外周領域地單片化前述半導體基板之製程。
(6)如前述(5)之半導體封裝體之製造方法，亦可前述接合構件之寬幅的最小值為a、最大值為b時，b/a在1~19之範圍。
根據本發明之半導體封裝體，機能元件具有與在前述半導體基板的其中一面上藉前述接合構件所包圍的面之形狀相異的形狀、或配置於在前述半導體基板的其中一面上藉前述接合構件所包圍的面中偏離該中央區域之領域。結果，可減低在藉由熱壓接合接合半導體基板與保護基板時於面內產生的壓力不均。又，可抑制氣泡混入所引起的接合不良。因此，可提供一種兼顧接合可靠性及尺寸維持之半導體封裝體。
根據本發明之半導體封裝體的製造方法，係在具有至少1個以上的機能元件之半導體基板上，配置分別包圍前述機能元件之格子狀的接合構件，並透過前述接合構件接合前述半導體基板及前述保護基板。結果，可減低藉由熱壓接合將半導體基板與保護基板接合時於面內產生的壓力不均。此外，可抑制氣泡混入所造成的接合不良。接著，使前述接合構件配置於外周領域地單片化前述半導體基板，藉此，可提供一種可利用容易的方法得到兼顧接合可靠性與尺寸維持的半導體封裝體之半導體封裝體的製造方法。
第1A圖係模式性顯示本發明半導體封裝體之其中一實施型態之截面圖。
第1B圖係相同半導體封裝體之平面圖。
第1C圖係相同半導體封裝體之平面圖。
第2圖係顯示於相同半導體封裝體中，壓接保護基板時施加於接合層之應力分布。
第3圖係顯示接合構件的寬幅比率與應力比率之關係。
第4圖係模式性顯示本發明半導體封裝體的另一實施型態之平面圖。
第5圖係模式性顯示本發明半導體封裝體的另一實施型態之平面圖。
第6圖係模式性顯示本發明半導體封裝體的另一實施型態之平面圖。
第7圖係模式性顯示本發明半導體封裝體的另一實施型態之平面圖。
第8圖係模式性顯示本發明半導體封裝體的另一實施型態之平面圖。
第9圖係模式性顯示排列4個(4個2×2的排列)第8圖所示的半導體封裝體之狀態。
第10A圖係顯示一例第1A圖~第1C圖所示半導體裝置的製造方法之製程順序之截面圖。
第10B圖係顯示一例相同半導體裝置的製造方法之製程順序之截面圖。
第10C圖係顯示一例相同半導體裝置的製造方法之製程順序之截面圖。
第10D圖係顯示一例相同半導體裝置的製造方法之製程順序之截面圖。
第10E圖係顯示一例相同半導體裝置的製造方法之製程順序之截面圖。
第11圖係模式性顯示習知半導體封裝體之一例之平面圖第12圖係顯示於壓接被黏著基板時施加於接合層之應力分布。
第13圖係模式性顯示習知半導體封裝體之另一例之平面圖。
第14圖係模式性顯示配置於偏離接合構件所包圍的面之中央區域的領域之機能元件之平面圖。
以下說明用以實施本發明半導體封裝體之最佳實施型態。又，各實施型態係用以更加理解本發明之要旨而具體說明者，且只要並未特別指定則不可僅根據各實施型態來限定本發明。
第1A~1C圖係顯示關於本發明半導體封裝體之其中一實施型態。第1A圖係截面圖，而第1B圖及第1C圖係模式性顯示機能元件與接合構件在半導體封裝體的位置關係之平面圖。第1B圖及第1C圖係分別表示從半導體封裝體上方看到的正方形及長方形之情形。
該半導體封裝體1A、1A’(1)係至少具有半導體基板10、配置於該半導體基板10的其中一面之機能元件11、配置與前述半導體基板10的其中一面相向且距離前述半導體基板10表面預定間隔之保護基板20、及配置包圍前述機能元件11且將前述半導體基板10與前述保護基板20接合之接合構件21。
又，在本發明半導體封裝體1中，前述機能元件11具有與在前述半導體基板10的其中一面上藉前述接合構件21所包圍的面A之形狀相異的形狀、或配置於在前述半導體基板10的其中一面上藉前述接合構件21所包圍的面A中偏離該中央區域之領域。
又，第14圖係模式性顯示配置於偏離接合構件所包圍的面之中央區域的領域之機能元件之平面圖。第14圖係顯示從上方看時接合構件21及機能元件11各自的面之形狀皆為長方形之情形。
如第14圖所示，相對於前述接合構件21所包圍的面A各邊拉出垂直二等分線X1及Y1時，該等線之交點係對應於前述接合構件21所包圍的面A之中心C1。該中心C1為前述接合構件21所包圍的面A之中央區域。即，偏離前述接合構件21所包圍的面A之中央區域之領域係指前述接合構件21所包圍的面A當中的前述中心C1以外之領域。另一方面，相對於前述機能元件11的各邊拉出垂直二等分線X2及Y2時，該等線的交點係對應於前述機能元件11之面的中心C2。
即，配置於偏離接合構件所包圍的面之中央區域之領域的前述機能元件11係指在前述接合構件21所包圍的面A當中，配置前述機能元件11的面之中心C2位於該中心C1(中央區域)以外的領域。
又，機能元件之形狀只要可確定從上方看到的面之中心的話則不限定其形狀。例如，亦可為四角形、橢圓形、圓形或去角的四角形等。同樣地，接合構件所包圍的面之形狀亦只要可確定從上方看到的面之中心的話則不限定其形狀。例如，亦可為四角形或去角的四角形等。
在本發明中，機能元件11具有與在前述半導體基板10的其中一面上藉前述接合構件21所包圍的面A之形狀相異的形狀、或配置於在前述半導體基板10的其中一面上藉前述接合構件21所包圍的面A中偏離該中央區域之領域。結果，可減低在藉由熱壓接合接合半導體基板10與保護基板20時於面內產生的壓力不均。又，可抑制氣泡混入所引起的接合不良。藉此，半導體封裝體1可成為兼顧封裝體的接合可靠性及封裝體的尺寸維持者。
半導體基板10係由如矽等構成。半導體基板10係於其中一表面10a形成機能元件11及電極片12，並具有可電性連接另一表面10b及該電極片12之貫通電極13。貫通電極13係於貫通半導體基板10的表裡兩面之微細孔14內面，填充隔著絕緣膜15的導電體16而構成者。又，與貫通電極13電性連接之配線部17配置有用以連接外部之凸塊18。
本實施型態之機能元件11之例有如CCD元件等影像感測器。如此，在機能元件11為光學元件時，宜於機能元件11的使用波段具有光透射性，此時，可使用由玻璃或透光性樹脂等構成的保護基板20。又，保護基板20亦可為具有各種光學過濾機能或透鏡機能等之光學機能者。
做為機能元件11的另一例子，例如以晶圓級封裝MEMS元件(MEMS=Micro Electro Mechanical System；微機電系統)等之時，基於具有可動部等之理由亦可適用於必須在MEMS元件周圍具有空腔之封裝體。可做為封裝對象之MEMS元件有如微電流電驛、微動開關、壓力感測器、加速度感測器、高頻過濾器、微鏡等。
電極片12及配線部17適合使用如鋁(Al)、銅(Cu)、鋁-矽(Al-Si)合金或鋁-矽-銅(Al-Si-Cu)合金等導電性優異之材料，然而該等材料具有容易氧化之性質。
絕緣膜15可使用氧化矽(SiO2
)、氮化矽(Si3
N4
)、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)等，且只要配合半導體封裝體1的使用環境適當選擇即可。
導電體16只要是優良的電性導體即可並無特別限制，且除了電阻低的銅、鋁、鎳、鉻、銀、錫等以外，亦可利用Au-Sn、Sn-Pb等合金、或Sn基、Pb基、Au基、In基等之焊錫合金等金屬。
保護基板20係隔著間隔配置於機能元件11上方，且具有保護機能元件11等之功能。保護基板20可使用由樹脂、玻璃或金屬等構成之板材。
接合構件21係確保半導體基板10與保護基板20之間隔以及接合保護基板20與半導體基板10者。接合構件21係設置於可在保護基板20與半導體基板10接合時，無間隙地包圍機能元件11的周圍，且可在並未覆蓋面向半導體基板表面10a的機能元件11之情形下完全覆蓋多數個排列於半導體基板表面10a的電極片12之預定位置。藉此，與機能元件11鄰接之空間(中空部2)可藉由半導體基板10、保護基板20及接合構件21而氣密式密封。再者，電極片12表面受到物理性的覆蓋保護且可提高機械強度。
接合構件21雖並非受到特別限定者，但可使用如丙烯、矽、酚、聚醯亞胺等樹脂材料。
接合構件21之高度(厚度)並非特別限定者，且可配合機能元件11所要求的樣式等條件自由選擇。但在如接合構件21的高度(厚度)為數μm~數百μm之範圍時，可於機能元件11的周圍確保充分的空腔並且可抑制半導體封裝體1整體的尺寸。
具體者係留待後述，然而，特別在本發明半導體封裝體1之接合構件21與機能元件11的關係方面，機能元件11具有與在前述半導體基板10的其中一面上藉前述接合構件21所包圍的面A之形狀相異的形狀、或配置於在前述半導體基板10的其中一面上藉前述接合構件21所包圍的面A中偏離其中央區域之領域。藉此，可兼顧半導體封裝體1的接合可靠性與尺寸維持。
又，接合構件21的寬幅最小值為a、最大值為b時，b/a宜為1~19之範圍。藉此，可將熱壓接合半導體基板10與保護基板20後的中空部之尺寸變化抑制成更少。
又，接合構件21的外周面宜至少與前述保護基板20之外端面或前述半導體基板10之外端面於大致同一面上。
為了於預定位置形成接合構件21，可利用例如使用液狀樹脂並藉由印刷法塗布於預定位置、或藉由光刻技術使業經壓膜之乾膜僅留下預定位置並進行圖案成形之方法等。
可使用如環氧樹脂或感光性BCB樹脂等做為用於黏著劑層22的黏著劑。黏著劑層22可藉由於保護基板20表面塗布黏著劑而形成。黏著劑之塗布方法雖沒有特別限定，但可使用如戳印、點膠、旋轉塗布、噴塗等之方法。黏著劑層22之厚度係可配合黏著劑材料種類得到充分的黏著強度之厚度。
接著，說明作為本發明重點之前述接合構件21的配置及接合構件21的寬幅。
用以同時解決由於接合構件21之寬幅、即黏著領域寬幅的不均而引起的中空部之尺寸變化及黏著不良，只要改善作為其原因之黏著領域寬幅的不均即可。因此，必須於過去距離感光領域等間隔地設置中空領域之設計方法加上變更。
第1B圖係適用於從上方看呈現正方形的半導體晶片之一例，且模式性顯示機能元件11與接合構件21於半導體封裝體1A(1)中的位置關係之平面圖，並且為改變第8圖所示的黏著領域之寬幅者。具體而言，接合構件21的4邊寬幅全部相等。即，第1B圖係Wh1
=Wh2
=Wv1
=Wv2
。
第2圖係藉由有限元素法描繪相對於具有如此設計的接合構件之半導體晶片，壓接同尺寸的黏著基板時的施重分布者。比較第2圖及第9圖時，第2圖係黏著領域4邊的壓接重量分布明顯地均一化。由此可知，使用本發明之設計方法時，可減低壓接重量分布在黏著領域的不均一性，並解決前述問題。
在具有使用本發明的中空構造之半導體封裝體1中，黏著領域必然會變窄，換句話說即接合構件21僅覆蓋保護半導體基板10的外周附近。然而，在半導體基板10中該表面係受到所謂的鈍化膜之覆蓋保護，基本上不需要接合構件21的覆蓋保護。
做為例外性的去除鈍化膜之處，有在藉由與金屬細線的熔接以確保與外部電路的電性導通等之目的下所設置的電極片12(I/O片)。又，基於抑制濕蝕的觀點，該電極片12宜藉由接合構件21覆蓋保護。雖在基板上具有多數該電極片12，但由於必須避免與外部電路電性連接的多數金屬銅線短路之情形，故經常配置於半導體基板10的外周領域。藉此，即使在使用本發明之情形中，亦可充分覆蓋保護配置於半導體基板表面10a的外周之電極片12，且不會產生封裝體構造之問題。
又，換句話說，本發明之黏著領域的最小寬幅只要比電極片的寬幅略大即可。又，在後鑽孔(Via Last)的貫通配線形成製程方面需有前述電極片的覆蓋保護。
在本發明中，相對於接合構件21的寬幅比率實際上產生何種程度的應力分布係構成問題。第3圖係顯示接合構件21的寬幅比率與應力比率之關係。
與第1A~1C圖同樣地，這是相對於Wh1
=Wh2
<Wv1
=Wv2
之晶片，在晶片尺寸固定的狀態下對於改變Wh、Wv的比率之模型進行有限元素分析之結果。橫軸係樹脂寬幅比(Wv/Wh)、縱軸係應力比(σWh
/σWv
)。在此，應力比(σWh
/σWv
)係施加於Wv之應力值σWv
及施加於Wh之應力值σWh
的比率。
又，第1C圖係適用於從上方看呈現長方形的半導體晶片之一例，且前述本發明之實施方式即使相對於此種長方形的半導體晶片亦可發揮其效果。
根據第3圖可清楚得知，隨著樹脂寬幅比的增加，應力比亦有減少之傾向。又，其減少傾向可分類成3個領域。首先，第一領域α之樹脂寬幅比在1~5之間。在該領域中相對於樹脂寬幅比的應力比急速減少，且顯示接近於直線的反應。此外，第二領域β之樹脂寬幅比在5~19之間。在該領域中，相對於樹脂寬幅比之應力比的減少傾向比起前述第一領域α趨緩，且其形狀呈現曲線。又，第三領域γ之樹脂寬幅比在19~35.5之間。在該領域中，相對於樹脂寬幅比的變動之應力比減少的非常緩慢，且再度顯示直線性。
用以判定第一領域α~第三領域γ的邊界值，於第3圖拉出2條外插線L1
、L2
。第1條外插線L1
係連結樹脂寬幅比1的應力比及之後開始失去直線性前的應力比之線往高樹脂寬幅比側延長者。第2條外插線L2
係連結在樹脂寬幅比35.5的應力比及朝向低樹脂寬幅比側開始失去直線性前的應力比之線往低樹脂寬幅比側延長者。並判斷外插線L1
及應力比曲線開始失去重疊之樹脂寬幅比為第一領域α及第二領域β的邊界值。又，判斷外插線L1
及應力比曲線開始重疊的樹脂寬幅比為第二領域β及第三領域γ的邊界值。
第一領域α係隨著樹脂寬幅比的增加開始於各樹脂寬幅產生應力差之領域，且可使用彈簧模式做為該領域的接合構件21之反應。即，只要採用該領域所包含的樹脂寬幅比，熱壓接合後的接合構件21即可在施重解開後回復到原本的形狀。藉此，接合構件21可輕易地維持尺寸，故應盡可能設計接合構件21於第一領域α的樹脂寬幅比以內。
第二領域β係樹脂寬幅短的一邊(Wh)之歪斜量變大，且施加應力部分性地達到降伏應力之領域。具體來說，該「部分性」係指接合構件21的端部(如與中空部2的邊界線、中空部2的角部)等容易施加高應力之部分。因此，於樹脂寬幅短的1邊形成部分性彈簧模式無法適應之不穩定狀態。部分性的降伏應力會造成施加於極小領域的應力值之積分量(圖中應力比之分子)停止直線增加，故應力比曲線隨之失去直線性。在該領域中，只要為樹脂寬幅比短之邊即會於該達到降伏應力之部分開始產生圖案變化。雖應該避免採用此種樹脂寬幅比，但元件晶片的設計在接合構件21之設計不可能於第一領域α內時，及樹脂邊與感光領域之距離可能產生較大變形時，仍可於第二領域β之範圍內的接合領域進行設計。
第三領域γ係樹脂寬幅短的1邊幾乎全部承受降伏應力之領域。相對於採取大致固定值，應力比的分子項(σWh
)係寬幅寬的樹脂邊形成彈性領域且面積大，故，分母項(σWv
)的變化量亦少。因此，該領域可得到大致固定的應力比(σWh
/σWv
)。而樹脂寬幅窄的邊完全承受降伏應力之該領域則不應採用。
如此，在半導體封裝體1中，接合構件21的寬幅最小值為a、最大值為b時，b/a宜設計在1~19之範圍(即，前述第一領域α~第二領域β)。藉此，可將熱壓接合半導體基板10及保護基板20後的中空部2之尺寸變化抑制成更少。
第4圖係模式性顯示本發明半導體封裝體的另一實施型態之平面圖。在該半導體封裝體1B(1)中，機能元件11係配置於在前述半導體基板10的其中一面上藉前述接合構件21所包圍的面A中偏離其中央區域之領域。本發明即使於像這種機能元件11配置於在前述半導體基板10的其中一面上藉前述接合構件21所包圍的面A中偏離其中央區域之領域時，仍可實施本發明，且可得到與前述效果同樣的效果。
第5圖係模式性顯示本發明半導體封裝體的另一實施型態之平面圖。
在第4圖中，該半導體封裝體1C(1)係變更接合構件21之寬幅者。即，在第5圖中，接合構件21的4邊寬幅皆不相同且Wh1
≠Wh2
≠Wv1
≠Wv2
。此時亦可實施本發明且可得到與前述效果同樣的效果。
第6圖係模式性顯示本發明半導體封裝體的另一實施型態之平面圖。
在該半導體封裝體1D(1)中，係於半導體基板10的其中一面配置多數機能元件11，且接合構件21係配置分別包圍前述多數機能元件11。在排列多數個時只要設成Wh=Wh1
+Wh2
=Wv=Wv1
+Wv2
即可。如此，即使在半導體基板10上配置多數機能元件11時亦可適用本發明，且可得到與前述效果同樣的效果。
第7圖係模式性顯示本發明半導體封裝體的另一實施型態之平面圖。
在半導體晶片上具有多數個機能元件11，且該等機能元件11之尺寸並不一定一樣。第7圖之構成例係圖示出2個機能元件11，且尺寸不同的半導體晶片。在不需相對於機能元件11個別形成中空構造時，該封裝體係如圖所示者。即，1個中空部，並於其中設置所有的機能元件11。黏著領域四邊的寬幅尺寸係如前所述者。
本發明亦適用於對於所具有的多數個機能元件11個別形成中空構造之結構。第8圖係相對於第7圖所示之半導體晶片，分別於各機能元件11設置中空部的情形之一例。第8圖之情形係形成3條前述橫向的黏著領域線。Wvi1
係存在於機能元件11之間的黏著線寬幅。如前所述，Wv1
及Wv2
係其值相等最好，其次以其比率為1~5、5~19較好。Wv1
(=Wv2
)及Wvi1
之寬幅比率係在晶圓級的熱壓接合中成立「Wvi1
/Wv1
=2.0」之條件時最佳。
以下，使用第9圖說明該理由。第9圖係模式性顯示排列4個(4個2×2的排列)第8圖所示的半導體封裝體(以下，亦稱為「晶片」)之狀態。在實際的晶圓上，排列配置有數十~數千個此種半導體封裝體。
在晶圓上，多數位於相鄰位置的半導體封裝體(晶片)之黏著領域係結合且形成1條黏著線。即，在設計成立前述「Wvi1
/Wv1
=2.0」之條件時，晶圓級的黏著寬幅比為1。此即「Wvi1
/Wv1
=2.0」的關係為最理想者的理由。即，Wvi1
及(Wv1
+Wv2
)之黏著寬幅比於1~5之間、其次於5~19之間係用以發揮本發明所主張的效果之條件。
此外，本發明即使並未相對於所具有的多數個機能元件11全部個別形成中空構造，亦可發揮其效果。例如，亦可3個機能元件11中的單獨1個形成中空構造，而剩下2個一起形成中空構造。在此情形中，黏著線的寬幅比亦最好如前述條件所述在1~19之間。
接著，說明前述半導體封裝體之製造方法。第10A~E圖係顯示本發明半導體封裝體的製造方法之製程順序之截面圖。
本實施型態之半導體封裝體的製造方法至少有：於至少具有1個以上的機能元件11之半導體基板10上配置分別包圍前述機能元件11之格子狀接合構件21之製程、透過前述接合構件21接合前述半導體基板10與前述保護基板20之製程、及使前述接合構件21配置於外周領域地單片化前述半導體基板10之製程。
本實施型態係在具有至少1個以上的機能元件11之半導體基板10上，配置格子狀的接合構件21以分別包圍前述機能元件11，並透過前述接合構件21接合前述半導體基板10及前述保護基板20，藉此，可減低藉由熱壓接合接合半導體基板10與保護基板20時於面內產生的壓力不均。此外，可抑制氣泡混入所造成的接合不良。接著，使前述接合構件21配置於外周領域地單片化前述半導體基板10，藉此，可得到兼顧接合可靠性與尺寸維持之半導體封裝體1。
以下，依照各製程進行詳細說明。
(1)首先，利用一般的半導體製造製程於由矽等形成的半導體基板10表面，形成如光學元件等所要求的機能元件11或電極片12。又，形成貫通半導體基板10表裡兩面之微細孔14，並透過絕緣膜15於其內面填充導電體16以形成貫通電極13。再者，形成連接所需的配線部17及凸塊18(參照第10A圖)。
(2)接著，於形成有機能元件11之半導體基板10上，配置分別包圍機能元件11之格子狀的接合構件21(參照第10B圖)。
接合構件21之形成方法有旋轉塗布法、印刷法、點膠法，並使用適合選定的樹脂材料之方法。接著，對接合構件21進行圖案成形。
採用旋轉塗布法時，必須事先於保護基板20上圖案成形抗蝕層，並施行於接合構件21形成後剝離抗蝕層之剝離法、或於接合構件21形成後使用光罩等之光罩法，然後進行接合構件21之蝕刻、光罩層去除。
此時，接合構件21之寬幅的最小值為a、最大值為b時，b/a宜設在1~19之範圍。藉此，可抑制使熱壓接合後的尺寸變化更少。
(3)接下來，於保護基板20上形成黏著劑層22(參照第10C圖)。
接著，於保護基板20上進行成膜及圖案成形。此時，由於黏著劑具有感光性，故可藉由光刻法進行圖案成形。黏著劑層22之形成方法、曝光時的光源波長及顯像液種類只要以適合選定的黏著劑材料之條件實施即可。
(4)接著，透過接合構件21接合保護基板20及半導體基板10(參考第10D圖)。
使接合構件21與黏著劑層22相向，與配置有接合構件21之半導體基板10及形成有黏著劑層22之保護基板20對位。
然後，接合形成有黏著劑層22之半導體基板10及保護基板20。黏著劑之接合須有熱、紫外線等用以硬化黏著劑之反應源。又，在黏著劑的黏著力顯現上亦需要適度的施加重量，並基於上述理由採取一般使用壓版之熱壓接合。
(5)最後，使前述接合構件21配置於外周領域地單片化前述半導體基板10(參照第10E圖)。藉由在切割線D按照每個晶片切斷，可得到如第1A~1C圖所示之半導體封裝體1。
又，上述說明中雖配置有黏著劑層22，但亦可藉由使接合構件21具有做為黏著劑層22之功能而不需黏著劑層22。
如此得到的半導體封裝體1係機能元件11具有與在半導體基板10的其中一面上藉接合構件21所包圍的面A之形狀相異的形狀、或配置於在半導體基板10的其中一面上藉接合構件21所包圍的面A中偏離該中央區域之領域。藉此，半導體封裝體1可減低在藉由熱壓接合將半導體基板10與保護基板20接合時於面內產生的壓力不均。又，可抑制氣泡混入所引起的接合不良。結果，半導體封裝體1可成為兼顧封裝體的接合可靠性及封裝體的尺寸維持者。
以上，業已說明本發明的半導體封裝體及其製造方法，然而本發明並非限定於此，且在不脫離發明主旨之範圍內可進行適當變更。
例如，本發明不僅光學感測封裝體，尚可廣泛地應用於壓力感測器、加速度感測器、流量感測器等、及由於在元件表面具有驅動部而須於該機能上具有中空構造之MEMS元件的封裝體。
又，前述實施型態雖假定樹脂材料為接合構件，但本發明並非限定接合構件為樹脂材料者。本發明係藉由熱壓接合於所有顯現做為接合層的機能之材料顯現效果者，具體而言，在使用焊料、金等所代表的金屬材料、低熔點玻璃所代表的陶瓷材料等無機接合材料之中空封裝體中亦可發揮相同的效果。
又，如第10A圖所示，於半導體基板上的其中一面形成機能元件或電極片，並分別透過貫通電極於另一面形成配線層及凸塊後，透過連接構件貼合保護基板。然而，亦可形成機能元件或電極片後，先透過連接構件貼合保護基板，然後再形成貫通電極、配線層及凸塊。
以上，業已說明本發明之較佳實施例，然而本發明並不限定於該等實施例。在不脫離本發明要旨之範圍內，可進行構造之附加、省略、替換及其他變更。本發明並非僅因前述說明而受到限定，且僅受到添附的申請專利範圍之限定。
根據本發明之半導體封裝體，機能元件具有與在前述半導體基板的其中一面上藉前述接合構件所包圍的面之形狀相異的形狀、或配置於在前述半導體基板的其中一面上藉前述接合構件所包圍的面中偏離該中央區域之領域。結果，可減低在藉由熱壓接合接合半導體基板與保護基板時於面內產生的壓力不均。又，可抑制氣泡混入所引起的接合不良。因此，可提供一種兼顧接合可靠性及尺寸維持之半導體封裝體。
根據本發明之半導體封裝體的製造方法，係在具有至少1個以上的機能元件之半導體基板上，配置格子狀的接合構件以分別包圍前述機能元件，並透過前述接合構件接合前述半導體基板及前述保護基板。結果，可減低藉由熱壓接合將半導體基板與保護基板接合時於面內產生的壓力不均。此外，可抑制氣泡混入所造成的接合不良。接著，使前述接合構件配置於外周領域地單片化前述半導體基板，藉此，可提供一種可利用容易的方法得到兼顧接合可靠性與尺寸維持的半導體封裝體之半導體封裝體的製造方法。
1、1A、1A’(1)、1B、1C、1D．．．半導體封裝體(晶片)
2．．．中空部
10．．．半導體基板
10a、10b．．．半導體基板表面1
11．．．機能元件
12．．．電極片
13．．．貫通電極
14．．．微細孔
15．．．絕緣膜
16．．．導電體
17．．．配線部
18．．．凸塊
20．．．保護基板
21．．．接合構件
22．．．黏著劑層
101．．．感光領域
102．．．中空領域
103．．．黏著領域
104．．．光學元件晶片
112．．．電極片
Wh1
、Wh2
、Wv1
、Wv2
．．．寬幅
A．．．面
X1、X2、Y1、Y2．．．二等分線
C1、C2．．．中心
α．．．第一領域
β．．．第二領域
γ．．．第三領域
L1
、L2
．．．外插線
第1A圖係模式性顯示本發明半導體封裝體之其中一實施型態之截面圖。
第1B圖係相同半導體封裝體之平面圖。
第1C圖係相同半導體封裝體之平面圖。
第2圖係顯示於相同半導體封裝體中，壓接保護基板時施加於接合層之應力分布。
第3圖係顯示接合構件的寬幅比率與應力比率之關係。
第4圖係模式性顯示本發明半導體封裝體的另一實施型態之平面圖。
第5圖係模式性顯示本發明半導體封裝體的另一實施型態之平面圖。
第6圖係模式性顯示本發明半導體封裝體的另一實施型態之平面圖。
第7圖係模式性顯示本發明半導體封裝體的另一實施型態之平面圖。
第8圖係模式性顯示本發明半導體封裝體的另一實施型態之平面圖。
第9圖係模式性顯示排列4個(4個2×2的排列)第8圖所示的半導體封裝體之狀態。
第10A圖係顯示一例第1A圖~第1C圖所示半導體裝置的製造方法之製程順序之截面圖。
第10B圖係顯示一例相同半導體裝置的製造方法之製程順序之截面圖。
第10C圖係顯示一例相同半導體裝置的製造方法之製程順序之截面圖。
第10D圖係顯示一例相同半導體裝置的製造方法之製程順序之截面圖。
第10E圖係顯示一例相同半導體裝置的製造方法之製程順序之截面圖。
第11圖係模式性顯示習知半導體封裝體之一例之平面圖第12圖係顯示於壓接被黏著基板時施加於接合層之應力分布。
第13圖係模式性顯示習知半導體封裝體之另一例之平面圖。
第14圖係模式性顯示配置於偏離接合構件所包圍的面之中央區域的領域之機能元件之平面圖。
1A、1A’(1)．．．半導體封裝體(晶片)
2．．．中空部
10．．．半導體基板
10a、10b．．．半導體基板表面1
11．．．機能元件
12．．．電極片
13．．．貫通電極
14．．．微細孔
15．．．絕緣膜
16．．．導電體
17．．．配線部
18．．．凸塊
20．．．保護基板
21．．．接合構件
22．．．黏著劑層
A．．．面
Claims (6)
- 一種半導體封裝體，包含有：半導體基板；機能元件，係配置於該半導體基板的其中一面側者；保護基板，係配置成與前述半導體基板的其中一面相向，且由前述半導體基板表面具有預定間隔而配置者；接合構件，係配置成包圍前述機能元件，且接合前述半導體基板與前述保護基板者；電極片，係形成於前述半導體基板的其中一面側者；及貫通電極，係電性連接前述半導體基板的其中一面側的相反側之面與前述電極片者，前述半導體封裝體之特徵在於：前述機能元件具有與在前述半導體基板的其中一面上藉前述接合構件所包圍的面之形狀相異的形狀、或配置於在前述半導體基板的其中一面上藉前述接合構件所包圍的面中偏離該中央區域之領域，前述電極片係藉由前述接合構件覆蓋保護著。
- 如申請專利範圍第1項之半導體封裝體，其中於前述半導體基板的其中一面側配置有複數前述機能元件，且前述接合構件係配置成分別包圍前述複數機能元件。
- 如申請專利範圍第1或2項之半導體封裝體，其中前述接 合構件之寬幅的最小值為a、最大值為b時，b/a在1~19之範圍。
- 如申請專利範圍第3項之半導體封裝體，其中前述接合構件的外周面係至少與前述保護基板之外端面或前述半導體基板之外端面於大致同一面上。
- 一種半導體封裝體之製造方法，該半導體封裝體包含有：半導體基板；機能元件，係配置於該半導體基板的其中一面側者；保護基板，係配置成與前述半導體基板的其中一面相向，且由前述半導體基板表面具有預定間隔而配置者；接合構件，係配置成包圍前述機能元件，且接合前述半導體基板與前述保護基板者；電極片，係形成於前述半導體基板的其中一面側者；及貫通電極，係電性連接前述半導體基板的其中一面側的相反側之面與前述電極片者，又，前述機能元件具有與在前述半導體基板的其中一面上藉前述接合構件所包圍的面之形狀相異的形狀、或配置於在前述半導體基板的其中一面上藉前述接合構件所包圍的面中偏離該中央區域之領域，前述電極片係藉由前述接合構件覆蓋保護著，該半導體封裝體之 製造方法的特徵在於包含有以下製程：於至少具有1個以上的機能元件之半導體基板上，配置格子狀之接合構件，以分別包圍前述機能元件的製程；透過前述接合構件接合前述半導體基板與前述保護基板之製程；及使前述接合構件配置於外周領域地單片化前述半導體基板之製程。
- 如申請專利範圍第5項之半導體封裝體之製造方法，其中前述接合構件之寬幅的最小值為a、最大值為b時，b/a在1~19之範圍。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008098770 | 2008-04-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201001634A TW201001634A (en) | 2010-01-01 |
| TWI464835B true TWI464835B (zh) | 2014-12-11 |
Family
ID=41135670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098111006A TWI464835B (zh) | 2008-04-04 | 2009-04-02 | 半導體封裝體及其製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8530979B2 (zh) |
| EP (1) | EP2267770B1 (zh) |
| JP (1) | JP5417320B2 (zh) |
| KR (1) | KR20100136475A (zh) |
| CN (1) | CN101983424B (zh) |
| TW (1) | TWI464835B (zh) |
| WO (1) | WO2009123308A1 (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102782862B (zh) * | 2010-02-26 | 2015-08-26 | 精材科技股份有限公司 | 芯片封装体及其制造方法 |
| US8202786B2 (en) * | 2010-07-15 | 2012-06-19 | Infineon Technologies Austria Ag | Method for manufacturing semiconductor devices having a glass substrate |
| US8865522B2 (en) | 2010-07-15 | 2014-10-21 | Infineon Technologies Austria Ag | Method for manufacturing semiconductor devices having a glass substrate |
| US9029200B2 (en) | 2010-07-15 | 2015-05-12 | Infineon Technologies Austria Ag | Method for manufacturing semiconductor devices having a metallisation layer |
| CN102431959B (zh) * | 2011-12-05 | 2015-04-22 | 烟台睿创微纳技术有限公司 | 一种半导体mems芯片封装方法及其封装结构 |
| CN102583218A (zh) * | 2012-03-06 | 2012-07-18 | 华中科技大学 | 基于硅基的气密性封装外壳 |
| US9278849B2 (en) * | 2012-06-15 | 2016-03-08 | The Boeing Company | Micro-sensor package and associated method of assembling the same |
| JP2014192241A (ja) * | 2013-03-26 | 2014-10-06 | Asahi Kasei Electronics Co Ltd | 磁気センサ及びその製造方法 |
| WO2014178547A1 (ko) | 2013-04-29 | 2014-11-06 | 주식회사 엘지화학 | 유기발광소자 및 이의 제조방법 |
| FR3027151B1 (fr) * | 2014-10-08 | 2016-12-09 | Schneider Electric Ind Sas | Circuit electrique transformateur et installation comportant un tel circuit |
| TWI829480B (zh) * | 2022-12-21 | 2024-01-11 | 友達光電股份有限公司 | 壓力感測器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118193A (ja) * | 2000-10-10 | 2002-04-19 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3880278B2 (ja) * | 2000-03-10 | 2007-02-14 | オリンパス株式会社 | 固体撮像装置及びその製造方法 |
| JP4846910B2 (ja) * | 2001-02-06 | 2011-12-28 | オリンパス株式会社 | 固体撮像装置 |
| JP4899279B2 (ja) | 2001-09-19 | 2012-03-21 | ソニー株式会社 | 固体撮像装置 |
| US6470594B1 (en) * | 2001-09-21 | 2002-10-29 | Eastman Kodak Company | Highly moisture-sensitive electronic device element and method for fabrication utilizing vent holes or gaps |
| US6787897B2 (en) * | 2001-12-20 | 2004-09-07 | Agilent Technologies, Inc. | Wafer-level package with silicon gasket |
| JP3830495B2 (ja) * | 2004-05-10 | 2006-10-04 | シャープ株式会社 | 半導体装置、半導体装置の製造方法及び光学装置用モジュール |
| JP4148932B2 (ja) * | 2004-08-31 | 2008-09-10 | シャープ株式会社 | 半導体装置、半導体モジュール及び半導体装置の製造方法 |
| CN101351399B (zh) * | 2005-11-16 | 2011-12-07 | 京瓷株式会社 | 电子部件密封用基板、可取多个形态的电子部件密封用基板、及使用了电子部件密封用基板的电子装置及其制法 |
| JP2008112835A (ja) * | 2006-10-30 | 2008-05-15 | Sony Corp | Ｗｌｐ（ウェハレベルパッケージ）およびその製造方法、ｗｌｐを内蔵した電子機器、ならびに気密封止方法 |
| JP5077357B2 (ja) * | 2008-01-17 | 2012-11-21 | 株式会社村田製作所 | 圧電デバイス |
-
2009
- 2009-04-02 TW TW098111006A patent/TWI464835B/zh not_active IP Right Cessation
- 2009-04-03 WO PCT/JP2009/056956 patent/WO2009123308A1/ja active Application Filing
- 2009-04-03 KR KR1020107021664A patent/KR20100136475A/ko not_active Application Discontinuation
- 2009-04-03 CN CN200980112204.1A patent/CN101983424B/zh not_active Expired - Fee Related
- 2009-04-03 JP JP2010505995A patent/JP5417320B2/ja not_active Expired - Fee Related
- 2009-04-03 EP EP09727310.6A patent/EP2267770B1/en not_active Not-in-force
-
2010
- 2010-10-01 US US12/896,500 patent/US8530979B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118193A (ja) * | 2000-10-10 | 2002-04-19 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5417320B2 (ja) | 2014-02-12 |
| US8530979B2 (en) | 2013-09-10 |
| US20110018112A1 (en) | 2011-01-27 |
| JPWO2009123308A1 (ja) | 2011-07-28 |
| EP2267770A1 (en) | 2010-12-29 |
| WO2009123308A1 (ja) | 2009-10-08 |
| TW201001634A (en) | 2010-01-01 |
| CN101983424B (zh) | 2013-04-10 |
| EP2267770A4 (en) | 2015-05-06 |
| EP2267770B1 (en) | 2016-08-17 |
| KR20100136475A (ko) | 2010-12-28 |
| CN101983424A (zh) | 2011-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI464835B (zh) | 半導體封裝體及其製造方法 | |
| US10913655B2 (en) | Manufacturing of integrated circuit resonator | |
| US10446504B2 (en) | Chip package and method for forming the same | |
| US8716109B2 (en) | Chip package and fabrication method thereof | |
| JP4951989B2 (ja) | 半導体装置 | |
| TWI551199B (zh) | 具電性連接結構之基板及其製法 | |
| TW200830434A (en) | Electronic devices, CMOS image sensor device chip scale packages and fabrication methods thereof | |
| JP4923486B2 (ja) | 電子デバイス、電子デバイスの製造方法 | |
| US20110057274A1 (en) | Acceleration sensor, semiconductor device and method of manufacturing semiconductor device | |
| JP2008182014A (ja) | パッケージ基板及びその製造方法 | |
| JP2009043893A (ja) | 半導体パッケージ及びその製造方法 | |
| TWI482253B (zh) | 晶片封裝體 | |
| JP5123575B2 (ja) | 配線基板及びその製造方法 | |
| TWI719006B (zh) | 半導體裝置 | |
| US20080093722A1 (en) | Encapsulation type semiconductor device and manufacturing method thereof | |
| JP2013012552A (ja) | 半導体装置、及び半導体装置の製造方法 | |
| JP3796202B2 (ja) | 半導体集積装置の製造方法 | |
| TWI539568B (zh) | 電子元件封裝體及其製造方法 | |
| JP5408995B2 (ja) | 半導体パッケージ | |
| TWI441310B (zh) | 半導體封裝件及其製造方法 | |
| JP2017034191A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2003007990A (ja) | 固体撮像装置 | |
| JP2011165838A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |