JP5077357B2 - 圧電デバイス - Google Patents
圧電デバイス Download PDFInfo
- Publication number
- JP5077357B2 JP5077357B2 JP2009549998A JP2009549998A JP5077357B2 JP 5077357 B2 JP5077357 B2 JP 5077357B2 JP 2009549998 A JP2009549998 A JP 2009549998A JP 2009549998 A JP2009549998 A JP 2009549998A JP 5077357 B2 JP5077357 B2 JP 5077357B2
- Authority
- JP
- Japan
- Prior art keywords
- support layer
- idt
- piezoelectric device
- layer
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 44
- 230000015572 biosynthetic process Effects 0.000 claims description 35
- 239000011347 resin Substances 0.000 claims description 23
- 229920005989 resin Polymers 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 229920001721 polyimide Polymers 0.000 claims description 13
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 239000009719 polyimide resin Substances 0.000 claims description 7
- 239000004593 Epoxy Substances 0.000 claims description 6
- 239000003822 epoxy resin Substances 0.000 claims description 6
- 229920000647 polyepoxide Polymers 0.000 claims description 6
- 229920002050 silicone resin Polymers 0.000 claims description 6
- 238000005488 sandblasting Methods 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- 230000008646 thermal stress Effects 0.000 description 9
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000010897 surface acoustic wave method Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000013035 low temperature curing Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000012459 cleaning agent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
- H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
- H03H9/1092—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the surface acoustic wave [SAW] device on the side of the IDT's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/058—Holders; Supports for surface acoustic wave devices
- H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
本発明は、圧電デバイスに関し、詳しくは、圧電基板上に共振子やフィルタなどの素子部が形成された圧電デバイスに関する。
従来、圧電基板上に形成されたＩＤＴ電極をカバー層で覆うように構成した圧電デバイスが提案されている。
例えば図８の断面図に示す圧電デバイス１１０は、ＩＤＴ電極１１２やパッド電極１１３などの導電パターンが形成された圧電基板１１１の一方主面１１１ａ上に、ＩＤＴ電極１１２が形成されたＩＤＴ形成領域を囲むように枠状の支持層１２０が樹脂で形成され、支持層１２０の上に樹脂のカバー層１３０が形成されている。この圧電デバイス１１０では、さらに全体が外郭樹脂１４０で覆われ、ＩＤＴ電極１１２の周囲のＩＤＴ空間１１４が封止されている（例えば、特許文献１参照）。
特開２００６−３５２４３０号公報
このようにＩＤＴ電極がカバー層で覆われる圧電デバイスでは、図６の透視図に示すように、圧電基板１１１上の振動が伝搬する領域（ＩＤＴ電極１１２が形成された領域及びその近傍領域）に悪影響を与えないように、カバー層を支える支持層１２０は、ＩＤＴ電極１１２から離れて形成されている。樹脂の支持層１２０の線膨張係数は圧電基板１１１の線膨張係数よりも大きいため、温度変化があると、圧電基板１１１と支持層１２０との間に熱応力が発生し、その影響で圧電基板１１１上の振動が伝搬する領域にひずみが生じて振動伝搬状態が変化し、その結果、ＩＤＴ電極１１２を用いて形成した圧電素子の温度特性が劣化する。
温度特性の劣化は、ＩＤＴ電極１１２と支持層１２０との間の距離を長くすることで、改善されると考えられる。
しかし、図７（ａ）の要部断面図に示すように、圧電基板１１１上に形成されているＩＤＴ電極１１２に支持層１２０が接近している構成を、図７（ｂ）の要部断面図に示すように、支持層１２０ｘをＩＤＴ電極１１２から遠ざけ、ＩＤＴ電極１１２と支持層１２０ｘとの間の距離を長くした構成に変えると、支持層１２０ｘ上のカバー層１３０がたわみ、ＩＤＴ電極１１２にカバー層１３０が付着し、かえって特性劣化が生じる。特に樹脂でモールドする場合には、モールド時の圧力でカバー層１３０がたわみやすくなり、特性劣化が著しい。
また、ＩＤＴ電極と支持層との間の距離を長くすることで、設計自由度が低下する。さらには、圧電デバイスの小型化の要請にも逆行する。
本発明は、かかる実情に鑑み、ＩＤＴ電極と支持層との間の距離を変えずに温度特性を改善することができる圧電デバイスを提供しようとするものである。
本発明は、以下のように構成した圧電デバイスを提供する。
圧電デバイスは、（ａ）圧電基板と、（ｂ）前記圧電基板の一方主面に形成され、ＩＤＴ電極を含む導電パターンと、（ｃ）前記圧電基板の前記一方主面に、前記ＩＤＴ電極が形成されたＩＤＴ形成領域の周囲を囲むように、かつ前記ＩＤＴ電極の厚みよりも大きい厚みを有する支持層と、（ｄ）前記支持層の上に配置され、前記ＩＤＴ形成領域を覆うカバー層とを備える。前記支持層には、少なくとも前記ＩＤＴ形成領域に近い領域の複数個所に、前記圧電基板の前記一方主面に接着される部分が部分的に除去された除去部が形成されている。
上記構成において、支持層にはＩＤＴ形成領域に近い領域に除去部が形成されているので、ＩＤＴ形成領域に近い領域では、支持層と圧電基板との接着面積が小さくなる。これにより、熱応力が緩和され、熱応力が圧電基板上の振動が伝搬する領域（ＩＤＴ形成領域及びその近傍部分）に及ぼす影響が小さくなるので、圧電デバイスの温度特性を改善することができる。
支持層に形成される除去部は、種々の態様の構成とすることができる。
一つの態様としては、前記除去部は、前記支持層が前記ＩＤＴ領域に対向する内周面に形成された開口から、前記ＩＤＴ形成領域から離れる方向に延在するように形成された複数のスリットである。
この場合、支持層のＩＤＴ形成領域に近い領域では、スリットにより、圧電基板との接着面積が確実に小さくなるため、温度特性の改善効果が高い。
他の態様としては、前記除去部は、全周が前記支持層で囲まれた孔である。
この場合、圧電基板の一方主面の法線方向から透視したときに、例えば、ＩＤＴ形成領域の外周に沿って１列又は２列以上の複数個の孔が配置されていてもよい。あるいは、細長い形状の長孔がＩＤＴ形成領域の外周に沿って延在するように配置されていてもよい。
好ましくは、前記除去部は、支持層が前記圧電基板と前記カバー層とに接する両主面の間を貫通する。
支持層を貫通する除去部は、特別な工程を追加することなく、支持層のパターニングの際に、同時に形成することができる。
好ましくは、前記支持層は、感光性樹脂を用いて形成される。
この場合、フォトリソグラフィ技術により、精度よく支持層を形成することができる。
好ましくは、前記支持層は、感光性ポリイミド系樹脂を用いて形成される。
感光性ポリイミド系樹脂を用いることで、高信頼性を確保することができる。
好ましくは、前記支持層は、感光性シリコーン樹脂を用いて形成される。
感光性シリコーン樹脂を用いることで、低温硬化プロセスが可能になる。
好ましくは、前記支持層は、感光性エポキシ系樹脂を用いて形成される。
エポキシ系樹脂を用いることで、より高解像な支持層を形成することができる。また、低温硬化プロセスが可能となる。
好ましくは、前記カバー層は、エポキシ系フィルム樹脂を用いて形成される。
エポキシ系フィルム樹脂を用いることで、低温硬化プロセスが可能となる。
好ましくは、前記カバー層は、ポリイミド系フィルム樹脂を用いて形成される。
ポリイミド系フィルム樹脂を用いることで、高信頼性を確保することが可能となる。
好ましくは、前記支持層と前記カバー層とを一括でレーザー加工することにより形成されたビアホールをさらに備える。
この場合、精度よく、安価にビアホールを形成することができる。
好ましくは、前記支持層と前記カバー層とを一括でサンドブラスト加工することにより形成されたビアホールをさらに備える。
この場合、安価にビアホールを形成することができる。
好ましくは、前記支持層及び前記カバー層を貫通するビアホールと、前記ビアホール内にＡｕ／Ｎｉ電解めっきで形成されたアンダーバンプメタルとをさらに備える。
この場合、安定してアンダーバンプメタルを形成することができる。
好ましくは、（ｉ）感光性樹脂、感光性ポリイミド系樹脂、感光性シリコーン系樹脂、感光性エポキシ系樹脂の少なくとも一つを用いて形成された前記支持層と、（ii）エポキシ系フィルム樹脂、ポリイミド系フィルム樹脂の少なくとも一つを用いて形成された前記カバー層と、（iii）前記支持層と前記カバー層とを一括でレーザー加工又はサンドブラスト加工することにより形成されたビアホールとからなる群から選択された２つ以上を備える。
本発明によれば、ＩＤＴ電極と支持層との間の距離を変えずに、圧電デバイスの温度特性を改善することができる。
１０ 圧電デバイス
１１ 圧電基板
１２ ＩＤＴ電極
１３ パッド電極
１６ ビアホール
１７ アンダーバンプメタル
２０，２０ａ，２０ｂ 支持層
２４ スリット（除去部）
２６ 孔（除去部）
２８ 長孔（除去部）
３０ カバー層
１１ 圧電基板
１２ ＩＤＴ電極
１３ パッド電極
１６ ビアホール
１７ アンダーバンプメタル
２０，２０ａ，２０ｂ 支持層
２４ スリット（除去部）
２６ 孔（除去部）
２８ 長孔（除去部）
３０ カバー層
以下、本発明の実施の形態として実施例を、図１〜図５を参照しながら説明する。
＜実施例＞ 図１は、圧電デバイス１０の断面図である。図１に示すように、圧電デバイス１０は、圧電基板１１上に素子部が形成されたＳＡＷ（Surface acoustic wave；弾性表面波）フィルタである。圧電基板１１の一方の主面である上面１１ａには、櫛歯状電極であるＩＤＴ（Inter Digital Transducer）電極１２と、パッド電極１３と、ＩＤＴ電極１２とパッド電極１３との間を接続する配線（図示せず）とを含む導電パターンが形成されている。ＩＤＴ電極１２が形成されたＩＤＴ形成領域の周囲には、枠状に支持層２０が形成されている。支持層２０の厚みは、ＩＤＴ電極１２等の導電パターンの厚みよりも大きい。支持層２０は、パッド電極１３上にも形成されている。
支持層２０の上にはカバー層３０が配置され、圧電基板１１上に形成されたＩＤＴ電極１２の周囲は、絶縁部材である支持層２０とカバー層３０とで覆われ、ＩＤＴ空間１４が形成される。圧電基板１１の上面１１ａのうち、ＩＤＴ空間１４に隣接する部分において、弾性表面波が自由に伝搬する。
図１に示すように、支持層２０とカバー層３０には、圧電基板１１の上面１１ａに形成されたパッド電極１３に達するビアホール（貫通孔）１６が形成されている。ビアホール１６には、アンダーバンプメタル１７が充填され、アンダーバンプメタル１７上には、外部に露出するはんだバンプ１８が形成されている。
圧電デバイス１０は、例えばモジュール部品に用いられ、複数個が基板上に搭載された後、周囲が樹脂でモールドされる。
図２は、図１の直線Ｘ−Ｘに沿って切断した断面図を模式的に示す断面図である。図２では、ビアホール１６及びアンダーバンプメタル１７の図示を省略している。
図２に示すように、支持層２０には、ＩＤＴ電極１２が形成されたＩＤＴ形成領域に近い部分に、除去部として複数のスリット２４が形成されている。各スリット２４は、櫛歯状に、すなわち間隔を設けて互いに平行に形成され、支持層２０の内周面２２に形成された開口２４ａから、ＩＤＴ形成領域から離れる方向に延在している。スリット２４は、少なくともＩＤＴ形成領域に近い部分に形成されていればよく、ＩＤＴ形成領域から遠い部分にまでスリットが延長されても構わない。
支持層２０にスリット２４を形成することにより、支持層２０と圧電基板１１との接着面積が小さくなる。これにより、熱応力が緩和され、熱応力が圧電基板１１上の振動が伝搬する領域（ＩＤＴ形成領域及びその近傍部分）に及ぼす影響が小さくなるので、温度特性を改善することができる。
＜作製例＞ 次に、圧電デバイス１０の具体的な作製例について説明する。圧電デバイス１０は、複数個分を集合基板の状態でまとめて製造する。
まず、圧電基板１１上に、ＩＤＴ電極１２やパッド電極１３を含む導電パターンを形成する。導電パターンは、蒸着金属膜のような高さ精度、表面平坦性がある工法で形成し、１〜２μｍ程度の厚みを有する。導電パターンにより、ＩＤＴ電極１２及びＩＤＴ電極１２に接続される素子配線を有する素子部を形成する。
次いで、素子部の表面には、ＳｉＯ２膜もしくはＳｉＮ／ＳｉＯ２の２層構造膜をスパッタ法により形成する。アンダーバンプメタル１７の下地電極となるパッド電極１３など、ＳｉＯ２膜やＳｉＮ膜を除去する必要がある部分は、ドライエッチング法によりＳｉＯ２膜やＳｉＮ膜を除去する。
次いで、ＩＤＴ空間１４及びスリット２４を形成するため、振動部にかからないよう支持層２０を形成する。すなわち、圧電基板１１上に感光性ポリイミド系樹脂を塗布し、ＩＤＴ空間１４（ＩＤＴ電極１２の直上と、ＩＤＴ電極１２の周囲５〜１５μｍの範囲）及びスリット２４をフォトリソグラフィ技術により開口し（除去し）、同時にダイシングラインを中心とした幅１００μｍの範囲も開口する（除去する）。図２において符号Ａ，Ｂで示すＩＤＴ空間１４のサイズは、５０μｍ×５０μｍ〜１０００μｍ×４００μｍの範囲とする。支持層２０には感光性ポリイミド系樹脂を用いるが、感光性エポキシ系、感光性シリコーン系樹脂を用いてもよい。支持層２０の厚みは１５μｍであるが、１０〜３０μｍの範囲であればよい。
次いで、支持層２０上に、ラミネート等によりカバー層３０を形成した後、外部端子となるはんだボールが接続される部分について、レーザー加工によりカバー層３０と支持層２０を除去して、直径５０〜１５０μｍのビアホール１６を形成する。カバー層３０には非感光性エポキシ系フィルム樹脂を用いるが、非感光性ポリイミドフィルムでもよい。カバー層３０の厚みは３０μｍであるが、３０〜５０μｍの範囲であればよい。また、ビアホール１６は、サンドブラスト加工で形成してもよい。ビアホール１６のうち支持層２０の部分は、支持層２０を形成する際のフォトリソグラフィ工程で形成しておいてもよい。
ビアホール１６の底部に露出するパッド電極１３の表面の有機物をドライエッチング法により除去し、その後、電解めっきでビアホール１６にＣｕ，Ｎｉ等を充填し、表面に酸化防止のためのＡｕ（厚さ２０〜１０００ｎｍ程度）を電解めっきにより形成することにより、アンダーバンプメタル１７を形成する。アンダーバンプメタル１７は、無電解めっきで形成してもよい。アンダーバンプメタル１７の表面は、カバー層３０の表面から０〜１０μｍまでの範囲内で後退する（くぼむ）ように形成する。
次いで、アンダーバンプメタル１７の直上に、Ｓｎ−Ａｇ−Ｃｕ等のはんだペーストをメタルマスクを介して印刷し、はんだペーストが溶解する温度、例えば２６０℃程度で加熱することで、はんだをアンダーバンプメタル１７と固着させ、フラックス洗浄剤によりフラックスを除去し、球状のはんだバンプ１８を形成する。
その後、ダイシング等の方法でチップ（個片）を切り出し、圧電デバイス１０が完成する。
図３のグラフに、作製例（１）及び（２）のＳＡＷフィルタと、スリットを形成していない点以外は作製例（１）及び（２）と同じである比較例のＳＡＷフィルタとの温度係数の差を示す。
作製例（１）及び（２）は、支持層形成の際のフォトリソグラフィ工程において形成するＩＤＴ空間１４及びスリット２４の図２に示す各寸法は次の通りである。
・ＩＤＴ空間サイズ（Ａ×Ｂ）：作製例（１）及び（２）とも５０μｍ×５０μｍ
・スリット長さ（Ｌ）：作製例（１）及び（２）とも１５μｍ
・スリット間隔（Ｗ）：作製例（１）は２０μｍ、作製例（２）は５０μｍ
・スリット幅（Ｓ）：作製例（１）及び（２）とも５０μｍ
・ＩＤＴ形成領域と支持層との間隔（Ｄ）：作製例（１）及び（２）とも３０μｍ
・ＩＤＴ空間サイズ（Ａ×Ｂ）：作製例（１）及び（２）とも５０μｍ×５０μｍ
・スリット長さ（Ｌ）：作製例（１）及び（２）とも１５μｍ
・スリット間隔（Ｗ）：作製例（１）は２０μｍ、作製例（２）は５０μｍ
・スリット幅（Ｓ）：作製例（１）及び（２）とも５０μｍ
・ＩＤＴ形成領域と支持層との間隔（Ｄ）：作製例（１）及び（２）とも３０μｍ
図３において、縦軸は、比較例を基準（温度係数＝０）とし、作製例（１）、（２）のレベルをみるもので、その単位はｐｐｍ／℃である。基準（＝０）に対して値が小さい方が、より温度改善効果があることを示している。＊（４．０ｄＢｆＬ）は、フィルタ特性がスルーレベルから４．０ｄＢ下がった低周波側の点についてのデータである。●（４．０ｄＢｆＨ）は、フィルタ特性がスルーレベルから４．０ｄＢ下がった高周波側の点についてのデータである。◆（５．０ｄＢｆＬ）は、フィルタ特性がスルーレベルから５．０ｄＢ下がった低周波側の点についてのデータである。■（５．０ｄＢｆＨ）は、フィルタ特性がスルーレベルから５．０ｄＢ下がった高周波側の点についてのデータである。▲（４７ｄＢｆＬ）は、フィルタ特性がスルーレベルから４７ｄＢ下がった低周波側の点についてのデータである。
図３のグラフから、スリット２４を設けることで、温度係数が小さくなり、ＩＤＴ電極と支持層との間の距離を変えずに温度特性が改善されることが分かる。
＜変形例１＞ 支持層に形成される除去部の変形例１について、図４を参照しながら説明する。
図４は、図２と同様に、圧電基板１１に沿って支持層２０ａを切断した断面を模式的に示す断面図である。図４に示すように、ＩＤＴ電極が形成されたＩＤＴ形成領域１２ａを囲む支持層２０ａには、ＩＤＴ形成領域１２ａに近い部分に、除去部として複数の孔２６が形成されている。孔２６は、支持層２０ａの内周面２２ａから離れて形成され、全周が支持層２０ａで囲まれている。図４では、支持層２０ｂの内周面２２ｂに沿って１列に配置された孔２６を例示しているが、孔は種々の態様で配置可能であり、例えば２列以上に配置されて、散点状に配置されてもよい。また、孔は、少なくともＩＤＴ形成領域１２ａに近い部分に配置されていればよく、ＩＤＴ形成領域１２ａから遠い部分にも配置しても構わない。
支持層２０ａに孔２６を形成することにより、支持層２０ａと圧電基板１１との接着面積が小さくなる。これにより、熱応力が緩和され、熱応力が圧電基板１１上の振動が伝搬する領域（ＩＤＴ形成領域１２ａ及びその近傍部分）に及ぼす影響が小さくなるので、温度特性を改善することができる。
＜変形例２＞ 支持層に形成される除去部の変形例２について、図５を参照しながら説明する。
図５は、図２と同様に、圧電基板１１に沿って支持層２０ｂを切断した断面を模式的に示す断面図である。図５に示すように、ＩＤＴ電極が形成されたＩＤＴ形成領域１２ｂを囲む支持層２０ｂには、ＩＤＴ形成領域１２ｂに近い部分に、除去部として複数の長孔２８が形成されている。長孔２８は、支持層２０ｂの内周面２２ｂから離れて形成され、全周が支持層２０ｂで囲まれている。長孔２８は、その長手方向が、支持層２０ｂの内周面２２ｂに沿って平行に延在している。図５では、２列に配置された長孔２８を例示しているが、長孔は種々の態様で配置可能であり、例えば１列、又は３列以上が配置されてもよい。また、長孔は、少なくともＩＤＴ形成領域１２ａに近い部分に配置されていればよく、ＩＤＴ形成領域１２ａから遠い部分にも配置しても構わない。
支持層２０ｂに長孔２８を形成することにより、支持層２０ｂと圧電基板１１との接着面積が小さくなる。これにより、熱応力が緩和され、熱応力が圧電基板１１上の振動が伝搬する領域（ＩＤＴ形成領域１２ｂ及びその近傍部分）に及ぼす影響が小さくなるので、温度特性を改善することができる。
＜まとめ＞ 以上に説明したように、支持層に、除去部としてスリット、孔、長孔を形成することで、ＩＤＴ電極と支持層との間の距離を変えずに温度特性を改善することができる。スリット、孔、長孔は、特別な工程を追加することなく、支持層のパターニングの際に、同時に形成することができる。
なお、本発明は、上記した実施の形態に限定されるものではなく、種々変更を加えて実施可能である。
例えば、図８の従来例のように外郭樹脂で封止される圧電デバイスに本発明を適用し、カバー層を支持する支持層に除去部を設けてもよい。圧電基板には、ＳＡＷ素子に限らず、境界波素子などの素子部を形成してもよい。
Claims (13)
- 圧電基板と、
前記圧電基板の一方主面に形成され、ＩＤＴ電極を含む導電パターンと、
前記圧電基板の前記一方主面に、前記ＩＤＴ電極が形成されたＩＤＴ形成領域の周囲を囲むように、かつ前記ＩＤＴ電極の厚みよりも大きい厚みを有する支持層と、
前記支持層の上に配置され、前記ＩＤＴ形成領域を覆うカバー層と、
を備えた圧電デバイスにおいて、
前記支持層には、少なくとも前記ＩＤＴ形成領域に近い領域の複数個所に、前記圧電基板の前記一方主面に接着される部分が部分的に除去された除去部が形成され、
前記除去部は、前記支持層が前記ＩＤＴ領域に対向する内周面に形成された開口から、前記ＩＤＴ形成領域から離れる方向に延在するように形成された複数のスリットであることを特徴とする、圧電デバイス。 - 圧電基板と、
前記圧電基板の一方主面に形成され、ＩＤＴ電極を含む導電パターンと、
前記圧電基板の前記一方主面に、前記ＩＤＴ電極が形成されたＩＤＴ形成領域の周囲を囲むように、かつ前記ＩＤＴ電極の厚みよりも大きい厚みを有する支持層と、
前記支持層の上に配置され、前記ＩＤＴ形成領域を覆うカバー層と、
を備えた圧電デバイスにおいて、
前記支持層には、少なくとも前記ＩＤＴ形成領域に近い領域の複数個所に、前記圧電基板の前記一方主面に接着される部分が部分的に除去された除去部が形成され、
前記除去部は、全周が前記支持層で囲まれた孔であることを特徴とする、圧電デバイス。 - 前記除去部は、支持層が前記圧電基板と前記カバー層とに接する両主面の間を貫通することを特徴とする、請求項１又は２に記載の圧電デバイス。
- 前記支持層は、感光性樹脂を用いて形成されることを特徴とする、請求項１又は２に記載の圧電デバイス。
- 前記支持層は、感光性ポリイミド系樹脂を用いて形成されることを特徴とする、請求項１又は２に記載の圧電デバイス。
- 前記支持層は、感光性シリコーン樹脂を用いて形成されることを特徴とする、請求項１又は２に記載の圧電デバイス。
- 前記支持層は、感光性エポキシ系樹脂を用いて形成されることを特徴とする、請求項１又は２に記載の圧電デバイス。
- 前記カバー層は、エポキシ系フィルム樹脂を用いて形成されることを特徴とする、請求項１又は２に記載の圧電デバイス。
- 前記カバー層は、ポリイミド系フィルム樹脂を用いて形成されることを特徴とする、請求項１又は２に記載の圧電デバイス。
- 前記支持層と前記カバー層とを一括でレーザー加工することにより形成されたビアホールをさらに備えることを特徴とする、請求項１又は２に記載の圧電デバイス。
- 前記支持層と前記カバー層とを一括でサンドブラスト加工することにより形成されたビアホールをさらに備えることを特徴とする、請求項１又は２に記載の圧電デバイス。
- 前記支持層及び前記カバー層を貫通するビアホールと、
前記ビアホール内にＡｕ／Ｎｉ電解めっきで形成されたアンダーバンプメタルと、
をさらに備えたことを特徴とする、請求項１又は２に記載の圧電デバイス。 - 感光性樹脂、感光性ポリイミド系樹脂、感光性シリコーン系樹脂、感光性エポキシ系樹脂の少なくとも一つを用いて形成された前記支持層と、
エポキシ系フィルム樹脂、ポリイミド系フィルム樹脂の少なくとも一つを用いて形成された前記カバー層と、
前記支持層と前記カバー層とを一括でレーザー加工又はサンドブラスト加工することにより形成されたビアホールと、
からなる群から選択された２つ以上を備えることを特徴とする、請求項１又は２に記載の圧電デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009549998A JP5077357B2 (ja) | 2008-01-17 | 2009-01-06 | 圧電デバイス |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008008476 | 2008-01-17 | ||
| JP2008008476 | 2008-01-17 | ||
| JP2009549998A JP5077357B2 (ja) | 2008-01-17 | 2009-01-06 | 圧電デバイス |
| PCT/JP2009/050027 WO2009090895A1 (ja) | 2008-01-17 | 2009-01-06 | 圧電デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2009090895A1 JPWO2009090895A1 (ja) | 2011-05-26 |
| JP5077357B2 true JP5077357B2 (ja) | 2012-11-21 |
Family
ID=40885286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009549998A Expired - Fee Related JP5077357B2 (ja) | 2008-01-17 | 2009-01-06 | 圧電デバイス |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8067879B2 (ja) |
| JP (1) | JP5077357B2 (ja) |
| CN (1) | CN101911485B (ja) |
| WO (1) | WO2009090895A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170117140A (ko) * | 2015-03-16 | 2017-10-20 | 가부시키가이샤 무라타 세이사쿠쇼 | 탄성파 장치 및 그 제조 방법 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5028308B2 (ja) * | 2008-03-19 | 2012-09-19 | 株式会社フジクラ | 半導体パッケージ及びその製造方法 |
| TWI464835B (zh) | 2008-04-04 | 2014-12-11 | Fujikura Ltd | 半導體封裝體及其製造方法 |
| JP5596970B2 (ja) * | 2009-12-17 | 2014-10-01 | 京セラ株式会社 | 弾性波装置及びその製造方法 |
| JPWO2012050016A1 (ja) * | 2010-10-15 | 2014-02-24 | 株式会社村田製作所 | 弾性表面波装置 |
| JP5384693B2 (ja) * | 2012-05-07 | 2014-01-08 | 株式会社フジクラ | 半導体パッケージ |
| JP5358724B1 (ja) | 2012-06-28 | 2013-12-04 | 太陽誘電株式会社 | 弾性波デバイス内蔵モジュール及び通信装置 |
| JP5856312B2 (ja) * | 2012-10-29 | 2016-02-09 | 京セラ株式会社 | 積層型圧電素子およびこれを備えた圧電アクチュエータ、噴射装置ならびに燃料噴射システム |
| EP3007357B1 (en) * | 2013-05-27 | 2019-05-01 | Murata Manufacturing Co., Ltd. | Surface acoustic wave device |
| JP5856592B2 (ja) * | 2013-08-30 | 2016-02-10 | 太陽誘電株式会社 | 弾性波デバイス内蔵モジュール及び通信装置 |
| CN109075768B (zh) * | 2016-04-14 | 2022-06-24 | 株式会社村田制作所 | 弹性波装置及其制造方法 |
| CN111052606B (zh) * | 2017-08-31 | 2023-04-14 | 株式会社村田制作所 | 弹性波装置以及具备该弹性波装置的弹性波模块 |
| JP7397611B2 (ja) | 2019-09-26 | 2023-12-13 | 太陽誘電株式会社 | 電子デバイス |
| US11581870B2 (en) * | 2019-09-27 | 2023-02-14 | Skyworks Solutions, Inc. | Stacked acoustic wave resonator package with laser-drilled VIAS |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1012757A (ja) * | 1996-06-25 | 1998-01-16 | Kokusai Electric Co Ltd | マイクロパッケージ |
| JPH11251866A (ja) * | 1998-02-27 | 1999-09-17 | Tdk Corp | チップ素子及びチップ素子の製造方法 |
| JP2006352430A (ja) * | 2005-06-15 | 2006-12-28 | Murata Mfg Co Ltd | 圧電デバイスとその製造方法 |
| JP2007019943A (ja) * | 2005-07-08 | 2007-01-25 | Alps Electric Co Ltd | 表面弾性波ディバイス |
| JP2007318058A (ja) * | 2006-04-27 | 2007-12-06 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6412757A (en) * | 1987-07-07 | 1989-01-17 | Canon Kk | Recording paper ejecting device for communication equipment |
| US7011134B2 (en) * | 2000-10-13 | 2006-03-14 | Chien-Min Sung | Casting method for producing surface acoustic wave devices |
| JP2005348273A (ja) | 2004-06-04 | 2005-12-15 | Murata Mfg Co Ltd | 弾性表面波装置 |
| JP4518255B2 (ja) | 2004-12-22 | 2010-08-04 | セイコーエプソン株式会社 | 弾性表面波素子および電子機器 |
| JP2007073595A (ja) | 2005-09-05 | 2007-03-22 | Renesas Technology Corp | 半導体装置の製造方法 |
-
2009
- 2009-01-06 CN CN200980101968.0A patent/CN101911485B/zh not_active Expired - Fee Related
- 2009-01-06 WO PCT/JP2009/050027 patent/WO2009090895A1/ja active Application Filing
- 2009-01-06 JP JP2009549998A patent/JP5077357B2/ja not_active Expired - Fee Related
-
2010
- 2010-07-15 US US12/836,595 patent/US8067879B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1012757A (ja) * | 1996-06-25 | 1998-01-16 | Kokusai Electric Co Ltd | マイクロパッケージ |
| JPH11251866A (ja) * | 1998-02-27 | 1999-09-17 | Tdk Corp | チップ素子及びチップ素子の製造方法 |
| JP2006352430A (ja) * | 2005-06-15 | 2006-12-28 | Murata Mfg Co Ltd | 圧電デバイスとその製造方法 |
| JP2007019943A (ja) * | 2005-07-08 | 2007-01-25 | Alps Electric Co Ltd | 表面弾性波ディバイス |
| JP2007318058A (ja) * | 2006-04-27 | 2007-12-06 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170117140A (ko) * | 2015-03-16 | 2017-10-20 | 가부시키가이샤 무라타 세이사쿠쇼 | 탄성파 장치 및 그 제조 방법 |
| KR101958132B1 (ko) * | 2015-03-16 | 2019-03-13 | 가부시키가이샤 무라타 세이사쿠쇼 | 탄성파 장치 및 그 제조 방법 |
| US11159139B2 (en) | 2015-03-16 | 2021-10-26 | Murata Manufacturing Co., Ltd. | Elastic wave device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US8067879B2 (en) | 2011-11-29 |
| US20100277035A1 (en) | 2010-11-04 |
| WO2009090895A1 (ja) | 2009-07-23 |
| JPWO2009090895A1 (ja) | 2011-05-26 |
| CN101911485A (zh) | 2010-12-08 |
| CN101911485B (zh) | 2014-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5077357B2 (ja) | 圧電デバイス | |
| JP6603377B2 (ja) | 弾性波装置および電子部品 | |
| JP6409785B2 (ja) | 弾性波装置及びその製造方法 | |
| JP6288111B2 (ja) | 弾性波フィルタデバイス | |
| JP2007318058A (ja) | 電子部品及びその製造方法 | |
| JP2006352430A (ja) | 圧電デバイスとその製造方法 | |
| JP5591163B2 (ja) | 弾性波装置およびその製造方法 | |
| JP6919707B2 (ja) | 弾性波装置、フロントエンド回路及び通信装置 | |
| KR100885351B1 (ko) | 탄성 표면파 장치 | |
| JP5797356B2 (ja) | 弾性波装置および弾性波モジュール | |
| JP5848079B2 (ja) | 弾性波デバイス及びその製造方法 | |
| JP2019103127A (ja) | 弾性波装置 | |
| US20210013867A1 (en) | Acoustic wave device | |
| JP2011182153A (ja) | 弾性波デバイス | |
| JP2009182741A (ja) | 弾性境界波デバイス及びその製造方法 | |
| JP6352844B2 (ja) | 多数個取り回路配線基板および弾性表面波装置 | |
| JP6093051B2 (ja) | 弾性波装置およびその製造方法 | |
| JP5431198B2 (ja) | 弾性波デバイス | |
| JP2010010512A (ja) | 電子デバイス及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120702 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120813 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5077357 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |