CN101911485B - 压电器件 - Google Patents

压电器件 Download PDF

Info

Publication number
CN101911485B
CN101911485B CN200980101968.0A CN200980101968A CN101911485B CN 101911485 B CN101911485 B CN 101911485B CN 200980101968 A CN200980101968 A CN 200980101968A CN 101911485 B CN101911485 B CN 101911485B
Authority
CN
China
Prior art keywords
supporting layer
idt
piezoelectric
piezoelectric substrate
piezoelectric device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980101968.0A
Other languages
English (en)
Other versions
CN101911485A (zh
Inventor
工藤敬实
高峰裕一
筏克弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN101911485A publication Critical patent/CN101911485A/zh
Application granted granted Critical
Publication of CN101911485B publication Critical patent/CN101911485B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1092—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the surface acoustic wave [SAW] device on the side of the IDT's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明提供一种不改变IDT电极和支撑层之间的距离就能改善温度特性的压电器件。一种压电器件包括：(a)压电基板，(b)形成在压电基板的一个主表面(11a)上、含IDT电极(12)的导电图案，(c)在压电基板的一个主表面(11a)上，围绕在形成有IDT电极(12)的IDT形成区域的周围、且具有比IDT电极(12)的厚度更大厚度的支撑层(20)，以及(d)在支撑层之上配置的、覆盖IDT形成区域的覆盖层。在支撑层(20)中，至少在靠近IDT形成区域的区域的多个部位，形成部分地去除了与压电基板的一个主表面(11a)粘合的部分的去除部(24)。

Description

压电器件
技术领域
本发明涉及一种压电器件，详细地涉及一种在压电基板上形成有谐振器或滤波器等元件部的压电器件。
背景技术
过去，已提出一种用覆盖层覆盖在压电基板上形成的IDT电极这种结构的压电器件。
例如，图8的剖面图所示的压电器件110，在形成有IDT电极112和焊盘电极113等的导电图案的压电基板111的一个主表面111a上，用树脂形成框状的支撑层120以便包围形成有IDT电极112的IDT形成区域，在支撑层120之上形成树脂的覆盖层130。在此压电器件110中，还用外围树脂140进行整体覆盖，密封IDT电极112的周围的IDT空间114(例如，参照专利文献1)。
专利文献1：JP特开2006-352430号公报
发明内容
如此，在用覆盖层覆盖IDT电极的压电器件中，如图6的透视图所示，为了不给压电基板111上的传播振动的区域(形成有IDT电极112的区域及其附近区域)带来坏影响，而远离IDT电极112形成支撑覆盖层的支撑层120。由于树脂的支撑层120的线膨胀系数比压电基板111的线膨胀系数更大，所以一旦有温度变化，就会在压电基板111和支撑层120之间产生热应力，在其影响下就会在压电基板111上的传播振动的区域中产生畸变、振动传播状态变化，其结果使用IDT电极112形成的压电元件的温度特性劣化。
考虑通过加长IDT电极112和支撑层120之间的距离，来改善温度特性的劣化。
但是，如果将图7(a)的主要部位剖面图所示那样的、将支撑层120接近形成在压电基板111上的IDT电极112的结构变为图7(b)的主要部位剖面图所示那样的、将支撑层120x远离IDT电极112、加长IDT电极112和支撑层120x之间的距离的结构，则支撑层120x上的覆盖层130就会翘曲，覆盖层130附着在IDT电极112上、反而发生特性劣化。特别是在用树脂进行铸模的情况下，因铸模时的压力，使得覆盖层130容易翘曲，特性劣化明显。
此外，加长IDT电极和支撑层之间的距离，设计自由度会降低。并且，这也与压电器件小型化的要求背道而驰。
鉴于这样的情况，本发明想要提供一种不改变IDT电极和支撑层之间的距离就能改善温度特性的压电器件。
本发明提供一种采用如下构成的压电器件。
一种压电器件包括：(a)压电基板，(b)形成在上述压电基板的一个主表面上、含IDT电极的导电图案，(c)在上述压电基板的上述一个主表面上、围绕在形成有上述IDT电极的IDT形成区域的周围、且具有比上述IDT电极的厚度更大的厚度的支撑层，以及(d)配置在上述支撑层之上、覆盖上述IDT形成区域的覆盖层。在上述支撑层中，至少在靠近上述IDT形成区域的区域的多个部位，形成部分地去除了与上述压电基板的上述一个主表面粘合的部分的去除部。
在上述结构中，由于在支撑层中在靠近IDT形成区域的区域形成了去除部，所以在靠近IDT形成区域的区域中，支撑层和压电基板的粘合面积变小。由此，缓和了热应力，由于热应力给压电基板上的传播振动的区域(IDT形成区域及其附近部分)造成的影响变小，所以能改善压电器件的温度特性。
在支撑层中形成的去除部可以为各种各样方式的结构。
作为一个方式，上述去除部是以从形成在上述支撑层与上述IDT区域对置的内周表面上的开口向远离上述IDT形成区域的方向延伸的方式而形成的多个隙缝。
在此情况下，在靠近支撑层的IDT形成区域的区域中，由于通过隙缝可靠地减小与压电基板的粘合面积，所以提高了温度特性的改善效果。
作为另一方式，上述去除部是四周由上述支撑层包围的孔。
在此情况下，当从压电基板的一个主表面的法线方向透视时，例如可以沿IDT形成区域的外周配置1列或2列以上的多个孔。或者，也可以沿IDT形成区域的外周延伸地配置细长形状的长孔。
优选地，上述去除部贯通在支撑层与上述压电基板和上述覆盖层相连的两主表面之间。
贯通支撑层的去除部，可不追加特别的工序、在支撑层的构图时同时形成。
优选使用感光性树脂形成上述支撑层。
在此情况下，可利用光刻技术高精度地形成支撑层。
优选使用感光性聚酰亚胺类树脂形成上述支撑层。
通过使用感光性聚酰亚胺类树脂，能确保高可靠性。
优选使用感光性硅酮树脂形成上述支撑层。
通过使用感光性硅酮树脂，能进行低温硬化处理。
优选使用感光性环氧类树脂形成上述支撑层。
通过使用感光性环氧类树脂，能形成更高分析的支撑层。此外，还能进行低温硬化处理。
优选使用环氧类薄膜树脂形成上述覆盖层。
通过使用环氧类薄膜树脂，能进行低温硬化处理。
优选使用聚酰亚胺类薄膜树脂形成上述覆盖层。
通过使用聚酰亚胺类薄膜树脂，能确保高可靠性。
优选还包括通过一并对上述支撑层和上述覆盖层进行激光加工而形成的通孔。
在此情况下，能高精度、低价地形成通孔。
优选还包括通过一并对上述支撑层和上述覆盖层进行喷砂加工而形成的通孔。
在此情况下，能低价地形成通孔。
优选还包括：贯通上述支撑层及上述覆盖层的通孔，和在上述通孔内通过电解电镀Au/Ni形成的下凸起金属。
此情况下能稳定形成下凸起金属。
优选包括从由(i)、(ii)、(iii)组成的组中选择出的2种以上：(i)使用感光性树脂、感光性聚酰亚胺类树脂、感光性硅酮类树脂、感光性环氧类树脂的至少一种形成的上述支撑层，(ii)使用环氧类薄膜树脂、聚酰亚胺类薄膜树脂的至少一种形成的上述覆盖层，和(iii)通过一并对上述支撑层和上述覆盖层进行激光加工或喷砂加工而形成的通孔。
(发明效果)
根据本发明，不改变IDT电极和支撑层之间的距离就能改善温度特性。
附图说明
图1是压电器件的剖面图。(实施例)
图2是压电器件的剖面图。(实施例)
图3是表示压电器件的温度特性的图表。(实施例)
图4是压电器件的剖面图。(变形例1)
图5是压电器件的剖面图。(变形例2)
图6是压电器件的透视图。(说明例)
图7是压电器件的主要部位剖面图。(说明图)
图8是压电器件的剖面图。(现有例)
符号说明
10-压电器件；11-压电基板；12-IDT电极；13-焊盘电极；16-通孔；17-下凸起金属；20、20a、20b-支撑层；24-隙缝(去除部)；26-孔(去除部)；28-长孔(去除部)；30-覆盖层。
具体实施方式
下面，参照图1～图5说明作为本发明的实施方式的实施例。
<实施例>
图1是压电器件10的剖面图。如图1所示，压电器件10是在压电基板11上形成有元件部的SAW(Surface acoustic wave：弹性表面波)滤波器。在压电基板11的一个主表面即上表面11a上形成含梳状电极即IDT(Inter Digital Transducer)电极12、焊盘电极13、连接在IDT电极12和焊盘电极13之间的布线(未图示)的导电图案。在形成有IDT电极12的IDT形成区的周围，支撑层20形成为框状。支撑层20的厚度比IDT电极12等的导电图案的厚度更大。也可以在焊盘电极13上形成支撑层20。
在支撑层20之上配置覆盖层30，在压电基板11上形成的IDT电极12的周围用作为绝缘构件的支撑层20和覆盖层30覆盖，形成IDT空间14。在压电基板11的上表面11a中邻接IDT空间14的部分，自由地传播弹性表面波。
如图1所示，在支撑层20和覆盖层30中，形成到达在压电基板11的上表面11a上形成的焊盘电极13的通孔(贯通孔)16。在通孔16中填充下凸起金属17，在下凸起金属17上形成露出在外部的焊料凸起18。
例如，压电器件10可在模块部件中使用，在基板上搭载多个压电器件10后，周围用树脂进行铸模。
图2是示意性地表示沿图1的直线X-X切断的剖面的剖面图。在图2中省略通孔16及下凸起金属17的图示。
如图2所示，在支撑层20中，在靠近形成有IDT电极12的IDT形成区域的部分形成多个隙缝24作为去除部。各隙缝24以梳状、即设置间隔相互平行地形成，从形成在支撑层20的内周表面22的开口24a向远离IDT形成区域的方向延伸。隙缝24至少也可以形成在靠近IDT形成区域的部分，还可以延长隙缝至远离IDT形成区域的部分。
通过在支撑层20中形成隙缝24，来减小支撑层20和压电基板11的粘合面积。由此，缓和了热应力，由于热应力给压电基板11上的传播振动的区域(IDT形成区域及其附近部分)造成的影响变小，所以能改善温度特性。
<制作例>
接着，说明压电器件10的具体的制作例。以集合基板的状态汇总几个部分制造压电器件10。
首先，在压电基板11上形成含IDT电极12和焊盘电极13的导电图案。导电图案，用蒸镀金属膜这样的具有高精度、表面平坦性的方法来形成，具有1～2μm左右的厚度。由导电图案形成具有IDT电极12及连接到IDT电极12的元件布线的元件部。
接着，在元件部的表面通过溅射法形成SiO2膜或SiN/SiO2的2层结构膜。成为下凸起金属17的基底电极的焊盘电极13等、需要去除SiO2膜或SiN膜的部分，通过干式蚀刻法来去除SiO2膜或SiN膜。
接着，为了形成IDT空间14及隙缝24，而形成不涉及振动部的支撑层20。即，在压电基板11上涂敷感光性聚酰亚胺类树脂，通过光刻技术开口出(去除)IDT空间14(IDT电极12的正上方和IDT电极12的周围5～15μm的范围)及隙缝24，同时还开口出(去除)以划片线为中心的宽100μm的范围。在图2中，用符号A、B表示的IDT空间14的尺寸为50μm×50μm～1000μm×400μm的范围。虽然在支撑层20中使用感光性聚酰亚胺类树脂，但也可以使用感光性环氧类、感光性硅酮类树脂。支撑层20的厚度虽然是15μm，但只要在10～30μm的范围内即可。
接着，在支撑层20上通过层叠(laminate)等形成覆盖层30后，对于连接着成为外部端子的焊球的部分，通过激光加工来去除覆盖层30和支撑层20，形成直径50～150μm的通孔16。虽然在覆盖层30中使用非感光性环氧类薄膜树脂，但也可以使用非感光性聚酰亚胺类薄膜树脂。虽然覆盖层30的厚度是30μm，但只要在30～50μm的范围内即可。此外，也可以通过喷砂加工形成通孔16。通孔16中支撑层20的部分也可以由形成支撑层20时的光刻工序来形成。
通过干式蚀刻法去除在通孔16的底部露出的焊盘电极13的表面的有机物，然后，通过电解电镀在通孔16中填充Cu、Ni等，通过电解电镀在表面上形成用于防止氧化的Au(厚度20～1000nm左右)，由此形成下凸起金属17。下凸起金属17也可以通过非电解电镀来形成。在距覆盖层30的表面0～10μm的范围内退后(下陷)地形成下凸起金属17的表面。
接着，在下凸起金属17的正上方隔着金属掩模印刷Sn-Ag-Cu等焊料膏，通过以使焊料膏熔化的温度例如260℃左右进行加热，来使焊料与下凸起金属17粘合固定，通过焊剂清洗剂去除焊剂，形成球状的焊料凸起18。
此后，利用划片等方法截出芯片(单片)，完成压电器件10。
在图3的图表中示出制作例(1)及(2)的SAW滤波器、和除未形成隙缝这点外与制作例(1)及(2)相同的比较例的SAW滤波器的温度系数之差。
制作例(1)及(2)在支撑层形成之时在光刻工序中形成的IDT空间14及隙缝24的图2所示的各尺寸如下。
·IDT空间尺寸(A×B)：制作例(1)及(2)都为50μm×50μm
·隙缝长度(L)：制作例(1)及(2)都为15μm
·隙缝间隔(W)：制作例(1)为20μm、制作例(2)为50μm
·隙缝宽度(S)：制作例(1)及(2)都为50μm
·IDT形成区域和支撑层的间隔(D)：制作例(1)及(2)都为30μm
在图3中，纵轴以比较例为基准(温度系数＝0)、观察制作例(1)、(2)的等级(level)，其单位为ppm/℃。表示相对基准(＝0)值小的，具有更好的温度改善效果。*(4.0dBfL)是关于滤波器特性从通过等级下降了4.0dB的低频侧的点的数据。●(4.0dBfH)是关于滤波器特性从通过等级下降了4.0dB的高频侧的点的数据。◆(5.0dBfL)是关于滤波器特性从通过等级下降了5.0dB的低频侧的点的数据，■(5.0dBfH)是关于滤波器特性从通过等级下降了5.0dB的高频侧的点的数据。▲(47dBfL)是关于滤波器特性从通过等级下降了47dB的低频侧的点的数据。
基于图3的图表可知，通过设置隙缝24，从而温度系数变小，不改变IDT电极和支撑层之间的距离就能改善温度特性。
<变形例1>
参照图4，说明在支撑层中形成的去除部的变形例1。
图4与图2一样，是示意性地表示沿压电基板11切断支撑层20a的剖面的剖面图。如图4所示，在包围形成有IDT电极的IDT形成区域12a的支撑层20a中，在靠近IDT形成区域12a的部分形成多个孔26作为去除部。远离支撑层20a的内周表面22a形成孔26，四周由支撑层20a围绕。在图4中，虽然例示出沿支撑层20b的内周表面22b一列配置的孔26，但可以以各种方式配置孔，例如可以配置2列以上、以散点状配置。此外，孔至少可以配置在靠近IDT形成区域12a的部分，也可以配置在远离IDT形成区域12a的部分。
通过在支撑层20a中形成孔26，来减小支撑层20a和压电基板11的粘合面积。由此，缓和了热应力，由于热应力给压电基板11上的传播振动的区域(IDT形成区域12a及其附近部分)造成的影响变小，所以能改善温度特性。
<变形例2>
参照图5，说明在支撑层中形成的去除部的变形例2。
图5与图2一样，是示意性地表示沿压电基板11切断支撑层20b的剖面的剖面图。如图5所示，在包围形成有IDT电极的IDT形成区域12b的支撑层20b中，在靠近IDT形成区域12b的部分形成多个长孔28作为去除部。远离支撑层20b的内周表面22b形成长孔28，四周由支撑层20b围绕。长孔28其长边方向沿支撑层20b的内周表面22b平行地延伸。在图5中，虽然例示出2列配置的长孔28，但可以以各种方式配置长孔，例如可以配置1列或3列以上。此外，长孔至少可以配置在靠近IDT形成区域12a的部分，也可以配置在远离IDT形成区域12a的部分。
通过在支撑层20b中形成长孔28，来减小支撑层20b和压电基板11的粘合面积。由此，缓和了热应力，由于热应力给压电基板11上的传播振动的区域(IDT形成区域12b及其附近部分)造成的影响变小，所以能改善温度特性.
<总结>
如以上所说明的，通过在支撑层中形成隙缝、孔、长孔作为去除部，不改变IDT电极和支撑层之间的距离就能改善温度特性。在支撑层进行构图时，不追加特别的工序就能同时形成隙缝、孔、长孔。
再有，本发明不限于上述实施方式，可追加各种变更来实施。
例如，如图8的现有例所示，例如可以在由外围树脂密封的压电器件中应用本发明，在支撑覆盖层的支撑层中设置去除部。在压电基板中不仅可形成SAW元件，还可以形成界面波元件等元件部。

Claims (13)

1.一种压电器件，其特征在于，包括：
压电基板；
在所述压电基板的一个主表面上形成的、含IDT电极的导电图案；
在所述压电基板的所述一个主表面上，围绕在形成有所述IDT电极的IDT形成区域的周围、且具有比所述IDT电极的厚度更大厚度的支撑层；以及
在所述支撑层之上配置的、覆盖所述IDT形成区域的覆盖层；
在所述支撑层中，至少在靠近所述IDT形成区域的区域的多个部位，形成部分地去除了与所述压电基板的所述一个主表面粘合的部分的去除部，
所述去除部是以从形成在所述支撑层与所述IDT区域对置的内周表面上的开口向远离所述IDT形成区域的方向延伸的方式而形成的多个隙缝。
2.一种压电器件，其特征在于，包括：
压电基板；
在所述压电基板的一个主表面上形成的、含IDT电极的导电图案；
在所述压电基板的所述一个主表面上，围绕在形成有所述IDT电极的IDT形成区域的周围、且具有比所述IDT电极的厚度更大厚度的支撑层；以及
在所述支撑层之上配置的、覆盖所述IDT形成区域的覆盖层；
在所述支撑层中，至少在靠近所述IDT形成区域的区域的多个部位，形成部分地去除了与所述压电基板的所述一个主表面粘合的部分的去除部，
所述去除部是四周由所述支撑层包围的孔。
3.根据权利要求1或2所述的压电器件，其特征在于，
所述去除部贯通在支撑层与所述压电基板和所述覆盖层相连的两主表面之间。
4.根据权利要求1或2所述的压电器件，其特征在于，
使用感光性树脂来形成所述支撑层。
5.根据权利要求1或2所述的压电器件，其特征在于，
使用感光性聚酰亚胺类树脂来形成所述支撑层。
6.根据权利要求1或2所述的压电器件，其特征在于，
使用感光性硅酮树脂来形成所述支撑层。
7.根据权利要求1或2所述的压电器件，其特征在于，
使用感光性环氧类树脂来形成所述支撑层。
8.根据权利要求1或2所述的压电器件，其特征在于，
使用环氧类薄膜树脂来形成所述覆盖层。
9.根据权利要求1或2所述的压电器件，其特征在于，
使用聚酰亚胺类薄膜树脂来形成所述覆盖层。
10.根据权利要求1或2所述的压电器件，其特征在于，还包括：
通过一并对所述支撑层和所述覆盖层进行激光加工而形成的通孔。
11.根据权利要求1或2所述的压电器件，其特征在于，还包括：
通过一并对所述支撑层和所述覆盖层进行喷砂加工而形成的通孔。
12.根据权利要求1或2所述的压电器件，其特征在于，还包括：
贯通所述支撑层及所述覆盖层的通孔；和
在所述通孔内通过电解电镀Au／Ni形成的下凸起金属。
13.根据权利要求1或2所述的压电器件，其特征在于，包括选自以下组成的组中的2种以上：
使用感光性树脂、感光性聚酰亚胺类树脂、感光性硅酮类树脂、感光性环氧类树脂中的至少一种树脂形成的所述支撑层；
使用环氧类薄膜树脂、聚酰亚胺类薄膜树脂中的至少一种树脂形成的所述覆盖层；和
通过一并对所述支撑层和所述覆盖层进行激光加工或喷砂加工而形成的通孔。
CN200980101968.0A 2008-01-17 2009-01-06 压电器件 Expired - Fee Related CN101911485B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008008476 2008-01-17
JP2008-008476 2008-01-17
PCT/JP2009/050027 WO2009090895A1 (ja) 2008-01-17 2009-01-06 圧電デバイス

Publications (2)

Publication Number Publication Date
CN101911485A CN101911485A (zh) 2010-12-08
CN101911485B true CN101911485B (zh) 2014-07-09

Family

ID=40885286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980101968.0A Expired - Fee Related CN101911485B (zh) 2008-01-17 2009-01-06 压电器件

Country Status (4)

Country Link
US (1) US8067879B2 (zh)
JP (1) JP5077357B2 (zh)
CN (1) CN101911485B (zh)
WO (1) WO2009090895A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5028308B2 (ja) * 2008-03-19 2012-09-19 株式会社フジクラ 半導体パッケージ及びその製造方法
TWI464835B (zh) * 2008-04-04 2014-12-11 Fujikura Ltd 半導體封裝體及其製造方法
JP5596970B2 (ja) * 2009-12-17 2014-10-01 京セラ株式会社 弾性波装置及びその製造方法
JPWO2012050016A1 (ja) * 2010-10-15 2014-02-24 株式会社村田製作所 弾性表面波装置
JP5384693B2 (ja) * 2012-05-07 2014-01-08 株式会社フジクラ 半導体パッケージ
JP5358724B1 (ja) 2012-06-28 2013-12-04 太陽誘電株式会社 弾性波デバイス内蔵モジュール及び通信装置
JP5856312B2 (ja) * 2012-10-29 2016-02-09 京セラ株式会社 積層型圧電素子およびこれを備えた圧電アクチュエータ、噴射装置ならびに燃料噴射システム
WO2014192614A1 (ja) * 2013-05-27 2014-12-04 株式会社村田製作所 弾性表面波装置
JP5856592B2 (ja) * 2013-08-30 2016-02-10 太陽誘電株式会社 弾性波デバイス内蔵モジュール及び通信装置
JP6070910B1 (ja) * 2015-03-16 2017-02-01 株式会社村田製作所 弾性波装置及びその製造方法
CN109075768B (zh) * 2016-04-14 2022-06-24 株式会社村田制作所 弹性波装置及其制造方法
KR102282201B1 (ko) * 2017-08-31 2021-07-26 가부시키가이샤 무라타 세이사쿠쇼 탄성파 장치 및 그것을 구비한 탄성파 모듈
JP7397611B2 (ja) 2019-09-26 2023-12-13 太陽誘電株式会社 電子デバイス
US11581870B2 (en) * 2019-09-27 2023-02-14 Skyworks Solutions, Inc. Stacked acoustic wave resonator package with laser-drilled VIAS

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318058A (ja) * 2006-04-27 2007-12-06 Murata Mfg Co Ltd 電子部品及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6412757A (en) * 1987-07-07 1989-01-17 Canon Kk Recording paper ejecting device for communication equipment
JPH1012757A (ja) * 1996-06-25 1998-01-16 Kokusai Electric Co Ltd マイクロパッケージ
JP3514361B2 (ja) 1998-02-27 2004-03-31 Ｔｄｋ株式会社 チップ素子及びチップ素子の製造方法
US7011134B2 (en) * 2000-10-13 2006-03-14 Chien-Min Sung Casting method for producing surface acoustic wave devices
JP2005348273A (ja) 2004-06-04 2005-12-15 Murata Mfg Co Ltd 弾性表面波装置
JP4518255B2 (ja) 2004-12-22 2010-08-04 セイコーエプソン株式会社 弾性表面波素子および電子機器
JP4706907B2 (ja) * 2005-06-15 2011-06-22 株式会社村田製作所 圧電デバイスとその製造方法
JP2007019943A (ja) * 2005-07-08 2007-01-25 Alps Electric Co Ltd 表面弾性波ディバイス
JP2007073595A (ja) 2005-09-05 2007-03-22 Renesas Technology Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318058A (ja) * 2006-04-27 2007-12-06 Murata Mfg Co Ltd 電子部品及びその製造方法

Also Published As

Publication number Publication date
CN101911485A (zh) 2010-12-08
WO2009090895A1 (ja) 2009-07-23
JP5077357B2 (ja) 2012-11-21
US20100277035A1 (en) 2010-11-04
US8067879B2 (en) 2011-11-29
JPWO2009090895A1 (ja) 2011-05-26

Similar Documents

Publication Publication Date Title
CN101911485B (zh) 压电器件
US8461940B2 (en) Elastic wave device and method for manufacturing the same
US7259500B2 (en) Piezoelectric device
JP4460612B2 (ja) 弾性表面波デバイス及びその製造方法
US10840879B2 (en) Surface acoustic wave device
US20100225202A1 (en) Acoustic Wave Device
KR20020052958A (ko) 탄성 표면파 장치 및 그 제조 방법
JP5755434B2 (ja) 弾性波装置およびその製造方法
JP2007318058A (ja) 電子部品及びその製造方法
KR20190063386A (ko) 탄성파 장치
JP2008028713A (ja) 弾性表面波装置
JP7373305B2 (ja) 弾性波デバイスおよびその製造方法
JP4823336B2 (ja) 弾性表面波装置、および実装構造体
JP4655796B2 (ja) 弾性境界波装置の製造方法及び弾性境界波装置
KR100631990B1 (ko) 표면탄성파 필터 패키지 및 그 제조방법
JP2019103127A (ja) 弾性波装置
WO2022075311A1 (ja) 弾性波装置
JP2009182741A (ja) 弾性境界波デバイス及びその製造方法
JP7406331B2 (ja) 電子デバイス、モジュールおよびウエハ
JP2011109481A (ja) 弾性波デバイスおよびその製造方法
JP6352844B2 (ja) 多数個取り回路配線基板および弾性表面波装置
JP2006270170A (ja) 弾性表面波素子及び弾性表面波素子の製造方法
CN117833847A (zh) 滤波器及其封装方法
JP2003158436A (ja) 弾性表面波装置の製造方法
JP2024076836A (ja) 電子部品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140709

Termination date: 20200106