JP2024076836A - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP2024076836A
JP2024076836A JP2022188623A JP2022188623A JP2024076836A JP 2024076836 A JP2024076836 A JP 2024076836A JP 2022188623 A JP2022188623 A JP 2022188623A JP 2022188623 A JP2022188623 A JP 2022188623A JP 2024076836 A JP2024076836 A JP 2024076836A
Authority
JP
Japan
Prior art keywords
substrate
plate
layer
sealing layer
acoustic wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022188623A
Other languages
English (en)
Inventor
基 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2022188623A priority Critical patent/JP2024076836A/ja
Publication of JP2024076836A publication Critical patent/JP2024076836A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】はんだ封止層が空隙内に侵入することを抑制することが可能な電子部品を提供すること。【解決手段】弾性波デバイス100は、基板10と、基板10上に設けられた弾性波素子70と、基板10との間に弾性波素子70が露出する空隙45が形成されるように弾性波素子70を覆って基板10上に搭載され、基板10とは反対側の面41の少なくとも一部が金属面である板状部材40と、基板10上に設けられ、板状部材40を支持する複数の支持体32と、基板10上に平面視にて板状部材40を囲んで設けられた環状金属層30と、板状部材40の面41と環状金属層30とに接合して面41上と環状金属層30上に設けられ、弾性波素子70を空隙45に封止する、はんだにより形成されたはんだ封止層50とを備える。【選択図】図1

Description

本発明は、電子部品に関する。
電子部品の小型化および低背化のために、基板上に搭載されたデバイスチップをはんだ封止層により封止することが知られている(例えば特許文献1-2)。また、基板上に設けられた素子を、素子を囲む枠体と枠体上のリッドとにより封止することが知られている(例えば特許文献3-4)。
特開2015-115671号公報 特開2015-204531号公報 特開2014-143640号公報 特開2014-14131号公報
はんだ封止層によって素子を空隙に封止する構造において、はんだ封止層が空隙内に侵入して電気不良および/または外観不良が発生することがある。
本発明は、上記課題に鑑みなされたものであり、はんだ封止層が空隙内に侵入することを抑制することを目的とする。
本発明は、基板と、前記基板上に設けられた素子と、前記基板との間に前記素子が露出する空隙が形成されるように前記素子を覆って前記基板上に搭載され、前記基板とは反対側の面の少なくとも一部が金属面である板状部材と、前記基板上に設けられ、前記板状部材を支持する複数の支持体と、前記基板上に平面視にて前記板状部材を囲んで設けられた環状金属層と、前記板状部材の前記反対側の面と前記環状金属層とに接合して前記反対側の面上と前記環状金属層上に設けられ、前記素子を前記空隙に封止する、はんだにより形成されたはんだ封止層と、を備える電子部品である。
上記構成において、前記複数の支持体のうち少なくとも一部の支持体は、前記板状部材の端部に位置し、前記板状部材は、断面視において前記少なくとも一部の支持体より前記環状金属層側に突出している構成とすることができる。
本発明は、基板と、素子を有し、前記基板との間に前記素子が露出する空隙が形成されるように前記基板上に搭載されたデバイスチップと、前記デバイスチップ上に設けられ、前記デバイスチップとは反対側の面の少なくとも一部が金属面である板状部材と、前記基板上に平面視にて前記板状部材を囲んで設けられた環状金属層と、前記板状部材の前記反対側の面と前記環状金属層とに接合して前記反対側の面上と前記環状金属層上に設けられ、前記素子を前記空隙に封止する、はんだにより形成されたはんだ封止層と、を備える電子部品である。
上記構成において、前記板状部材は、断面視において前記デバイスチップより前記環状金属層側に突出している構成とすることができる。
上記構成において、前記板状部材は、前記基板側に位置する絶縁部材と、前記絶縁部材に対して前記基板とは反対側に位置し、前記金属面を形成する金属膜と、を有する構成とすることができる。
上記構成において、前記はんだ封止層上に前記板状部材の前記反対側の面との間に前記はんだ封止層を挟んで設けられ、前記はんだ封止層が接合したリッドを備える構成とすることができる。
上記構成において、前記板状部材は、前記反対側の面と側面とが前記金属面であり、前記はんだ封止層は、前記板状部材の前記反対側の面と前記側面とに接合する構成とすることができる。
上記構成において、前記素子は弾性波素子である構成とすることができる。
上記構成において、前記弾性波素子によりフィルタが形成される構成とすることができる。
上記構成において、前記フィルタによりマルチプレクサが形成される構成とすることができる。
本発明によれば、はんだ封止層が空隙内に侵入することを抑制できる。
図1は、実施例1に係る弾性波デバイスの断面図である。 図2は、実施例1に係る弾性波デバイスの平面図である。 図3は、実施例1における弾性波素子の平面図である。 図4(a)はフィルタの回路図、図4(b)はデュプレクサの回路図である。 図5(a)および図5(b)は、実施例1に係る弾性波デバイスの製造方法を示す断面図(その1)である。 図6(a)および図6(b)は、実施例1に係る弾性波デバイスの製造方法を示す断面図(その2)である。 図7(a)および図7(b)は、実施例1に係る弾性波デバイスの製造方法を示す断面図(その3)である。 図8は、比較例に係る弾性波デバイスの断面図である。 図9は、比較例に係る弾性波デバイスで生じる課題を示す断面図である。 図10(a)は、シミュレーションに用いたモデルの平面図、図10(b)および図10(c)は、図10(a)のA-A断面図およびB-B断面図である。 図11は、累積歪のシミュレーション結果を示す図である。 図12は、実施例2に係る弾性波デバイスの断面図である。 図13は、実施例2に係る弾性波デバイスの平面図である。 図14は、実施例3に係る弾性波デバイスの断面図である。 図15は、実施例4に係る弾性波デバイスの断面図である。 図16は、実施例5に係る弾性波デバイスの断面図である。 図17は、実施例6に係る弾性波デバイスの断面図である。 図18(a)は、実施例7に係る弾性波デバイスの断面図、図18(b)は、実施例7における弾性波素子の断面図である。
以下、図面を参照し、本発明の実施例について説明する。
図1は、実施例1に係る弾性波デバイス100の断面図である。図2は、実施例1に係る弾性波デバイス100の平面図である。図2では、板状部材40の外形を一点鎖線で示し、はんだ封止層50およびリッド52の図示は省略している。また、図2では、図の明瞭化のために、配線15、環状金属層30、および支持体32にハッチングを付している。
図1に示すように、弾性波デバイス100は、支持基板11の上面に圧電層12が接合された基板10を備える。支持基板11は、例えばサファイア基板、アルミナ基板、スピネル基板、石英基板、水晶基板、またはシリコン基板であり、厚さが50μm~300μm程度である。サファイア基板は単結晶のAlを主成分とする基板であり、アルミナ基板は多結晶のAlを主成分とする基板であり、スピネル基板は単結晶または多結晶のMgAlを主成分とする基板である。石英基板はアモルファスのSiOを主成分とする基板であり、水晶基板は単結晶のSiOを主成分とする基板であり、シリコン基板は、単結晶または多結晶のSiを主成分とする基板である。圧電層12は、例えば単結晶タンタル酸リチウム層または単結晶ニオブ酸リチウム層であり、厚さが0.5μm~30μm程度である。支持基板11の線膨張係数は圧電層12の線膨張係数より小さい。これにより、弾性波デバイス100の周波数温度係数を低減できる。支持基板11と圧電層12の間に酸化シリコンおよび/または窒化アルミニウム等の絶縁層を設けてもよい。このように、圧電層12は支持基板11に直接または間接的に接合されている。
圧電層12の上面に、1または複数の弾性波素子70が設けられている。支持基板11の下面に複数の端子13が設けられている。複数の端子13は、入力端子、出力端子、およびグランド端子を含む。複数の端子13は、弾性波素子70を外部と電気的に接続するためのフットパッドである。端子13は、ビア配線14および配線15を介して弾性波素子70に電気的に接続される。端子13、ビア配線14、および配線15は、例えばチタン、銅、アルミニウム、白金、ニッケル、および/または金等を含む金属層であり、単層の金属層でもよいし、積層の金属層でもよい。
図3は、実施例1における弾性波素子70の平面図である。図3に示すように、弾性波素子70は弾性表面波共振子である。圧電層12の上面にIDT(Interdigital Transducer)71と反射器72が設けられている。IDT71は、対向する一対の櫛型電極73を有する。櫛型電極73は、複数の電極指74と、複数の電極指74が接続するバスバー75と、を有する。反射器72は、IDT71の両側に設けられている。IDT71が圧電層12に弾性表面波を励振する。一対の櫛型電極73のうち一方の櫛型電極73の電極指74のピッチがほぼ弾性波の波長λとなる。複数の電極指74のピッチDのほぼ2倍が、弾性波の波長λとなる。IDT71および反射器72は、例えばアルミニウム、銅、またはモリブデン等の金属膜により形成される。圧電層12の上面にIDT71および反射器72を覆う保護膜または温度補償膜が設けられていてもよい。櫛型電極73はダミー電極指を有していてもよい。
圧電層12の上面に形成された複数の弾性波素子70によってフィルタが形成されてもよいし、デュプレクサが形成されてもよい。図4(a)はフィルタの回路図、図4(b)はデュプレクサの回路図である。
図4(a)に示すように、入力端子Tinと出力端子Toutとの間に1または複数の直列共振器S1~S4が直列に接続されている。入力端子Tinと出力端子Toutとの間に1または複数の並列共振器P1~P3が並列に接続されている。直列共振器S1~S4および並列共振器P1~P3が弾性波素子70である。直列共振器および並列共振器の個数等は適宜設定できる。フィルタとしてラダー型フィルタを例に説明したが、フィルタは多重モード型フィルタであってもよい。
図4(b)に示すように、共通端子Antと送信端子Txの間に送信フィルタ95が接続されている。共通端子Antと受信端子Rxの間に受信フィルタ96が接続されている。送信フィルタ95は、送信端子Txから入力された高周波信号のうち送信帯域の信号を送信信号として共通端子Antに通過させ、他の周波数の信号を抑圧する。受信フィルタ96は、共通端子Antから入力された高周波信号のうち受信帯域の信号を受信信号として受信端子Rxに通過させ、他の周波数の信号を抑圧する。なお、マルチプレクサとしてデュプレクサを例に示したがトリプレクサまたはクワッドプレクサであってもよい。
図2においては、複数の弾性波素子70により直列共振器S1~S4および並列共振器P1~P3が形成されたラダー型フィルタ90を例に示している。直列共振器S1~S4は、入力端子13aと出力端子13bとの間に直列に接続されている。すなわち、直列共振器S1はビア配線14を介して入力端子13aに接続され、直列共振器S4はビア配線14を介して出力端子13bに接続され、直列共振器S1~S4は配線15により互いに接続されている。並列共振器P1~P3は、入力端子13aと出力端子13bとの間に並列に接続されている。すなわち、並列共振器P1~P3の一端は直列共振器S1~S4の間を接続する配線15に接続され、他端はビア配線14を介してグランド端子13cに接続されている。
図1および図2に示すように、支持基板11の周縁領域には圧電層12は設けられていない。平面視において、圧電層12を囲むように支持基板11の上面に環状金属層30が設けられている。環状金属層30は、例えばチタン、銅、アルミニウム、白金、ニッケル、および/または金等を含む金属層であり、単層の金属層でもよいし、積層の金属層でもよい。環状金属層30は、例えば配線15より厚い。
支持基板11の上面に複数の支持体32が設けられている。複数の支持体32は、例えば、圧電層12の中央付近に設けられた開口16内と、圧電層12の周辺と、に圧電層12から離れて設けられている。支持体32は、例えば下層33と、下層33の上面に設けられた上層34と、を有する柱である。下層33は、例えばチタン、銅、アルミニウム、白金、ニッケル、および/または金等を含む金属層であり、単層の金属層でもよいし、積層の金属層でもよい。下層33は、例えば配線15と同じ層構成および同じ厚さである。上層34は、例えば銅または金等を含む金属層である。なお、支持体32は、セラミック、サファイア、および/またはシリコン等を含む絶縁部材または半導体部材であってもよい。圧電層12を囲んで設けられた環状金属層30は、圧電層12および支持体32から離れて支持基板11の上面に設けられている。
支持体32は、弾性波素子70および配線15よりも上方に突出していて、その高さは例えば15μm~40μm程度である。支持体32の幅は、例えば環状金属層30の幅と同程度であり、例えば10μm~50μm程度である。支持体32は、平面視において矩形状である場合に限られず、円形状または楕円形状等その他の場合でもよい。支持体32は、6つ設けられず場合に限られない。例えば、圧電層12の中央付近の支持体32は設けられない場合でもよいし、圧電層12の4隅近傍に4つだけ設けられる場合でもよい。
複数の支持体32の上面に、複数の弾性波素子70を覆って板状部材40が設けられている。複数の支持体32上に板状部材40が設けられることで、板状部材40と圧電層12との間に複数の弾性波素子70が露出する空隙45が形成される。複数の支持体32は空隙45内に設けられ、一端が支持基板11に接触し、他端が板状部材40に接触している。
板状部材40の圧電層12とは反対側の面41の少なくとも一部は金属面となっている。例えば、板状部材40は、圧電層12側に位置する絶縁部材43と、絶縁部材43の上面にベタ膜として設けられた金属膜44と、を有する。絶縁部材43は、例えばセラミック層、サファイア層、シリコン層、または樹脂層等の単層もしくは積層である。金属膜44は、例えば金膜、ニッケル膜、タングステン膜、または銅膜等の単層もしくは積層である。板状部材40の側面42は、例えば支持体32の外側の側面35とほぼ同一面となっている。金属膜44は例えば絶縁部材43より薄い。例えば、絶縁部材43の厚さは50μm~330μm、金属膜44の厚さは10μm~20μm、板状部材40全体の厚さは60μm~350μmである。
環状金属層30の上面に圧電層12および支持体32を囲むように、はんだにより形成されたはんだ封止層50が設けられている。はんだ封止層50は板状部材40の面41上にも設けられている。はんだ封止層50は、環状金属層30の上面および板状部材40の面41に接合している。はんだ封止層50の上面に平板状のリッド52が設けられている。リッド52と板状部材40の面41との間にはんだ封止層50が介在している。リッド52と板状部材40の面41との間におけるはんだ封止層50の厚さXは例えば5μm~25μmである。はんだ封止層50の厚さXは、板状部材40の厚さより薄くてもよく、板状部材40の厚さの0.8倍以下でもよいし、0.5倍以下でもよい。はんだ封止層50はリッド52にも接合している。はんだ封止層50は、例えば銀錫はんだまたは錫銀銅はんだ等である。リッド52は、例えばコバール板等の金属板である。コバールは、鉄にニッケルとコバルトを配合した合金である。はんだ封止層50によって圧電層12上に設けられた複数の弾性波素子70は空隙45に封止される。
板状部材40の面41の少なくとも一部は金属面であるため、はんだ封止層50は板状部材40の面41を濡れ広がって形成される。はんだ封止層50は環状金属層30の上面も濡れ広がって形成される。はんだ封止層50の空隙45に露出する側面51は、例えば板状部材40の面41から環状金属層30の上面に向かって斜めに伸びている。このため、はんだ封止層50は、板状部材40の側面42の例えば半分以上に接してなく、少なくとも下端には接していない。板状部材40の側面42と環状金属層30との間の幅Wは例えば50μm以上であり、70μm以上でもよく、90μm以上でもよい。
[製造方法]
図5(a)から図7(b)は、実施例1に係る弾性波デバイス100の製造方法を示す断面図である。図5(a)から図7(b)で説明する製造方法は多面取りプロセスによる製造方法である。図5(a)に示すように、支持基板11の上面に例えばレーザ光を照射してビアホールを形成し、ビアホール内に金属層を例えば電解めっき法を用いて形成する。その後、支持基板11の上面が露出するように金属層を例えばCMP(Chemical Mechanical Polishing)法を用いて平坦化する。これにより、支持基板11にビア配線14が形成される。次いで、支持基板11の上面に圧電基板を例えば表面活性化法を用いて常温接合する。支持基板11と圧電基板とは数nmのアモルファス層を介して直接接合されてもよいし、絶縁層を介して間接的に接合されてもよい。その後、圧電基板を例えばCMP法を用いて研磨する。これにより、支持基板11の上面に直接または間接的に接合された圧電層12が形成される。次いで、圧電層12の上面に弾性波素子70を形成する。弾性波素子70は、例えばフォトリソグラフィ法およびエッチング法を用いて形成する。弾性波素子70は、リフトオフ法を用いて形成してもよい。
図5(b)に示すように、圧電層12の一部を例えばフォトリソグラフィ法およびエッチング法を用いて除去する。これにより、弾性波デバイスにおいて支持基板11の周縁領域における圧電層12が除去されてビア配線14が露出する。また、圧電層12に開口16(図2参照)が形成される。次いで、弾性波素子70に接続する配線15と支持体32の下層33とを同時に形成する。配線15および下層33は例えばリフトオフ法を用いて形成する。
図6(a)に示すように、支持基板11上に例えば電解めっき法を用いて環状金属層30を形成する。環状金属層30を形成した後または形成する前に、支持体32の下層33上に例えば電解めっき法を用いて支持体32の上層34を形成する。下層33と上層34により支持体32が形成される。
図6(b)に示すように、複数の支持体32上に、圧電層12との間に弾性波素子70が露出する空隙45が形成されるように圧電層12を覆って板状部材40を配置する。板状部材40は、後に個片化される領域ごとに配置される。板状部材40は、基板10側の絶縁部材43と絶縁部材43上に設けられた金属膜44とを有する。次いで、下面にはんだシート53が設けられたリッド52を板状部材40の上方に配置する。1つのリッド52が複数の板状部材40を覆って配置される。
図7(a)に示すように、はんだシート53が溶融する温度に基板10を加熱し、リッド52を基板10に向けて押圧する。はんだシート53が錫銀はんだの場合、溶融温度は270℃程度である。はんだシート53は溶融して、板状部材40の金属面である面41と環状金属層30の上面とに接合するはんだ封止層50となる。環状金属層30は圧電層12を囲んで設けられているため、はんだ封止層50は圧電層12の周りを完全に囲むように形成される。これにより、弾性波素子70は空隙45に封止される。板状部材40の金属面である面41と環状金属層30の上面ははんだ濡れ性があるため、はんだ封止層50は板状部材40の面41と環状金属層30の上面とを濡れ広がって接合する。リッド52と支持基板11との間隔は所定の大きさになるように調整されるため、板状部材40とリッド52との間にもはんだ封止層50が形成される。はんだ封止層50の表面張力により、はんだ封止層50の空隙45側の側面51は板状部材40の面41から環状金属層30の上面に向かって斜めに伸びて形成される。このため、はんだ封止層50は、例えば板状部材40の側面42の半分以上に接することなく形成され、少なくとも側面42の下端には接することなく形成される。
図7(b)に示すように、支持基板11の下面を例えばCMP法を用いて研磨する。これにより、ビア配線14が支持基板11の下面に露出する。次いで、支持基板11の下面に端子13を形成する。端子13は、例えば電解めっき法により形成する。その後、リッド52、はんだ封止層50、および支持基板11を、ダイシングブレード54を用い切断する。これにより、弾性波デバイスが個片化される。
[比較例]
図8は、比較例に係る弾性波デバイス1000の断面図である。図8に示すように、比較例に係る弾性波デバイス1000では、板状部材40が絶縁部材43のみからなり、金属膜44が設けられていない。板状部材40の側面42と環状金属層30との間の幅Wは例えば30μmである。その他の構成は実施例1と同じであるため説明を省略する。
図9は、比較例に係る弾性波デバイス1000で生じる課題を示す断面図である。図9に示すように、はんだ封止層50が空隙45内に侵入して配線15に接触してしまい、特性が悪くなることがある。この原因の1つとして、板状部材40が絶縁部材43のみで形成されているため、はんだ封止層50が板状部材40に接合せずに、はんだ封止層50と板状部材40との間に気泡55が発生することが挙げられる。気泡55の発生具合を制御することは難しく、気泡55が発生すると、はんだ封止層50は気泡55の体積分だけ環状金属層30側に多く押し出される。はんだ封止層50が環状金属層30側に多く押し出されることにより、空隙45の側方におけるはんだ封止層50の形状が不安定となり、はんだ封止層50の一部が空隙45内に侵入するようになると考えられる。
一方、実施例1によれば、板状部材40の基板10とは反対側の面41の少なくとも一部は金属面となっている。はんだ封止層50は、環状金属層30と板状部材40の面41とに接合している。このように、はんだ封止層50が板状部材40の面41に接合することで、はんだ封止層50と板状部材40との間に気泡が発生することが抑制される。よって、はんだ封止層50が環状金属層30側に多く押し出されることが抑制され、空隙45の側方におけるはんだ封止層50の形状が安定化する。その結果、はんだ封止層50が空隙45内に侵入することが抑制される。はんだ封止層50が空隙45内に侵入することを抑制する点から、板状部材40の反対側の面41は、80%以上が金属面である場合が好ましく、90%以上が金属面であることがより好ましく、95%以上が金属面であることが更に好ましく、100%が金属面であることが最も好ましい。
また、実施例1では、図1のように、板状部材40の面41との間にはんだ封止層50を挟んではんだ封止層50上にリッド52が設けられている。リッド52とはんだ封止層50とは接合している。はんだ封止層50を形成するためのリッド52がはんだ封止層50上に設けられることがあるが、はんだ封止層50がリッド52に接合することで、はんだ封止層50とリッド52との間に気泡が発生することが抑制される。よって、はんだ封止層50が環状金属層30側に多く押し出されることが抑制され、はんだ封止層50が空隙45内に侵入することが抑制される。
また、実施例1では、図1のように、板状部材40は、基板10側に位置して空隙45に露出する絶縁部材43と、絶縁部材43に対して基板10とは反対側に位置する金属膜44と、を有する。これにより、絶縁部材43が空隙45を挟んで弾性波素子70および配線15に対向することになるため、板状部材40と弾性波素子70および配線15との間の電気的な結合が抑制される。なお、空隙45の高さが十分大きければ、板状部材40は金属材料のみで形成される場合でもよい。
また、実施例1では、図1のように、はんだ封止層50は板状部材40の下端から離れている。これにより、仮にはんだ封止層50の一部が空隙45内に侵入した場合でも、はんだ封止層50が配線15に接触し難くなる。
[シミュレーション]
図10(a)は、シミュレーションに用いたモデルの平面図、図10(b)は、図10(a)のA-A断面図、図10(b)は、図10(a)のB-B断面図である。図10(a)から図10(c)に示すように、シミュレーションは、基板60の1/4対称モデルを用いて行った。すなわち、基板60の+X側の面および-Y側の面に環状金属層30、はんだ封止層50、および保護膜68は設けられてなく、これらの面の境界条件を鏡面条件とした。基板60上にデバイスチップ62がバンプ61により搭載され、デバイスチップ62の周囲において基板60上に環状金属層30が設けられているとした。デバイスチップ62の上面に接してリッド52が設けられ、デバイスチップ62の周囲でリッド52と環状金属層30との間にはんだ封止層50が設けられているとした。はんだ封止層50およびリッド52を覆って保護膜68が設けられているとした。
基板60のX方向およびY方向の長さをD1およびD2とする。デバイスチップ62のX方向およびY方向の長さをD3およびD4とする。環状金属層30の幅をD5とする。バンプ61の直径をD6とする。基板60の厚さをT1とする。環状金属層30の厚さをT2とする。デバイスチップ62およびはんだ封止層50の厚さをT3とする。リッド52の厚さをT4とする。保護膜68の厚さをT5とする。
シミュレーション条件は以下である。
基板60:HTCC基板
環状金属層30:タングステン層
はんだ封止層50:錫銀はんだ
リッド52:コバール板
デバイスチップ62:サファイア基板
バンプ61:金バンプ
保護膜68:ニッケル膜
D1=0.43mm、D2=0.53mm、D3=0.29mm、D4=0.39mm、D5=0.09mm、D6=75μm
T1=190μm、T2=15μm、T3=165μm、T4=25μm、T5=10μm
表1は、シミュレーションに用いた各材料のヤング率、線膨張係数、およびポアソン比を示す表である。
Figure 2024076836000002
図10(a)から図10(c)に示すモデルに対し、組立の熱履歴を考慮した上で温度サイクル試験に相当する-40℃~+125℃の温度サイクルを5.5回実施し、はんだ封止層50に加わる累積歪をシミュレーションした。シミュレーションの結果、はんだ封止層50のデバイスチップ62側の下端および上端付近(図10(b)および図10(c)における領域A、B)において累積歪が大きくなる結果となった。
図11は、累積歪のシミュレーション結果を示す図である。図11において、横軸はステップを表し、左側縦軸ははんだ封止層50に加わる累積歪の最大値を表し、右側縦軸はシミュレーションモデルに加えた温度を℃単位で表している。図11に示すように、温度サイクルを経過することではんだ封止層50に加わる累積歪が大きくなっていく結果となった。図10(b)および図10(c)の領域A、Bにおけるはんだ封止層50の累積歪が大きくなると、領域A、Bにおいてはんだ封止層50の形状が安定化せずにはんだ封止層50がデバイスチップ62側に侵入する塑性変形が生じることが考えられる。
したがって、実施例1に係る弾性波デバイス100においても、温度サイクル試験によってはんだ封止層50に生じる歪によりはんだ封止層50が空隙45内に侵入して、はんだ封止層50が配線15に接触することが考えられる。このため、仮にはんだ封止層50が空隙45内に侵入した場合でも、はんだ封止層50が配線15に接触することが抑制されるよう、板状部材40の側面42と環状金属層30との間の幅W(図1参照)は50μm以上が好ましく、70μm以上がより好ましく、90μm以上が更に好ましい。
図12は、実施例2に係る弾性波デバイス200の断面図である。図13は、実施例2に係る弾性波デバイス200の平面図である。図13では、板状部材40の外形を一点鎖線で示し、はんだ封止層50およびリッド52の図示は省略している。また、図13では、図の明瞭化のために、配線15、環状金属層30、および支持体32にハッチングを付している。
図12および図13に示すように、実施例2に係る弾性波デバイス200では、板状部材40の側面42が、板状部材40の端部に位置する支持体32の側面35より環状金属層30側に位置している。すなわち、板状部材40は、支持体32の側面35より環状金属層30側に突出している。その他の構成は実施例1と同じであるため説明を省略する。
実施例2によれば、板状部材40は、板状部材40の端部に位置する支持体32より環状金属層30側に突出している。これにより、仮にはんだ封止層50の一部が空隙45内に侵入した場合でも、はんだ封止層50が配線15に接触し難くなる。
なお、実施例2においても、実施例1と同様に、板状部材40の側面42と環状金属層30との間の幅W(図12参照)は50μm以上が好ましく、70μm以上がより好ましく、90μm以上が更に好ましい。
図14は、実施例3に係る弾性波デバイス300の断面図である。図14に示すように、実施例3に係る弾性波デバイス300では、板状部材40において金属膜44が絶縁部材43の上面と側面を覆って設けられている。すなわち、板状部材40は面41と側面42が金属面となっている。はんだ封止層50は、板状部材40の面41と側面42に接合している。その他の構成は実施例1と同じであるため説明を省略する。
実施例3によれば、板状部材40の面41と側面42が金属面であり、はんだ封止層50は板状部材40の面41と側面42とに接合している。これにより、はんだ封止層50と板状部材40との接合が強固となる。
図15は、実施例4に係る弾性波デバイス400の断面図である。図15に示すように、実施例4に係る弾性波デバイス400では、板状部材40はバンプ36により基板10上に搭載されている。板状部材40は、実施例2と同様に、バンプ36より外側に突出している。その他の構成は実施例1と同じであるため説明を省略する。
実施例1から実施例3では、板状部材40を支持する支持体32は柱状体である場合を例に示したが、実施例4のように、支持体はバンプ36である場合でもよい。
図16は、実施例5に係る弾性波デバイス500の断面図である。図16に示すように、実施例5に係る弾性波デバイス500では、基板10の下方に基板10aが設けられている。基板10aは、基板10と同様に、支持基板11aと、支持基板11aの上面に接合された圧電層12aと、を備える。圧電層12aの上面に1または複数の弾性波素子70aが設けられている。
支持基板11の下面に端子13は設けられてなく、代わりに、支持基板11aの下面に端子13が設けられている。端子13は、支持基板11aを貫通するビア配線14aおよび基板10a上に設けられた配線15aにより弾性波素子70aに電気的に接続される。基板10a上に金属柱17が設けられている。金属柱17は、例えば銅または金を含んで形成され、はんだ層によりビア配線14に接合されている。圧電層12上に設けられた弾性波素子70は、配線15、ビア配線14、金属柱17、およびビア配線14aを介して端子13に接続する。
支持基板11aの周縁領域には圧電層12aは設けられてない。平面視において、圧電層12aを囲むように支持基板11a上に枠体18が設けられている。枠体18の下端は支持基板11aに接し、上端は支持基板11に接している。枠体18は、例えばチタン、銅、アルミニウム、白金、ニッケル、および/または金等を含む金属層であり、単層の金属層でもよいし、積層の金属層でもよい。圧電層12a上に設けられた弾性波素子70aは、圧電層12aと支持基板11との間の空隙46に枠体18および支持基板11により封止されている。その他の構成は実施例1と同じであるため説明を省略する。
実施例5のように、基板10の下方に弾性波素子70aを有する基板10aが設けられ、弾性波素子70aを囲む枠体18が基板10と基板10aとに接触して設けられることで弾性波素子70aが基板10と基板10aとの間の空隙46に封止されてもよい。
図17は、実施例6に係る弾性波デバイス600の断面図である。図17に示すように、実施例6に係る弾性波デバイス600は、基板60にデバイスチップ62がフリップチップ実装されている。すなわち、デバイスチップ62に設けられた電極63と基板60に設けられた電極64とがバンプ61により接合されている。電極64は、基板60の内部に設けられた配線65を介して、基板60の下面に設けられた端子66に電気的に接続されている。デバイスチップ62は、例えば弾性波デバイスチップであり、例えばタンタル酸リチウム基板またはニオブ酸リチウム基板である基板67と、基板67の表面に設けられた弾性波素子70と、を備える。基板60は、例えばプリント基板、HTCC(High Temperature Co-Fired Ceramics)基板、またはLTCC(Low Temperature Co-Fired Ceramics)基板である。
デバイスチップ62の基板60とは反対側の面に板状部材40が設けられている。板状部材40は、実施例1と同様に絶縁部材43と金属膜44とを有し、デバイスチップ62とは反対側の面41の少なくとも一部が金属面となっている。板状部材40の側面42は、例えばデバイスチップ62の側面より外側に位置している。すなわち、板状部材40は、デバイスチップ62の側面より外側に突出している。なお、板状部材40の側面42がデバイスチップ62の側面とほぼ同一面になっている場合でもよい。
デバイスチップ62を囲むように基板60上に環状金属層30が設けられている。環状金属層30上にデバイスチップ62を囲むようにはんだ封止層50が設けられている。はんだ封止層50は板状部材40の面41上にも設けられている。はんだ封止層50は、環状金属層30の上面および板状部材40の面41に接合している。はんだ封止層50の上面にリッド52が設けられている。リッド52と板状部材40の面41との間にははんだ封止層50が介在している。はんだ封止層50はリッド52にも接合している。はんだ封止層50によってデバイスチップ62に備わる弾性波素子70は、デバイスチップ62と基板60との間に形成された空隙47に封止されている。
実施例6によれば、デバイスチップ62上に設けられた板状部材40は、デバイスチップ62とは反対側の面41の少なくとも一部が金属面となっている。はんだ封止層50は、環状金属層30と板状部材40の面41とに接合している。例えば、板状部材40が設けられていない場合では、デバイスチップ62の基板67にはんだ封止層50が接合しないことがある。この場合、比較例と同様に、はんだ封止層50と基板67との間に気泡が発生し、その結果、はんだ封止層50が空隙47内に侵入することがある。はんだ封止層50が空隙47内に侵入すると、はんだ封止層50が電極63、64に接触したり、はんだ封止層50がデバイスチップ62を押してデバイスチップ62に位置ずれが生じたりすることがある。これに対し、実施例6では、はんだ封止層50が板状部材40の面41に接合しているため、はんだ封止層50と板状部材40との間に気泡が発生することが抑制される。よって、はんだ封止層50が空隙47内に侵入することが抑制される。はんだ封止層50が空隙47内に侵入することを抑制する点から、板状部材40の反対側の面41は、80%以上が金属面である場合が好ましく、90%以上が金属面であることがより好ましく、95%以上が金属面であることが更に好ましく、100%が金属面であることが最も好ましい。
また、実施例6では、板状部材40は、デバイスチップ62より環状金属層30側に突出している。これにより、仮にはんだ封止層50の一部が空隙47内に侵入した場合でも、はんだ封止層50が電極63、64に接触することや、はんだ封止層50がデバイスチップ62を押すことが起こり難くなる。
図18(a)は、実施例7に係る弾性波デバイス700の断面図、図18(b)は、実施例7における弾性波素子80の断面図である。図18(a)および図18(b)に示すように、実施例7に係る弾性波デバイス700では、支持基板11上に弾性波素子80が設けられている。弾性波素子80は圧電薄膜共振子である。弾性波素子80は、支持基板11上に設けられた圧電層82と、圧電層82を挟む下部電極81および上部電極83と、を備える。下部電極81と支持基板11との間に空隙84が形成されている。圧電層82の少なくとも一部を挟み下部電極81と上部電極83とが対向する領域が共振領域85である。共振領域85において、下部電極81および上部電極83は圧電層82内に弾性波を励振する。
下部電極81および上部電極83は例えばルテニウム膜等を含む金属膜である。圧電層82は例えば窒化アルミニウム層、酸化亜鉛層、単結晶タンタル酸リチウム層、または単結晶ニオブ酸リチウム層である。空隙84の代わりに弾性波を反射する音響反射膜が設けられていてもよい。
実施例1から実施例6のように、基板10上に弾性表面波共振子である弾性波素子70が設けられる場合でもよいし、実施例7のように、支持基板11(基板)上に圧電薄膜共振子である弾性波素子80が設けられる場合でもよい。また、素子は、弾性波素子以外の場合でもよく、MEMS(Micro Electro Mechanical System)素子等の圧電素子の場合や、その他の場合でもよい。
以上、本願発明の実施形態について詳述したが、本願発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本願発明の要旨の範囲内において、種々の変形・変更が可能である。
10、10a…基板、11、11a…支持基板、12、12a…圧電層、13…端子、13a…入力端子、13b…出力端子、13c…グランド端子、14、14a…ビア配線、15、15a…配線、16…開口、17…金属柱、18…枠体、30…環状金属層、32…支持体、33…下層、34…上層、35…側面、36…バンプ、40…板状部材、41…反対側の面、42…側面、43…絶縁部材、44…金属膜、45、46、47…空隙、50…はんだ封止層、51…側面、52…リッド、60…基板、61…バンプ、62…デバイスチップ、63…電極、64…電極、65…配線、66…端子、67…基板、70…弾性波素子、71…IDT、72…反射器、73…櫛型電極、74…電極指、75…バスバー、80…弾性波素子、81…下部電極、82…圧電層、83…上部電極、84…空隙、85…共振領域、90…ラダー型フィルタ、95…送信フィルタ、96…受信フィルタ、100、200、300、400、500、600、700、1000…弾性波デバイス

Claims (10)

  1. 基板と、
    前記基板上に設けられた素子と、
    前記基板との間に前記素子が露出する空隙が形成されるように前記素子を覆って前記基板上に搭載され、前記基板とは反対側の面の少なくとも一部が金属面である板状部材と、
    前記基板上に設けられ、前記板状部材を支持する複数の支持体と、
    前記基板上に平面視にて前記板状部材を囲んで設けられた環状金属層と、
    前記板状部材の前記反対側の面と前記環状金属層とに接合して前記反対側の面上と前記環状金属層上に設けられ、前記素子を前記空隙に封止する、はんだにより形成されたはんだ封止層と、を備える電子部品。
  2. 前記複数の支持体のうち少なくとも一部の支持体は、前記板状部材の端部に位置し、
    前記板状部材は、断面視において前記少なくとも一部の支持体より前記環状金属層側に突出している、請求項1に記載の電子部品。
  3. 基板と、
    素子を有し、前記基板との間に前記素子が露出する空隙が形成されるように前記基板上に搭載されたデバイスチップと、
    前記デバイスチップ上に設けられ、前記デバイスチップとは反対側の面の少なくとも一部が金属面である板状部材と、
    前記基板上に平面視にて前記板状部材を囲んで設けられた環状金属層と、
    前記板状部材の前記反対側の面と前記環状金属層とに接合して前記反対側の面上と前記環状金属層上に設けられ、前記素子を前記空隙に封止する、はんだにより形成されたはんだ封止層と、を備える電子部品。
  4. 前記板状部材は、断面視において前記デバイスチップより前記環状金属層側に突出している、請求項3に記載の電子部品。
  5. 前記板状部材は、前記基板側に位置する絶縁部材と、前記絶縁部材に対して前記基板とは反対側に位置し、前記金属面を形成する金属膜と、を有する、請求項1または3に記載の電子部品。
  6. 前記はんだ封止層上に前記板状部材の前記反対側の面との間に前記はんだ封止層を挟んで設けられ、前記はんだ封止層が接合したリッドを備える、請求項1または3に記載の電子部品。
  7. 前記板状部材は、前記反対側の面と側面とが前記金属面であり、
    前記はんだ封止層は、前記板状部材の前記反対側の面と前記側面とに接合する、請求項1または3に記載の電子部品。
  8. 前記素子は弾性波素子である、請求項1または3に記載の電子部品。
  9. 前記弾性波素子によりフィルタが形成される、請求項8に記載の電子部品。
  10. 前記フィルタによりマルチプレクサが形成される、請求項9に記載の電子部品。
JP2022188623A 2022-11-25 2022-11-25 電子部品 Pending JP2024076836A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022188623A JP2024076836A (ja) 2022-11-25 2022-11-25 電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022188623A JP2024076836A (ja) 2022-11-25 2022-11-25 電子部品

Publications (1)

Publication Number Publication Date
JP2024076836A true JP2024076836A (ja) 2024-06-06

Family

ID=91332798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022188623A Pending JP2024076836A (ja) 2022-11-25 2022-11-25 電子部品

Country Status (1)

Country Link
JP (1) JP2024076836A (ja)

Similar Documents

Publication Publication Date Title
US10250222B2 (en) Electronic device
US10250219B2 (en) Acoustic wave device
US7378922B2 (en) Piezoelectric filter
JP4587732B2 (ja) 弾性表面波装置
KR20060128640A (ko) 반도체 장치, 반도체 장치의 제조 방법, 전자 부품, 회로기판, 및 전자 기기
JP7370146B2 (ja) 弾性波デバイス、フィルタおよびマルチプレクサ
US10665566B2 (en) Surface acoustic wave resonator having ring-shaped metal sealing configuration
JP7373305B2 (ja) 弾性波デバイスおよびその製造方法
JP7426196B2 (ja) 弾性波デバイスおよびその製造方法、フィルタ及びマルチプレクサ
JP7347955B2 (ja) 弾性波デバイスおよびその製造方法、フィルタおよびマルチプレクサ
US20230223916A1 (en) Acoustic wave device
JP7340344B2 (ja) 弾性波デバイス、フィルタおよびマルチプレクサ
JP2000165192A (ja) 弾性表面波装置
JP2024076836A (ja) 電子部品
JP7340348B2 (ja) 弾性波デバイス、フィルタおよびマルチプレクサ
JP7373301B2 (ja) 弾性波デバイス、フィルタおよびマルチプレクサ
JP2005217670A (ja) 弾性表面波装置および通信装置
JP7406331B2 (ja) 電子デバイス、モジュールおよびウエハ
JP7406341B2 (ja) 電子部品、フィルタおよびマルチプレクサ
JP7480462B2 (ja) 圧電デバイスおよびその製造方法
JP2022167077A (ja) 電子部品
US11751480B2 (en) Electronic device
JP2019036784A (ja) 電子部品およびその製造方法
JP7401200B2 (ja) 電子デバイスの製造方法
JP2022102099A (ja) 電子部品