JP7406331B2 - 電子デバイス、モジュールおよびウエハ - Google Patents

電子デバイス、モジュールおよびウエハ Download PDF

Info

Publication number
JP7406331B2
JP7406331B2 JP2019176741A JP2019176741A JP7406331B2 JP 7406331 B2 JP7406331 B2 JP 7406331B2 JP 2019176741 A JP2019176741 A JP 2019176741A JP 2019176741 A JP2019176741 A JP 2019176741A JP 7406331 B2 JP7406331 B2 JP 7406331B2
Authority
JP
Japan
Prior art keywords
substrate
metal layer
thickness
terminal
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019176741A
Other languages
English (en)
Other versions
JP2021057667A (ja
Inventor
雅弘 佐藤
広幸 黒坂
基 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2019176741A priority Critical patent/JP7406331B2/ja
Publication of JP2021057667A publication Critical patent/JP2021057667A/ja
Application granted granted Critical
Publication of JP7406331B2 publication Critical patent/JP7406331B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、電子デバイス、モジュールおよびウエハに関し、例えば基板に設けられた端子を有する電子デバイス、モジュールおよびウエハに関する。
弾性波素子等の機能素子が設けられた基板の下面に外部と接続するための端子を設けることが知られている(例えば特許文献1)。
特開2017-157922号公報
基板上に設けられた機能素子を空隙に封止する封止部が設けられているときに、端子を用いて基板を外部の実装基板等に接合すると、端子の端に応力が集中する。これにより、端子が剥がれる等の不良が生じ易くなる。
本発明は、上記課題に鑑みなされたものであり、応力の集中を抑制することを目的とする。
本発明は、基板と、前記基板上に設けられた素子と、前記基板上に設けられ前記素子を前記基板との間の空隙に封止する封止部と、前記基板の前記素子とは反対側に設けられた第1金属層と、前記第1金属層と前記基板との間に設けられ、前記第1金属層のヤング率より小さいヤング率を有する第2金属層と、を少なくとも有し、前記第2金属層の厚さは端子の厚さの4/5以上である端子と、を備える電子デバイスである。
本発明は、基板と、前記基板上に設けられた素子と、前記基板上に設けられ前記素子を前記基板との間の空隙に封止する封止部と、前記基板の前記素子とは反対側に設けられた第1金属層と、前記第1金属層と前記基板との間に設けられ、前記第1金属層のヤング率より小さいヤング率を有する第2金属層と、を少なくとも有し、前記第2金属層の厚さは端子の厚さの1/2以上である端子と、を備え、前記第1金属層および前記第2金属層の積層方向からみて前記第1金属層は前記第2金属層より大きく、前記第2金属層と重なる電子デバイスである
上記構成において、前記第1金属層はニッケル、チタンおよびクロムの少なくとも1つの元素を主成分とし、前記第2金属層は銅、金およびアルミニウムの少なくとも1つの元素を主成分とする構成とすることができる。
上記構成において、前記基板は、支持基板と前記支持基板上に設けられた圧電層とを備え、前記素子は前記圧電層上に設けられた櫛型電極である構成とすることができる。
上記構成において、前記素子は、前記基板上に設けられた圧電層と、前記圧電層を積層方向に挟む一対の電極とを備える圧電薄膜共振器である構成とすることができる。
上記構成において、前記基板は、厚さが前記基板の厚さの4/5以上であるサファイア基板、アルミナ基板、スピネル基板、石英基板、水晶基板またはシリコン基板を含む構成とすることができる。
上記構成において、前記封止部の線膨張係数は前記基板の線膨張係数より小さい構成とすることができる。
上記構成において、前記第1金属層の前記第2金属層とは反対側に、前記第1金属層のヤング率より小さくかつ前記端子の厚さの1/10倍より大きい厚さを有する金属層は設けられていない構成とすることができる
本発明は、実装基板と、前記実装基板上に前記端子がはんだを介し設けられた上記電子デバイスと、を備えるモジュールである。
上記構成において、前記封止部の線膨張係数は前記基板の線膨張係数より小さく、前記実装基板の線膨張係数は前記基板の線膨張係数より大きい構成とすることができる。
本発明は、基板と、前記基板上に設けられた素子と、前記基板の前記素子とは反対側に設けられた第1金属層と、前記第1金属層と前記基板との間に設けられ、前記第1金属層のヤング率より小さいヤング率を有する第2金属層と、を少なくとも有し、前記第2金属層の厚さは端子の厚さの4/5以上である端子と、を備えるウエハである。
本発明によれば、応力の集中を抑制することができる。
図1(a)は、実施例1に係る電子デバイスの断面図、図1(b)および図1(c)は平面図である。 図2は、実施例1の電子デバイスが実装されたモジュールの断面図である。 図3(a)および図3(b)は、実施例1における端子の断面図および平面図である。 図4(a)および図4(b)は、実施例1における別の端子の例を示す断面図である。 図5は、実施例1における弾性波素子の平面図である。 図6(a)から図6(d)は、実施例1に係る電子デバイスの製造方法を示す断面図(その1)である。 図7(a)から図7(c)は、実施例1に係る電子デバイスの製造方法を示す断面図(その2)である。 図8は、実施例1の電子デバイスの製造方法を示す平面図である。 図9(a)から図9(c)は、実施例1に係る電子デバイスの端子の形成方法を示す断面図(その1)である。 図10(a)から図10(c)は、実施例1に係る電子デバイスの端子の形成方法を示す断面図(その2)である。 図11は、シミュレーションにおける位置Yに対する応力を示す図である。 図12(a)および図12(b)は、電子デバイスの側面模式図である。 図13(a)は、実施例1の変形例1に係る電子デバイスの断面図、図13(b)は弾性波素子の断面図である。 図14(a)および図14(b)は、それぞれ実施例1の変形例2および3に係る電子デバイスの断面図である。 図15(a)および図15(b)は、それぞれ実施例1の変形例4および5に係る電子デバイスの断面図である。 図16(a)は、実施例2に係るフィルタの回路図、図16(b)は、実施例2の変形例1に係るデュプレクサの回路図である。
以下、図面を参照し、本発明の実施例について説明する。
図1(a)は、実施例1に係る電子デバイスの断面図、図1(b)および図1(c)は平面図である。図1(b)は、支持基板10a、圧電基板10bおよび枠体20を主に図示し、図1(c)は、支持基板10aおよび端子18を主に図示し、上方から支持基板10aの下面を透視した平面図である。平面をXY平面、積層方向をZ方向とする。
図1(a)から図1(c)に示すように、電子デバイス100では、基板10は支持基板10aと支持基板10a上に直接または間接的に接合された圧電基板10bとを備える。支持基板10aは、例えばサファイア基板、アルミナ基板、スピネル基板、石英基板、水晶基板またはシリコン基板である。圧電基板10bは、例えば単結晶タンタル酸リチウム基板または単結晶ニオブ酸リチウム基板である。支持基板10aの線膨張係数は圧電基板10bの線膨張係数より小さい。これにより、弾性波デバイスの周波数温度係数を低減できる。
圧電基板10bの上面に弾性波素子12および配線14が設けられている。支持基板10aの周縁領域には圧電基板10bが設けられていない。圧電基板10bを囲むように支持基板10a上に枠体20が設けられている。枠体20は支持基板10aの上面に接触する。枠体20上にリッド22が接合されている。リッド22および枠体20により弾性波素子12は空隙24に封止される。
支持基板10aの下面に端子18が設けられている。端子18は、弾性波素子12を外部と接続するためのフットパッドである。圧電基板10bおよび支持基板10aを貫通するビア配線16が設けられている。ビア配線16は端子18と配線14とを電気的に接続する。
配線14、ビア配線16は、例えば銅層、アルミニウム層、白金層、ニッケル層または金層等の金属層である。端子18は例えばチタン層、銅層、ニッケル層および金層である。枠体20は例えば銅層である。枠体20は例えば金錫、錫銀、錫または錫銀銅等のろう材金属層を介しリッド22に接合される。枠体20の側面には保護層として例えばニッケル層等の金属層が形成されていてもよい。リッド22は例えばコバール層等の金属層である。リッド22は、サファイア基板、アルミナ基板、スピネル基板、石英基板、水晶基板またはシリコン基板等の絶縁基板でもよい。リッド22の下面に枠体20と接合するためのロウ材金属層の濡れをよくする金属層(例えば金層)が設けられていてもよい。
支持基板10aは例えばサファイア基板であり、その厚さは50μmから300μmである。圧電基板10bは例えば42°回転YカットX伝搬タンタル酸リチウム基板であり、その厚さは例えば0.5μmから30μmであり、例えば弾性波の波長以下である。枠体20の厚さは例えば10μmから30μmである。リッド22は厚さが例えば10μmから50μmのコバール板である。ビア配線16は例えば径が30μmから100μmの銅である。
図2は、実施例1の電子デバイスが実装されたモジュールの断面図である。図2に示すように、電子デバイス100は実装基板60上に搭載されている。実装基板60の上面には電極62が設けられている。端子18は半田64を介し電極62に接合されている。実装基板60は、例えばFR4(Flame Retardant Type 4)等のガラスエポキシ基板である。電極62は例えば銅層または金層である。半田64は例えば錫銀半田または錫銀銅半田である。
図3(a)および図3(b)は、実施例1における端子の断面図および平面図である。図3(a)および図3(b)に示すように、支持基板10aの下面に端子18が設けられている。端子18は、支持基板10a側から金属層18a、18b、18cおよび18dを有する。金属層18aは支持基板10aと金属層18bとの密着層である。金属層18bは、低抵抗層である。金属層18cは、半田64と金属層18bとの原子の相互拡散を抑制するバリア層である。金属層18dは、半田の濡れ性を向上させるための金属層である。金属層18bと支持基板10aとの密着がよければ金属層18aは設けなくてもよい。金属層18cの半田の濡れ性がよければ金属層18dは設けなくてもよい。
金属層18aは、例えば厚さT1が約0.05μmから0.2μmのチタン層である。金属層18bは、例えば厚さT2が10μmから30μmであり、銅、金、銀またはアルミニウムを主成分とする。金属層18cは、例えば厚さT3が2μmから10μmであり、ニッケル、チタンまたはクロムを主成分とする。金属層18dは、例えば厚さT4が0.05μmから1μmであり、金を主成分とする。金属層18bは金属層18cより厚い。金属層18bの厚さは端子18の厚さT0の1/2以上である。金属層18cの幅W3は金属層18bの幅W2より大きく、平面視において、金属層18bは金属層18cに含まれる。金属層18aおよび18dは、密着層および半田濡れ層として機能すればよいため、厚さT1およびT4は、各々端子18の厚さT0の1/10以下である。
図4(a)および図4(b)は、実施例1における別の端子の例を示す断面図である。図4(a)に示すように、金属層18bの側面は、金属層18bの下面が上面より広くなるようなテーパ形状を有していてもよい。図4(b)に示すように、金属層18bの側面は、金属層18bの下面が上面より狭くなるようなテーパ形状を有していてもよい。金属層18bの側面は曲面状でもよい。
図5は、実施例1における弾性波素子の平面図である。図5に示すように、弾性波素子12は弾性表面波共振器である。圧電基板10b上にIDT(Interdigital Transducer)40と反射器42が形成されている。IDT40は、互いに対向する1対の櫛型電極40aを有する。櫛型電極40aは、複数の電極指40bと複数の電極指40bを接続するバスバー40cとを有する。反射器42は、IDT40の両側に設けられている。IDT40が圧電基板10bに弾性表面波を励振する。弾性波の波長は一対の櫛型電極40aの一方の櫛型電極40aの電極指40bのピッチにほぼ等しい。すなわち、弾性波の波長は一対の櫛型電極40aの電極指40bのピッチの2倍にほぼ等しい。IDT40および反射器42は例えばアルミニウム膜、銅膜またはモリブデン膜により形成される。圧電基板10b上にIDT40および反射器42を覆うように保護膜または温度補償膜が設けられていてもよい。
[実施例1の製造方法]
図6(a)から図7(c)は、実施例1に係る電子デバイスの製造方法を示す断面図である。
図6(a)に示すように、支持基板10aの上面に圧電基板10bの下面を例えば表面活性化法を用い常温接合する。支持基板10aと圧電基板10bとは数nmのアモルファス層等を介し直接接合されていてもよいし、絶縁層を介し間接的に接合されていてもよい。圧電基板10bの上面を例えばCMP(Chemical Mechanical Polishing)法を用い研磨する。これにより、圧電基板10bを所望の厚さとする。圧電基板10bを例えばエッチングにより除去する。これにより、圧電基板10bに開口11が形成される。
図6(b)に示すように、圧電基板10bの上面に例えばレーザ光を照射し穴を形成する。穴内に銅等の金属層を例えばめっき法を用い形成する。支持基板10aおよび圧電基板10bの表面が露出するように金属層の上面を例えばCMP法を用い平坦化する。これにより、ビア配線16が形成される。
図6(c)に示すように、圧電基板10b上に弾性波素子12を形成する。圧電基板10bおよびビア配線16上に配線14を形成する。
図6(d)に示すように、圧電基板10bを囲む開口11における支持基板10a上に枠体20を形成する。
図7(a)に示すように、枠体20上にリッド22を接合する。これにより、リッド22および枠体20により弾性波素子12が空隙24に封止される。枠体20とリッド22との接合には例えば金錫を用いる。金錫の融点は、錫銀または錫銀銅の融点より高いため、電子デバイス100を実装基板60上に半田64を用い実装するときに溶融しない。
図7(b)に示すように、支持基板10aの下面を例えばCMP法を用い研磨する。これにより、支持基板10aを所望の厚さとする。支持基板10aの下面にビア配線16が露出する。支持基板10aの下面にビア配線16に接続する端子18を形成する。端子18の形成方法は後述する。
図7(c)に示すように、切断線54に沿ってリッド22にレーザ光を照射する。これにより、リッド22に開口56が形成され、リッド22が切断される。支持基板10aに溝57を形成しブレイク刃を押し当てることにより、支持基板10aに切断線54に沿ってクラック58を形成する。これにより、支持基板10aが切断される。
図8は、実施例1の電子デバイスの製造方法を示す平面図であり、図7(b)におけるウエハの下面を示す。ウエハ52は支持基板10aと圧電基板10bとが接合された基板10である。基板10の下面に端子18が設けられている。図7(c)において、ウエハ52を切断線54に沿って切断することで、ウエハ52から電子デバイス100を個片化することができる。
図9(a)から図10(c)は、実施例1に係る電子デバイスの端子の形成方法を示す断面図である。図9(a)に示すように、支持基板10aの上面(図7(b)の下面に相当する)に金属層18aおよび18eを例えばスパッタリング法を用い形成する。金属層18eは金属層18bと同じ材料からなるシード層である。
図9(b)に示すように、金属層18e上にマスク層50としてフォトレジストを塗布する。フォトレジストは例えばネガレジストである。図9(c)に示すように、マスク層50を露光および現像することにより、マスク層50に開口51を形成する。マスク層50がネガレジストの場合、開口51の側面は支持基板10a側が狭くなるようなテーパ状となる。
図10(a)に示すように、金属層18eをシード層として用い、金属層18e上に金属層18b、18cおよび18dを電解めっき法を用い形成する。金属層18dを形成するときにマスク層50と金属層18cとの間にめっき液が浸み込むと、金属層18cの側面に金属層18dが形成されることもある。
図10(b)に示すように、マスク層50を除去する。図10(c)に示すように、金属層18bから18dをマスクに、金属層18eおよび18aを除去する。金属層18eを除去するとき、ウェットエッチング法を用いると、金属層18bの側面がエッチングされる。これにより、金属層18bの幅は金属層18cの幅より狭くなり、金属層18cは庇となる。エッチング条件によっては、金属層18bの側面が図4(a)のようなテーパ状または図4(b)のようなテーパ状となることがある。金属層18bの側面が図3(a)のように支持基板10aの側面に対し略垂直となることもある。
[シミュレーション]
比較例として金属層18bが金属層18cより薄い電子デバイスを製造し、実装基板60に搭載すると、端子18と支持基板10aとが剥がれるという問題が生じた。そこで、金属層18bの厚さを変えたサンプルAおよびBについて端子18に加わる応力をシミュレーションした。
シミュレーションは熱応力解析シミュレーションとして3次元の有限要素法を用いた。シミュレーション条件は以下である。
支持基板10a:厚さが75μm、大きさが1.2mm×1.0mmのサファイア基板
圧電基板10b:厚さが2μmの45°回転YカットX伝搬タンタル酸リチウム基板
枠体20:厚さが15μmおよび幅が100μmの銅層
リッド22:厚さが30μmのコバール板
枠体20とリッド22および支持基板10aの側面との距離:7.5μm
枠体20と圧電基板10bの側面との距離:10μm
実装基板60:厚さが500μmのFR4基板
半田64:厚さが10μmの錫銀銅半田層
金属層18a:厚さT1が0.1μmのチタン層
金属層18b:厚さT2を変えた銅層
金属層18c:厚さT3が5μmのニッケル層
金属層18d:厚さT4が0.3μmの金層
端子18の配置は図1(c)の配置とし、+Xおよび-X側の6個の端子の大きさを260μm×160μm、中央の2個の端子の大きさを260μm×280μmとした。
表1は、シミュレーションに用いた各材料の線膨張係数、ヤング率およびポアソン比を示す表である。表1において、FR4およびLT(タンタル酸リチウム基板)の線膨張係数は方向性があるため、X、YおよびZ方向の線膨張係数を示している。
Figure 0007406331000001
シミュレーションでは、図7(a)において、枠体20上にリッド22を接合する工程を想定し、室温である25℃から280℃に昇温し、280℃において枠体20上にリッド22を接合し、室温まで降温した。その後、図2のように実装基板60に電子デバイス100を接合することを想定し、室温から217℃に昇温し、217℃において端子18を半田64に接合し、室温まで降温した。
図1(c)における中央の2個の端子18の中心線70において端子18と支持基板10aとの境界72(図3(a)参照)におけるZ方向の応力をシミュレーションした。支持基板10aの-Y端を0とし+Y方向を位置Yとした。サンプルAとBについて金属層18bの厚さT2を以下とした。
サンプルA(比較例に相当):T2=2.3μm
サンプルB(実施例1に相当):T2=20.3μm
図11は、シミュレーションにおける位置Yに対する応力を示す図である。位置Y1とY2の間およびY3とY4の間に端子18が設けられている。位置Y1およびY4は端子18の外側の端に相当し、位置Y2およびY3は端子18の内側の端に相当する。正の応力は支持基板10aが端子18から離れる方向の応力を示す。
図11に示すように、サンプルAでは、位置Y1からY4の応力が大きくなっている。特に位置Y1とY4の応力が正に大きい。このような位置Y1およびY4における支持基板10aと端子18が剥がれる方向の応力により、端子18が支持基板10aから剥がれたものと考えられる。サンプルBでは、位置Y1およびY4の応力が小さくなっている。このように、金属層18bを厚くすることで、位置Y1およびY4における端子18の剥がれを抑制できる。
図12(a)および図12(b)は、電子デバイスの側面模式図である。図12(a)に示すように、280℃において枠体20上にリッド22を接合し、室温に降温すると、主にリッド22と支持基板10aとの線膨張係数の差に起因し、支持基板10aが反る。シミュレーションでは、支持基板10aの線膨張係数はリッド22の線膨張係数より大きい。このため、支持基板10aは中央が上に突出するように反る。
図12(b)に示すように、この状態で実装基板60上の半田64に端子18の下面を接触させ、217℃に昇温する。端子18を半田64に接合させ、室温に降温する。シミュレーションでは、実装基板60の線膨張係数は支持基板10aの線膨張係数より大きい。このため、実装基板60と支持基板10aは図12(a)に比べ大きく反る。これにより、位置Y1およびY4に大きな応力が加わり、端子18が支持基板10aから剥がれると考えられる。
実装基板60、支持基板10aおよびリッド22の順に線膨張係数が大きくなる。このため、217℃から室温に降温すると、実装基板60と支持基板10aとを接続する端子18に応力が加わる。特に、端子18の端である位置Y1~Y4に応力が集中すると考えられる。さらに、図12(a)のように、電子デバイス100が反った状態で実装基板60に実装しようとすると、特に位置Y1およびY4に応力が集中すると考えられる。
このように、基板10上に設けられた弾性波素子12(素子)を基板10との間の空隙24に封止するリッド22(封止部)を設けた電子デバイス100の端子18を、実装基板60に接合すると、端子18の端に応力が集中してしまう。これにより、端子18が剥がれやすくなる。
実施例1によれば、端子18は、基板10の下側(素子とは反対側)に設けられた金属層18c(第1金属層)と、金属層18cと基板10との間に設けられた金属層18b(第2金属層)と、を有する。金属層18bのヤング率は金属層18cのヤング率より小さい。これにより、金属層18bは応力を緩和する緩和層として機能できる。サンプルAのように、金属層18bが薄いと十分に応力を緩和できない。そこで、金属層18bの厚さT2は端子18の厚さT0の1/2以上とする。これにより、端子18の端に加わる応力を緩和できる。
金属層18bのヤング率は金属層18cのヤング率の3/4以下が好ましく、2/3以下がより好ましい。金属層18bの厚さT2は端子18の厚さT0の3/5以上が好ましく、4/5以上がより好ましい。端子18を厚くしすぎない観点からT2はT0の9/10以下が好ましい。金属層18bの厚さT2は10μm以上が好ましく、15μm以上がより好ましい。
金属層18cはバリアとして機能するため、ニッケル、チタンおよびクロムの少なくとも1つの元素を主成分とすることが好ましい。金属層18bは、金属層18cより抵抗率が小さくかつヤング率が低い観点から銅、金、銀またはアルミニウムの少なくとも1つの元素を主成分とすることが好ましい。ニッケル、チタンおよびクロムのヤング率はそれぞれ207GPa、116GPa、279Paであり、銅、金、銀およびアルミニウムのヤング率はそれぞれ110GPa、78GPa、83GPaおよび70GPaである。なお、主成分とは、金属層がある元素を実施例1の効果を奏する程度に含む意味であり、例えば金属層がある元素を50原子%以上または80原子%以上含むことである。
リッド22の線膨張係数は基板10(主に支持基板10a)の線膨張係数より小さい。このとき、リッド22を形成すると、図12(a)のように基板10が反りやすい。よって、端子18の端に応力が集中しやすい。そこで、金属層18bの厚さT2を端子18の厚さT0の1/2以上とすることが好ましい。これにより、端子18の端への応力集中を抑制できる。リッド22の線膨張係数は支持基板10aの線膨張係数の4/5以下が好ましい。
図2のように、リッド22の線膨張係数は基板10の線膨張係数より小さく、実装基板60の線膨張係数は基板10の線膨張係数より大きい。このとき、実装基板60上に端子18を半田64により接合すると、図12(b)のように端子18の外側の端(位置Y1およびY4)に応力が集中しやすい。そこで、厚さT2を厚さT0の1/2以上とすることが好ましい。これにより、端子18の端(位置Y1およびY4)への応力集中を抑制できる。実装基板60の線膨張係数は支持基板10aの線膨張係数の6/5以上が好ましい。
図3(b)のように、金属層18bおよび18cの積層方向からみて金属層18cは金属層18bより大きく、金属層18bと重なる。このように、半田64が接合される金属層18cより金属層18bを細くする。これにより、金属層18bは応力をより緩和する。応力緩和の観点から金属層18bの幅W2は金属層18cの幅W3の80%以上かつ99%以下が好ましい。図4(a)および図4(b)のように、金属層18bはテーパを有する。これにより、金属層18bは応力をより緩和する。
[実施例1の変形例1]
図13(a)は、実施例1の変形例1に係る電子デバイスの断面図、図13(b)は弾性波素子の断面図である。図13(a)に示すように、基板10には圧電基板は設けられていない。基板10は、例えばサファイア基板、アルミナ基板、スピネル基板、石英基板、水晶基板またはシリコン基板である。基板10上に弾性波素子12が設けられている。
図13(b)に示すように、基板10上に圧電層46が設けられている。圧電層46を挟むように下部電極44および上部電極48が設けられている。下部電極44と基板10との間に空隙45が形成されている。圧電層46の少なくとも一部を挟み下部電極44と上部電極48とが対向する領域が共振領域47である。共振領域47において、下部電極44および上部電極48は圧電層46内に、厚み縦振動モードの弾性波を励振する。下部電極44および上部電極48は例えばルテニウム膜等の金属膜である。圧電層46は例えば窒化アルミニウム膜である。空隙45の代わりに弾性波を反射する音響反射膜が設けられていてもよい。
実施例1の変形例1のように、弾性波素子12は圧電薄膜共振器でもよい。その他の構成は実施例1と同じであり説明を省略する。
[実施例1の変形例2]
図14(a)は、実施例1の変形例2に係る電子デバイスの断面図である。図14(a)に示すように、基板10は支持基板10aと圧電基板10bとの間に中間層10cおよび10dを有する。中間層10cは例えば酸化アルミニウム膜であり、中間層10dは例えば酸化シリコン膜である。実施例1の変形例2のように、圧電基板10bは支持基板10aに間接的に接合されていてもよい。その他の構成は実施例1と同じであり説明を省略する。
実施例1およびその変形例2のように、基板10は、支持基板10aと支持基板10a上に設けられた圧電基板10b(圧電層)とを備え、図5のように、弾性波素子12は圧電基板10b上に設けられた櫛型電極40aでもよい。
実施例1の変形例1のように、弾性波素子12は、基板10上に設けられた圧電層46と、圧電層46を積層方向に挟む下部電極44および上部電極48(一対の電極)とを備える圧電薄膜共振器でもよい。
基板10は、厚さが基板10の厚さの4/5以上であるサファイア基板、アルミナ基板、スピネル基板、石英基板、水晶基板またはシリコン基板を含む。これらの基板の線膨張係数が一般的に用いられる実装基板60の線膨張係数より小さく、硬い。このため、端子18の端に応力が集中しやすくなる。よって、端子18の金属層18bを厚くすることが好ましい。
[実施例1の変形例3]
図14(b)は、実施例1の変形例3に係る電子デバイスの断面図である。図14(b)に示すように、基板10は圧電基板であり例えば単結晶タンタル酸リチウム基板または単結晶ニオブ酸リチウム基板である。基板10上に封止樹脂22aが設けられている。封止樹脂22aは弾性波素子12上に空隙24を有する。封止樹脂22aは例えばエポキシ樹脂等の熱硬化性樹脂である。封止樹脂22aを貫通するビア配線28が設けられている。封止樹脂22a上に端子29が設けられている。ビア配線28は配線14と端子29とを電気的に接続する。端子18は弾性波素子12とは電気的に接続されていない。端子18は実装基板60に電子デバイス100を機械的に接合させる端子である。実装基板60と端子29とを例えばボンディングワイヤを用い接続することで、外部と弾性波素子12とを電気的に接続できる。
実施例1の変形例3のように、基板10は圧電基板でもよい。端子18は弾性波素子12と電気的に接続されていなくてもよい。封止部は樹脂でもよい。
[実施例1の変形例4]
図15(a)は、実施例1の変形例4に係る電子デバイスの断面図である。図15(a)に示すように、基板10上に基板30が搭載されている。基板30の下面に弾性波素子31および配線32が設けられている。弾性波素子31は例えば図13(b)に示した圧電薄膜共振器である。弾性波素子31は弾性表面波共振器でもよい。バンプ35は配線14および32と接合し電気的に接続する。バンプ35は例えば金バンプ、半田バンプまたは銅バンプ等の金属バンプである。
圧電基板10bの開口11に環状金属層33が設けられている。基板30を囲むように、封止部34が設けられている。封止部34は例えば半田等の金属層または樹脂等の絶縁層である。封止部34は環状金属層33に接合されている。基板30および封止部34上にリッド22が設けられている。リッド22は、例えばコバール等の金属板または絶縁板である。封止部34およびリッド22により弾性波素子12および31が空隙24に封止される。リッド22、封止部34および環状金属層33を囲むように保護膜36が設けられている。保護膜36は例えばニッケル膜等の金属膜または絶縁膜である。
実施例1の変形例4のように、基板10上に基板30が搭載され、基板30上にリッド22が設けられていてもよい。この場合、支持基板10aの線膨張係数がリッド22の線膨張係数より大きいとき、封止部34を形成した後に電子デバイスは中央が上方に突出するように反る。よって、端子18の金属層18bを厚くすることが好ましい。その他の構成は実施例1と同じであり説明を省略する。
[実施例1の変形例5]
図15(b)は、実施例1の変形例5に係る電子デバイスの断面図である。図15(b)に示すように、基板10には圧電基板10bは設けられておらず弾性波素子12が設けられていない。実施例1の変形例5のように、基板10の上面に弾性波素子12は設けられておらず、基板10上に空隙24を介し弾性波素子31が設けられていてもよい。その他の構成は実施例1の変形例4と同じであり説明を省略する。
実施例1およびその変形例では、素子として、弾性波素子12および31を例に説明したが、素子は、インダクタまたはキャパシタ等の受動素子、トランジスタを含む能動素子、またはMEMS(Micro Electro Mechanical Systems)素子等でもよい。
実施例2は、フィルタおよびデュプレクサの例である。図16(a)は、実施例2に係るフィルタの回路図である。図16(a)に示すように、入力端子Tinと出力端子Toutとの間に、1または複数の直列共振器S1からS4が直列に接続されている。入力端子Tinと出力端子Toutとの間に、1または複数の並列共振器P1からP3が並列に接続されている。直列共振器S1からS4および並列共振器P1からP3の少なくとも1つは実施例1およびその変形例の弾性波素子12でもよい。また、実施例1およびその変形例の基板10の上面にフィルタを形成してもよい。直列共振器および並列共振器の個数等は適宜設定できる。フィルタとしてラダー型フィルタを例に説明したが、フィルタは多重モード型フィルタでもよい。
図16(b)は、実施例2の変形例1に係るデュプレクサの回路図である。図16(b)に示すように、共通端子Antと送信端子Txとの間に送信フィルタ74が接続されている。共通端子Antと受信端子Rxとの間に受信フィルタ76が接続されている。送信フィルタ74は、送信端子Txから入力された高周波信号のうち送信帯域の信号を送信信号として共通端子Antに通過させ、他の周波数の信号を抑圧する。受信フィルタ76は、共通端子Antから入力された高周波信号のうち受信帯域の信号を受信信号として受信端子Rxに通過させ、他の周波数の信号を抑圧する。送信フィルタ74および受信フィルタ76の少なくとも一方を実施例2のフィルタとすることができる。
マルチプレクサとしてデュプレクサを例に説明したがトリプレクサまたはクワッドプレクサでもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10、30 基板
10a 支持基板
10b 圧電基板
12、31 弾性波素子
14、32 配線
16 ビア配線
18 端子
18a-18e 金属層
20 枠体
22 リッド
24 空隙
40a 櫛型電極
44 下部電極
46 圧電層
48 上部電極
60 実装基板
64 半田
74 送信フィルタ
76 受信フィルタ

Claims (11)

  1. 基板と、
    前記基板上に設けられた素子と、
    前記基板上に設けられ前記素子を前記基板との間の空隙に封止する封止部と、
    前記基板の前記素子とは反対側に設けられた第1金属層と、前記第1金属層と前記基板との間に設けられ、前記第1金属層のヤング率より小さいヤング率を有する第2金属層と、を少なくとも有し、前記第2金属層の厚さは端子の厚さの4/5以上である端子と、
    を備える電子デバイス。
  2. 基板と、
    前記基板上に設けられた素子と、
    前記基板上に設けられ前記素子を前記基板との間の空隙に封止する封止部と、
    前記基板の前記素子とは反対側に設けられた第1金属層と、前記第1金属層と前記基板との間に設けられ、前記第1金属層のヤング率より小さいヤング率を有する第2金属層と、を少なくとも有し、前記第2金属層の厚さは端子の厚さの1/2以上である端子と、
    を備え、
    前記第1金属層および前記第2金属層の積層方向からみて前記第1金属層は前記第2金属層より大きく、前記第2金属層と重なる電子デバイス
  3. 前記第1金属層はニッケル、チタンおよびクロムの少なくとも1つの元素を主成分とし、前記第2金属層は銅、金およびアルミニウムの少なくとも1つの元素を主成分とする請求項1または2に記載の電子デバイス。
  4. 前記基板は、支持基板と前記支持基板上に設けられた圧電層とを備え、前記素子は前記圧電層上に設けられた櫛型電極である請求項1から3のいずれか一項に記載の電子デバイス。
  5. 前記素子は、前記基板上に設けられた圧電層と、前記圧電層を積層方向に挟む一対の電極とを備える圧電薄膜共振器である請求項1から3のいずれか一項に記載の電子デバイス。
  6. 前記基板は、厚さが前記基板の厚さの4/5以上であるサファイア基板、アルミナ基板、スピネル基板、石英基板、水晶基板またはシリコン基板を含む請求項1から5のいずれか一項に記載の電子デバイス。
  7. 前記封止部の線膨張係数は前記基板の線膨張係数より小さい請求項1から6のいずれか一項に記載の電子デバイス。
  8. 前記第1金属層の前記第2金属層とは反対側に、前記第1金属層のヤング率より小さくかつ前記端子の厚さの1/10倍より大きい厚さを有する金属層は設けられていない請求項1から7のいずれか一項に記載の電子デバイス。
  9. 実装基板と、
    前記実装基板上に前記端子がはんだを介し設けられた請求項1からのいずれか一項に記載の電子デバイスと、
    を備えるモジュール。
  10. 前記封止部の線膨張係数は前記基板の線膨張係数より小さく、
    前記実装基板の線膨張係数は前記基板の線膨張係数より大きい請求項に記載のモジュール。
  11. 基板と、
    前記基板上に設けられた素子と、
    前記基板の前記素子とは反対側に設けられた第1金属層と、前記第1金属層と前記基板との間に設けられ、前記第1金属層のヤング率より小さいヤング率を有する第2金属層と、を少なくとも有し、前記第2金属層の厚さは端子の厚さの4/5以上である端子と、
    を備えるウエハ。
JP2019176741A 2019-09-27 2019-09-27 電子デバイス、モジュールおよびウエハ Active JP7406331B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019176741A JP7406331B2 (ja) 2019-09-27 2019-09-27 電子デバイス、モジュールおよびウエハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019176741A JP7406331B2 (ja) 2019-09-27 2019-09-27 電子デバイス、モジュールおよびウエハ

Publications (2)

Publication Number Publication Date
JP2021057667A JP2021057667A (ja) 2021-04-08
JP7406331B2 true JP7406331B2 (ja) 2023-12-27

Family

ID=75271206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019176741A Active JP7406331B2 (ja) 2019-09-27 2019-09-27 電子デバイス、モジュールおよびウエハ

Country Status (1)

Country Link
JP (1) JP7406331B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267739A (ja) 2009-05-13 2010-11-25 Seiko Instruments Inc 電子部品、及び電子部品製造方法
JP2013140874A (ja) 2012-01-05 2013-07-18 Seiko Epson Corp 電子デバイス、セラミック基板、製造方法、及び圧電発振器
JP2018093057A (ja) 2016-12-02 2018-06-14 太陽誘電株式会社 電子部品およびその製造方法
JP2019106698A (ja) 2017-12-12 2019-06-27 株式会社村田製作所 電子部品モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010267739A (ja) 2009-05-13 2010-11-25 Seiko Instruments Inc 電子部品、及び電子部品製造方法
JP2013140874A (ja) 2012-01-05 2013-07-18 Seiko Epson Corp 電子デバイス、セラミック基板、製造方法、及び圧電発振器
JP2018093057A (ja) 2016-12-02 2018-06-14 太陽誘電株式会社 電子部品およびその製造方法
JP2019106698A (ja) 2017-12-12 2019-06-27 株式会社村田製作所 電子部品モジュール

Also Published As

Publication number Publication date
JP2021057667A (ja) 2021-04-08

Similar Documents

Publication Publication Date Title
JP6509147B2 (ja) 電子デバイス
JP6315716B2 (ja) 弾性波デバイス
US9831850B2 (en) Acoustic wave device with a piezoelectric substrate that is not located in some regions
JP2004304622A (ja) 弾性表面波デバイス及びその製造方法
KR102062185B1 (ko) 전자 부품 및 그 제조 방법
JP7370146B2 (ja) 弾性波デバイス、フィルタおよびマルチプレクサ
JP6963445B2 (ja) 電子部品
JP2019021998A (ja) 電子部品
JP6653646B2 (ja) 電子部品およびその製造方法
JP7347955B2 (ja) 弾性波デバイスおよびその製造方法、フィルタおよびマルチプレクサ
JP7340344B2 (ja) 弾性波デバイス、フィルタおよびマルチプレクサ
JP7199195B2 (ja) 弾性波デバイスおよび複合基板
JP2018085705A (ja) 電子部品およびその製造方法
JP7406331B2 (ja) 電子デバイス、モジュールおよびウエハ
JP2020191597A (ja) 弾性波デバイスおよびその製造方法
JP7340348B2 (ja) 弾性波デバイス、フィルタおよびマルチプレクサ
JP7373301B2 (ja) 弾性波デバイス、フィルタおよびマルチプレクサ
JP2023004705A (ja) 弾性波デバイス、フィルタおよびマルチプレクサ
US11271542B2 (en) Acoustic wave device and method of fabricating the same
JP7406341B2 (ja) 電子部品、フィルタおよびマルチプレクサ
JP2022102099A (ja) 電子部品
JP2022167077A (ja) 電子部品
JP2023174103A (ja) 電子部品およびその製造方法、フィルタ並びにマルチプレクサ
JP2021034746A (ja) 電子デバイスおよびその製造方法、フィルタ並びにマルチプレクサ
JP2022137818A (ja) 弾性波デバイスおよびその製造方法、フィルタおよびマルチプレクサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231215

R150 Certificate of patent or registration of utility model

Ref document number: 7406331

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150