JP2018093057A - 電子部品およびその製造方法 - Google Patents

電子部品およびその製造方法 Download PDF

Info

Publication number
JP2018093057A
JP2018093057A JP2016235203A JP2016235203A JP2018093057A JP 2018093057 A JP2018093057 A JP 2018093057A JP 2016235203 A JP2016235203 A JP 2016235203A JP 2016235203 A JP2016235203 A JP 2016235203A JP 2018093057 A JP2018093057 A JP 2018093057A
Authority
JP
Japan
Prior art keywords
substrate
metal layer
annular metal
device chip
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016235203A
Other languages
English (en)
Other versions
JP6653646B2 (ja
Inventor
康之 小田
Yasuyuki Oda
康之 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2016235203A priority Critical patent/JP6653646B2/ja
Priority to US15/796,539 priority patent/US10855248B2/en
Publication of JP2018093057A publication Critical patent/JP2018093057A/ja
Application granted granted Critical
Publication of JP6653646B2 publication Critical patent/JP6653646B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/10Mounting in enclosures
    • H03H9/1064Mounting in enclosures for surface acoustic wave [SAW] devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/0538Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/10Mounting in enclosures
    • H03H9/1007Mounting in enclosures for bulk acoustic wave [BAW] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H2003/0071Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks of bulk acoustic wave and surface acoustic wave elements in the same process

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】環状金属層と金属膜との密着を向上させること。
【解決手段】基板10と、下面に機能部22が設けられ、前記機能部と前記基板の上面とが空隙25を介し対向するように、前記基板の上面に実装されたデバイスチップ21と、前記基板の上面に設けられ、平面視において前記デバイスチップを囲み、外縁に沿って凸部37aが設けられ、外側の側面が内側の側面より高い環状金属層37と、平面視において前記デバイスチップを囲み、前記環状金属層の上面に接合する金属封止部30と、前記金属封止部の側面および前記環状金属層の側面に設けられた金属膜と、を具備する電子部品。
【選択図】図1

Description

本発明は、電子部品およびその製造方法に関し、例えばデバイスチップが金属封止部で封止された電子部品およびその製造方法に関する。
基板上にデバイスチップを実装し、平面視においてデバイスチップの周囲に設けた半田等の金属封止部によりデバイスチップを封止することが知られている。このような電子部品の製造方法として以下のような方法が知られている。基板の上面にデバイスチップを囲む環状金属層を設ける。金属封止部が環状金属層と接合することにより、金属封止部が基板の上面に接合する。金属封止部および環状金属層の側面に、金属封止部を保護する金属膜を設ける(例えば特許文献1)。
特開2014−27249号公報
しかしながら、環状金属層の側面と金属膜との密着が弱いと、金属膜が環状金属層から剥離する。これにより、金属膜は金属封止部を適切に保護できなくなる。
本発明は、上記課題に鑑みなされたものであり、環状金属層と金属膜との密着を向上させることを目的とする。
本発明は、基板と、下面に機能部が設けられ、前記機能部と前記基板の上面とが空隙を介し対向するように、前記基板の上面に実装されたデバイスチップと、前記基板の上面に設けられ、平面視において前記デバイスチップを囲み、外縁に沿って凸部が設けられ、外側の側面が内側の側面より高い環状金属層と、平面視において前記デバイスチップを囲み、前記環状金属層の上面に接合する金属封止部と、前記金属封止部の側面および前記環状金属層の側面に設けられた金属膜と、を具備する電子部品である。
上記構成において、前記環状金属層の凸部の頂点は前記基板の上面と前記デバイスチップの下面との中間より上側に位置する構成とすることができる。
上記構成において、前記環状金属層は、銅、ニッケル、金、アルミニウムおよび銀の少なくとも1つからなる構成とすることができる。
上記構成において、前記デバイスチップおよび前記金属封止部の上面に設けられたリッドを具備する構成とすることができる。
上記構成において、前記基板は、支持基板と前記支持基板の上面に接合された圧電基板とを有し、前記環状金属層は前記圧電基板に埋め込まれている構成とすることができる。
上記構成において、前記環状金属層は銅層であり、前記金属膜はニッケル層であり、前記環状金属層は半田層である構成とすることができる。
上記構成において、前記機能部は弾性波素子である構成とすることができる。
本発明は、下面に機能部が設けられ、前記機能部と基板の上面とが空隙を介し対向するように、前記基板の上面にデバイスチップを実装する工程と、前記基板の上面に設けられ平面視において前記デバイスチップを囲む環状金属層の上面に接合し、前記デバイスチップを囲む金属封止部を形成する工程と、ダイシングブレードを用い前記金属封止部および前記環状金属層を切断することで、前記環状金属層の外側の側面が内側の側面より高くなるように前記環状金属層の外縁に沿って前記環状金属層に凸部を設ける工程と、前記金属封止部の側面および前記環状金属層の側面に金属膜を形成する工程と、を含む電子部品の製造方法である。
本発明によれば、環状金属層と金属膜との密着を向上させることができる。
図1(a)および図1(b)は、実施例1に係る電子部品の断面図および平面図である。 図2(a)は、機能部の平面図、図2(b)は機能部の断面図である。 図3(a)から図3(d)は、実施例1に係る電子部品の製造方法を示す断面図(その1)である。 図4(a)から図4(d)は、実施例1に係る電子部品の製造方法を示す断面図(その2)である。 図5(a)から図5(c)は、実施例1に係る電子部品の製造方法を示す断面図(その3)である。 図6は、実施例1に係る電子部品の製造方法を示す断面図(その4)である。 図7は、比較例1に係る電子部品の端部の断面図である。 図8(a)から図8(c)は、実施例1に係る電子部品の端部の断面図である。 図9は、実施例1の変形例1に係る電子部品の断面図である。 図10は、実施例1の変形例2に係る電子部品の断面図である。 図11は、実施例1の変形例3に係る電子部品の断面図である。 図12は、実施例2に係るデュプレクサの回路図である。
以下、図面を参照し本発明の実施例について説明する。
図1(a)および図1(b)は、実施例1に係る電子部品の断面図および平面図である。図1(b)は、デバイスチップ21および環状金属層37を図示している。図1(a)に示すように、基板10は支持基板10aと圧電基板10bとを有する。支持基板10aは例えばサファイア基板、スピネル基板、アルミナ基板またはシリコン基板である。圧電基板10bは、例えばタンタル酸リチウム基板またはニオブ酸リチウム基板である。圧電基板10bは支持基板10aの上面に接合されている。圧電基板10bと支持基板10aの接合面は平面であり平坦である。基板10の下面に端子14が設けられている。端子14は、機能部12および22を外部と接続するためのフットパッドである。
基板10の上面に機能部12および配線18が設けられている。基板10を貫通するビア配線16が設けられている。端子14、ビア配線16および配線18は例えば銅層、アルミニウム層または金層等の金属層である。ビア配線16は配線18と端子14を電気的に接続する。基板10の上面の外縁には環状金属層37が設けられている。環状金属層37の外縁には凸部37aが設けられている。凸部37aの頂点はデバイスチップ21の下面より上側に位置している。環状金属層37は、銅層、ニッケル層、金層、アルミニウム層および銀層等の金属層、またはこれらの積層膜である。
デバイスチップ21は、基板20および機能部22を有している。基板20の下面に機能部22および配線28が設けられている。基板20は、例えばサファイア基板、スピネル基板、アルミナ基板等の絶縁基板またはシリコン基板等の半導体基板である。配線28は例えば銅層、アルミニウム層または金層等の金属層である。基板20はバンプ38を介し基板10にフリップチップ実装(フェースダウン実装)されている。バンプ38は、例えば金バンプ、半田バンプまたは銅バンプである。バンプ38は配線28と18とを接合する。
基板10上に平面視においてデバイスチップ21を囲むように金属封止部30が設けられている。金属封止部30は、例えば半田等の金属材料である。金属封止部30は、環状金属層37の上面に接合されている。基板20の上面および金属封止部30の上面に平板状のリッド32が設けられている。リッド32は例えば金属板または絶縁板である。リッド32および金属封止部30を覆うように保護膜34が設けられている。保護膜34はニッケル膜等の金属膜であり、保護膜34の融点は金属封止部30の融点より高い。
機能部12および22は空隙25を介し対向している。空隙25は、金属封止部30、基板10、基板20およびリッド32により封止される。バンプ38は空隙25に囲まれている。端子14はビア配線16および配線18を介し機能部12と電気的に接続されている。また、端子14は、ビア配線16、配線18、バンプ38および配線28を介し機能部22と電気的に接続されている。金属封止部30は接地される。
図1(b)に示すように、環状金属層37は、基板10の周縁に設けられ、デバイスチップ21を囲っている。環状金属層37の外縁に沿って凸部37aが設けられている。
図2(a)は、機能部12の平面図、図2(b)は機能部22の断面図である。図2(a)に示すように、機能部12は弾性表面波共振器である。基板10上にIDT(Interdigital Transducer)40と反射器42が形成されている。IDT40は、互いに対向する1対の櫛型電極40aを有する。櫛型電極40aは、複数の電極指40bと複数の電極指40bを接続するバスバー40cとを有する。反射器42は、IDT40の両側に設けられている。IDT40が圧電基板10bに弾性表面波を励振する。IDT40および反射器42は例えばアルミニウム膜または銅膜により形成される。IDT40および反射器42を覆う保護膜または温度補償膜が設けられていてもよい。この場合、保護膜または温度補償膜を含め機能部12として機能する。
図2(b)に示すように、機能部22は圧電薄膜共振器である。基板20上に圧電膜46が設けられている。圧電膜46を挟むように下部電極44および上部電極48が設けられている。下部電極44と基板20との間に空隙45が形成されている。下部電極44および上部電極48は圧電膜46内に、厚み縦振動モードの弾性波を励振する。下部電極44および上部電極48は例えばルテニウム膜等の金属膜である。圧電膜46は例えば窒化アルミニウム膜である。
機能部12および22は、弾性波を励振する電極を含む。このため、弾性波を規制しないように、機能部12および22は空隙25に覆われている。
以下、実施例1の各材料および寸法を例示する。支持基板10aは膜厚が100μmのサファイア基板である。圧電基板10bは膜厚が10μmから20μmのタンタル酸リチウム基板である。支持基板10aの線熱膨張係数が圧電基板10bより小さい場合、機能部12の弾性波素子の周波数温度依存性が小さくなる。ビア配線は銅ビア配線である。バンプ38は金バンプである。基板20はシリコン基板である。金属封止部30はSnAg半田である。リッド32は膜厚が15μmのコバール板である。保護膜34は膜厚が10μmのニッケル層である。
[実施例1の製造方法]
図3(a)から図6は、実施例1に係る電子部品の製造方法を示す断面図である。図3(a)に示すように、支持基板10aの上面に圧電基板10bの下面を接合する。この接合はウエハ状態で行なう。接合の方法としては、支持基板10aの上面と圧電基板10bの下面とを活性化させて常温接合する方法、または接着剤で接合する方法等がある。
図3(b)に示すように、圧電基板10bに所望の開口50を形成する。開口50は、例えばパターニングされたフォトレジストをマスクにブラスト法を行なうことで形成する。ブラスト法以外にイオンミリング法またはウェットエッチング法を用いてもよい。
図3(c)に示すように、圧電基板10bおよび支持基板10aにビアホールを形成する。ビアホールは例えばレーザ光を照射して形成する。ビアホール内および開口50内にシード層(不図示)を形成する。シード層に電流を供給し、電解めっき法を用いビアホール内にビア配線16、開口50内に環状金属層37を形成する。ビア配線16および環状金属層37を銅層とする場合、シード層は例えば基板10側から膜厚が100μmのチタン膜および膜厚が200μmの銅層とすることができる。CMP(Chemical Mechanical Polishing)法等を用い不要なめっき層を除去する。
図3(d)に示すように、圧電基板10bの上面に機能部12および配線18を形成する。機能部12は例えば基板10側からチタン膜およびアルミニウム膜である。配線18は例えば基板10側からチタン膜および金膜である。
図4(a)に示すように、環状金属層37上に環状電極36を形成する。環状電極36は、例えば基板10側からチタン膜およびニッケル膜であり、蒸着法およびリフトオフ法を用い形成する。図4(b)に示すように、基板10の下面を研磨または研削する。これにより、基板10の下面からビア配線16が露出する。
図4(c)に示すように、ビア配線16に接触するように、端子14を形成する。例えば、基板10の下面にシード層を形成する。シード層下に開口を有するフォトレジストを形成する。シード層に電流を供給し電解めっき法を用い開口内にめっき層を形成する。その後、めっき層以外のシード層を除去する。シード層は、例えば基板10側からチタン膜および銅膜とすることができる。めっき層は、例えば基板10側から銅層、ニッケル層および金層とすることができる。
図4(d)に示すように、基板10上に基板20をフリップチップ実装する。基板20は個片化後のチップであり、基板20の下面に、バンプ38として金スタッドバンプが形成されている。
図5(a)に示すように、基板10上に基板20を覆うように半田板を配置する。半田板上にリッド32を配置する。リッド32で半田板を基板10に押圧し半田板の融点以上に加熱する。例えばSnAg半田の融点は約220℃であり、230℃以上の温度とする。これにより、半田板が溶融し金属封止部30が形成される。金属封止部30は環状電極36と合金を形成する。これにより、金属封止部30は環状金属層37と接合する。リッド32は半田の濡れ性がよいため金属封止部30はリッド32に接合する。リッド32は基板20の上面に接触するが接合しない。
図5(b)に示すように、リッド32、金属封止部30および環状金属層37をダイシングブレード54を用い切断する。環状金属層37は柔らかく伸びやすいため、ダイシングブレード54が環状金属層37を巻き込むように切断する。これにより、切断面に環状金属層37のバリ状の凸部37aが形成される。
図5(c)に示すように、基板10の下面をフォトレジスト等の保護膜52で保護する。基板10を切断する。これにより、電子部品60が個片化される。基板10の切断は、ダイシングブレードを用いたダイシング法またはレーザ光を照射した後の割断により行う。
図6に示すように、複数の電子部品60をバレル(不図示)に入れバレルをめっき槽58に投入する。バレルめっき法を用い、保護膜34を形成する。保護膜34は例えば膜厚が10μmのニッケル膜である。保護膜34は、主に金属材料の表面に形成される。よって、保護膜34はリッド32の上面、金属封止部30の側面および環状金属層37の側面に形成されるが、基板10の側面および保護膜52の下面には形成されない。保護膜34の形成後、保護膜52を剥離する。これにより、図1(a)および図1(b)の電子部品が完成する。
実施例1の効果を説明するため、比較例1について説明する。図7は、比較例1に係る電子部品の端部の断面図である。図7に示すように、環状金属層37が実施例1に比べ平坦である。環状金属層37の外側の側面の高さと内側の側面の高さは同程度である。例えば、環状金属層37としてタングステンのように硬い材料を用いると、ダイシング法を用い環状金属層37を形成しても凸部37aは形成されない。凸部37aが形成されていないため、環状金属層37と保護膜34とが接触する面積が小さい。このため、環状金属層37と保護膜34との密着性が低い。これにより、保護膜34が環状金属層37から剥がれことがある。保護膜34は環状金属層37を保護する機能を有している。例えば保護膜34は、電子部品をプリント基板等に実装するときのリフロー等で環状金属層37が変形することを抑制する。保護膜34が環状金属層37から剥がれると保護膜としての機能が損なわれる。環状金属層37を厚くすることが考えられるが、製造工数が増加する。
図8(a)から図8(c)は、実施例1に係る電子部品の端部の断面図である。図8(a)に示すように、実施例1では、凸部37aにより環状金属層37の側面56aの面積が大きくなる。これにより、環状金属層37と保護膜34との密着性を向上できる。
図8(b)に示すように、凸部37aにより環状金属層37の上面56bの面積が大きくなる。これにより、金属封止部30と環状金属層37との接合強度を向上できる。
図8(c)に示すように、破線矢印70に保護膜34、環状金属層37および金属封止部30の異なる3種類の金属が設けられている。これにより、横方向からの応力に対する強度が向上する。
例えば、圧電基板10bの膜厚は10μmから20μmである。図3(c)のように、圧電基板10bと環状金属層37の上面を平坦化すると、環状金属層37の膜厚は10μmから20μmとなる。基板10の上面とデバイスチップ21の下面(実施例1では機能部22の下面)との距離は10μmから20μmである。発明者らの実験によると、図5(b)のように、銅層の環状金属層37を用い凸部37aを形成すると、凸部37aの高さは環状金属層37の1.5倍から2倍程度となる。つまり、凸部37aの頂点の位置は基板10の上面とデバイスチップ21の下面と中間の位置より上側となる。
図5(b)において、凸部37aが形成されるためには、環状金属層37の材料が柔らかい材料が好ましい。銅のビッカース硬さは0.8GPaである。銅と同程度のビッカース硬さの材料として、ニッケルは0.9GPa、アルミニウムは0.5GPa、銀は0.88GPa、金は0.9GPaである。環状金属層37としては、これらの金属を用いることができる。
実施例1によれば、環状金属層37は、平面視においてデバイスチップ21を囲み、外縁に沿って凸部37aが設けられ、外側の側面が内側の側面より高い。保護膜34(金属膜)は、金属封止部30の側面および環状金属層37の側面に設けられている。これにより、図8(a)のように環状金属層37の側面56aの面積が大きくなり、環状金属層37と保護膜34との密着性を向上できる。また、図8(b)のように、金属封止部30と環状金属層37との接合強度を向上できる。さらに、図8(c)のように、横方向からの応力に対する強度が向上する。
環状金属層37の凸部37aの頂点は基板10の上面とデバイスチップ21の下面(機能部22の下面)との中間の位置より上側に位置する。これにより、環状金属層37と保護膜34との密着性をより向上できる。環状金属層37と保護膜34との密着性をより向上させるため、環状金属層37の凸部37aの頂点はデバイスチップ21の下面の位置より上側に位置することが好ましい。さらに、環状金属層37の凸部37aの頂点はデバイスチップ21のうち基板20の下面の位置より上側に位置することがより好ましい。
環状金属層37は、銅、ニッケル、金、アルミニウムおよび銀の少なくとも1つからなる。これにより、ダイシング法を用い環状金属層37を切断することで凸部37aを形成できる。
リッド32がデバイスチップ21および金属封止部30の上面に設けられている。これにより、機能部12および22を気密封止できる。
基板10は、支持基板10aと支持基板10aの上面に接合された圧電基板10bを有し、環状金属層37は圧電基板10bに埋め込まれている。これにより、環状金属層37を厚く形成しても、環状金属層37が基板10の上面から突出しない。よって、設計性が向上する。
図5(b)のように、ダイシングブレード54を用い、金属封止部30および環状金属層37を切断することで、環状金属層37の外側の側面が内側の側面より高くなるように環状金属層37の外縁に沿って環状金属層37に凸部37aを設けることができる。これにより、製造工数の増加を抑制しつつ簡単に凸部37aを形成できる。
図9は、実施例1の変形例1に係る電子部品の断面図である。図9に示すように、環状金属層37を圧電基板10bに埋め込まず、圧電基板10b上に設けてもよい。
図10は、実施例1の変形例2に係る電子部品の断面図である。図10に示すように、基板10は、絶縁基板であり、機能部12が設けられていなくてもよい。絶縁基板としては、例えばHTCC(High Temperature Co-fired Ceramic)またはLTCC(Low Temperature Co-fired Ceramic)等のセラミックス多層基板、サファイア基板、ガラス基板、ハイラセム(登録商標)基板または樹脂基板である。その他の構成は実施例1と同じであり説明を省略する。
図11は、実施例1の変形例3に係る電子部品の断面図である。図11に示すように、基板10上に複数の機能部12が形成されている。基板10上に複数の基板20が実装されている。その他の構成は実施例1と同じであり説明を省略する。
実施例2は、デュプレクサ等のマルチプレクサの例である。図12は、実施例2に係るデュプレクサの回路図である。図12に示すように、共通端子Antと送信端子Txとの間に送信フィルタ62が接続されている。共通端子Antと受信端子Rxとの間に受信フィルタ64が接続されている。送信フィルタ62は送信端子Txから入力した高周波信号のうち送信帯域の信号を共通端子Antに通過させ、他の信号を抑圧する。受信フィルタ64は、共通端子Antに入力した高周波信号のうち受信帯域の信号を通過させ、他の信号を抑圧する。
送信フィルタ62は、実施例1の機能部22により形成され、受信フィルタ64は、実施例1の機能部12により形成される。これにより、実施例1の電子部品はデュプレクサとして機能する。マルチプレクサとしてデュプレクサの例を説明したが、トリプレクサまたはクワッドプレクサでもよい。例えば実施例1の変形例3において、基板10に複数のフィルタを形成し、デバイスチップ21に各々フィルタを形成することができる。
実施例1およびその変形例において、機能部12および22の両方が弾性表面波素子または両方が圧電薄膜共振器でもよい。また機能部12が圧電薄膜共振器であり、機能部22が弾性表面波素子でもよい。機能部12および22は弾性波素子以外でもよい。例えば、機能部は、アンプおよび/またはスイッチのような能動素子でもよい。また、機能部は、インダクタおよび/またはキャパシタ等の受動素子でもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10、20 基板
10a 支持基板
10b 圧電基板
12、22 機能部
21 デバイスチップ
30 金属封止部
32 リッド
34 保護膜
37 環状金属層
37a 凸部
38 バンプ
上記構成において、前記環状金属層は銅層であり、前記金属膜はニッケル層であり、前記金属封止部は半田層である構成とすることができる。

Claims (8)

  1. 基板と、
    下面に機能部が設けられ、前記機能部と前記基板の上面とが空隙を介し対向するように、前記基板の上面に実装されたデバイスチップと、
    前記基板の上面に設けられ、平面視において前記デバイスチップを囲み、外縁に沿って凸部が設けられ、外側の側面が内側の側面より高い環状金属層と、
    平面視において前記デバイスチップを囲み、前記環状金属層の上面に接合する金属封止部と、
    前記金属封止部の側面および前記環状金属層の側面に設けられた金属膜と、
    を具備する電子部品。
  2. 前記環状金属層の凸部の頂点は前記基板の上面と前記デバイスチップの下面との中間より上側に位置する請求項1記載の電子部品。
  3. 前記環状金属層は、銅、ニッケル、金、アルミニウムおよび銀の少なくとも1つからなる請求項1または2記載の電子部品。
  4. 前記デバイスチップおよび前記金属封止部の上面に設けられたリッドを具備する請求項1から3のいずれか一項記載の電子部品。
  5. 前記基板は、支持基板と前記支持基板の上面に接合された圧電基板とを有し、
    前記環状金属層は前記圧電基板に埋め込まれている請求項1から4のいずれか一項記載の電子部品。
  6. 前記環状金属層は銅層であり、前記金属膜はニッケル層であり、前記環状金属層は半田層である請求項1から5のいずれか一項記載の電子部品。
  7. 前記機能部は弾性波素子である請求項1から6のいずれか一項記載の電子部品。
  8. 下面に機能部が設けられ、前記機能部と基板の上面とが空隙を介し対向するように、前記基板の上面にデバイスチップを実装する工程と、
    前記基板の上面に設けられ平面視において前記デバイスチップを囲む環状金属層の上面に接合し、前記デバイスチップを囲む金属封止部を形成する工程と、
    ダイシングブレードを用い前記金属封止部および前記環状金属層を切断することで、前記環状金属層の外側の側面が内側の側面より高くなるように前記環状金属層の外縁に沿って前記環状金属層に凸部を設ける工程と、
    前記金属封止部の側面および前記環状金属層の側面に金属膜を形成する工程と、
    を含む電子部品の製造方法。

JP2016235203A 2016-12-02 2016-12-02 電子部品およびその製造方法 Active JP6653646B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016235203A JP6653646B2 (ja) 2016-12-02 2016-12-02 電子部品およびその製造方法
US15/796,539 US10855248B2 (en) 2016-12-02 2017-10-27 Electronic component and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016235203A JP6653646B2 (ja) 2016-12-02 2016-12-02 電子部品およびその製造方法

Publications (2)

Publication Number Publication Date
JP2018093057A true JP2018093057A (ja) 2018-06-14
JP6653646B2 JP6653646B2 (ja) 2020-02-26

Family

ID=62243471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016235203A Active JP6653646B2 (ja) 2016-12-02 2016-12-02 電子部品およびその製造方法

Country Status (2)

Country Link
US (1) US10855248B2 (ja)
JP (1) JP6653646B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020155896A (ja) * 2019-03-19 2020-09-24 太陽誘電株式会社 圧電薄膜共振器、弾性波デバイス、フィルタおよびマルチプレクサ
CN113410643A (zh) * 2021-05-19 2021-09-17 荣耀终端有限公司 具有噪声抑制结构的终端设备
WO2021200280A1 (ja) * 2020-03-30 2021-10-07 株式会社村田製作所 電子部品
JP7406331B2 (ja) 2019-09-27 2023-12-27 太陽誘電株式会社 電子デバイス、モジュールおよびウエハ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7397611B2 (ja) * 2019-09-26 2023-12-13 太陽誘電株式会社 電子デバイス

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114291A (ja) * 2008-11-07 2010-05-20 Renesas Technology Corp シールド付き電子部品およびその製造方法
JP2012190960A (ja) * 2011-03-10 2012-10-04 Nec Corp 半導体装置の製造方法及び半導体装置
JP2014027249A (ja) * 2012-06-18 2014-02-06 Taiyo Yuden Co Ltd 電子部品の製造方法
JP2014056880A (ja) * 2012-09-11 2014-03-27 Nec Corp モジュール部品及びその製造方法
JP2014236387A (ja) * 2013-06-03 2014-12-15 太陽誘電株式会社 弾性波デバイス及びその製造方法
JP2016032171A (ja) * 2014-07-28 2016-03-07 太陽誘電株式会社 弾性波デバイス
WO2016067664A1 (ja) * 2014-10-28 2016-05-06 株式会社村田製作所 電子デバイス及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438305A (en) * 1991-08-12 1995-08-01 Hitachi, Ltd. High frequency module including a flexible substrate
JP4401409B2 (ja) * 2007-10-12 2010-01-20 富士通メディアデバイス株式会社 弾性表面波デバイス、及びその製造方法
JP6315716B2 (ja) * 2016-03-17 2018-04-25 太陽誘電株式会社 弾性波デバイス
US20170288121A1 (en) * 2016-03-31 2017-10-05 Avago Technologies General Ip (Singapore) Pte. Ltd Acoustic resonator including composite polarity piezoelectric layer having opposite polarities

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114291A (ja) * 2008-11-07 2010-05-20 Renesas Technology Corp シールド付き電子部品およびその製造方法
JP2012190960A (ja) * 2011-03-10 2012-10-04 Nec Corp 半導体装置の製造方法及び半導体装置
JP2014027249A (ja) * 2012-06-18 2014-02-06 Taiyo Yuden Co Ltd 電子部品の製造方法
JP2014056880A (ja) * 2012-09-11 2014-03-27 Nec Corp モジュール部品及びその製造方法
JP2014236387A (ja) * 2013-06-03 2014-12-15 太陽誘電株式会社 弾性波デバイス及びその製造方法
JP2016032171A (ja) * 2014-07-28 2016-03-07 太陽誘電株式会社 弾性波デバイス
WO2016067664A1 (ja) * 2014-10-28 2016-05-06 株式会社村田製作所 電子デバイス及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020155896A (ja) * 2019-03-19 2020-09-24 太陽誘電株式会社 圧電薄膜共振器、弾性波デバイス、フィルタおよびマルチプレクサ
JP7343991B2 (ja) 2019-03-19 2023-09-13 太陽誘電株式会社 圧電薄膜共振器、弾性波デバイス、フィルタおよびマルチプレクサ
JP7406331B2 (ja) 2019-09-27 2023-12-27 太陽誘電株式会社 電子デバイス、モジュールおよびウエハ
WO2021200280A1 (ja) * 2020-03-30 2021-10-07 株式会社村田製作所 電子部品
CN113410643A (zh) * 2021-05-19 2021-09-17 荣耀终端有限公司 具有噪声抑制结构的终端设备
CN113410643B (zh) * 2021-05-19 2022-06-24 荣耀终端有限公司 具有噪声抑制结构的终端设备

Also Published As

Publication number Publication date
JP6653646B2 (ja) 2020-02-26
US10855248B2 (en) 2020-12-01
US20180159504A1 (en) 2018-06-07

Similar Documents

Publication Publication Date Title
CN107134986B (zh) 电子器件
JP6315716B2 (ja) 弾性波デバイス
JP6556663B2 (ja) 弾性波デバイス
JP6454299B2 (ja) 弾性波デバイス
JP6449836B2 (ja) 電子部品およびその製造方法
JP6653646B2 (ja) 電子部品およびその製造方法
JP6810599B2 (ja) 電子部品およびその製造方法
JP6934340B2 (ja) 電子部品
JP7370146B2 (ja) 弾性波デバイス、フィルタおよびマルチプレクサ
JP2019047349A (ja) 電子部品
JP2017152870A (ja) 弾性波デバイス
US20180151794A1 (en) Electronic component and method of fabricating the same
JP7347955B2 (ja) 弾性波デバイスおよびその製造方法、フィルタおよびマルチプレクサ
JP2020156059A (ja) 弾性波デバイス、フィルタおよびマルチプレクサ
JP7340348B2 (ja) 弾性波デバイス、フィルタおよびマルチプレクサ
JP7406341B2 (ja) 電子部品、フィルタおよびマルチプレクサ
JP2020053812A (ja) 弾性波デバイス
JP2019036784A (ja) 電子部品およびその製造方法
JP2018074051A (ja) 電子部品およびその製造方法
JP7068837B2 (ja) 弾性波デバイスおよびその製造方法
JP7406331B2 (ja) 電子デバイス、モジュールおよびウエハ
JP2021034746A (ja) 電子デバイスおよびその製造方法、フィルタ並びにマルチプレクサ
JP2022169399A (ja) 弾性波デバイス、その弾性波デバイスを備えるモジュール、およびその弾性波デバイスの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180305

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200128

R150 Certificate of patent or registration of utility model

Ref document number: 6653646

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250