JP2017152870A - 弾性波デバイス - Google Patents

弾性波デバイス Download PDF

Info

Publication number
JP2017152870A
JP2017152870A JP2016032481A JP2016032481A JP2017152870A JP 2017152870 A JP2017152870 A JP 2017152870A JP 2016032481 A JP2016032481 A JP 2016032481A JP 2016032481 A JP2016032481 A JP 2016032481A JP 2017152870 A JP2017152870 A JP 2017152870A
Authority
JP
Japan
Prior art keywords
substrate
acoustic wave
solder
piezoelectric
wave device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016032481A
Other languages
English (en)
Other versions
JP6433930B2 (ja
Inventor
基 山内
Motoi Yamauchi
基 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2016032481A priority Critical patent/JP6433930B2/ja
Publication of JP2017152870A publication Critical patent/JP2017152870A/ja
Application granted granted Critical
Publication of JP6433930B2 publication Critical patent/JP6433930B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

【課題】放熱性を改善すること。【解決手段】パッケージ基板10と、支持基板22と、前記支持基板の主面の一部に一方の面が接合され、他方の面上にIDT26が形成された圧電基板24と、を備え、前記IDTが露出する空隙32を有して前記パッケージ基板にフリップチップ実装された弾性波チップ20と、前記パッケージ基板上であって前記支持基板の前記主面のうちの前記圧電基板が接合されていない非接合領域28と前記圧電基板の側面とに設けられ、前記IDTを封止する半田40と、を備える、弾性波デバイス。【選択図】図1

Description

本発明は、弾性波デバイスに関する。
周波数温度特性の改善のために、圧電基板にサファイアなどの支持基板を接合させることが知られている(例えば、特許文献1)。また、弾性波デバイスの小型化、低背化の要求に対して、弾性波チップをパッケージ基板にフリップチップ実装し、弾性波チップを半田によって封止することが知られている(例えば、特許文献2〜4)。また、素子が形成された基板と、素子上に空隙を有するように設けられた基板とを、素子を囲む枠体で接合したデバイスも知られている(例えば、特許文献5〜8)。
特開2004−343359号公報 特開2010−74418号公報 特開2010−177559号公報 特開2004−129193号公報 特開2004−304622号公報 特開2006−246112号公報 特表2008−546207号公報 特開2005−109221号公報
しかしながら、パッケージ基板にフリップチップ実装した弾性波チップを半田で封止した従来の弾性波デバイスでは、放熱性の点において改善の余地が残されていた。
本発明は、上記課題に鑑みなされたものであり、放熱性を改善することを目的とする。
本発明は、パッケージ基板と、支持基板と、前記支持基板の主面の一部に一方の面が接合され、他方の面上にIDTが設けられた圧電基板と、を備え、前記IDTが露出する空隙を有して前記パッケージ基板にフリップチップ実装された弾性波チップと、前記パッケージ基板上であって前記支持基板の前記主面のうちの前記圧電基板が接合されていない非接合領域と前記圧電基板の側面とに設けられ、前記IDTを封止する半田と、を備える、弾性波デバイスである。
上記構成において、前記圧電基板の前記側面に設けられた金属膜を備え、前記半田は、前記金属膜を介して、前記圧電基板の前記側面に接合している構成とすることができる。
上記構成において、前記支持基板の前記主面のうちの前記非接合領域と前記圧電基板の前記側面とに設けられた金属膜を備え、前記半田は、前記金属膜を介して、前記支持基板の前記主面のうちの前記非接合領域と前記圧電基板の前記側面とに接合している構成とすることができる。
上記構成において、前記半田の前記空隙側の側面は、前記圧電基板の前記側面に対して略平行である構成とすることができる。
上記構成において、前記支持基板の前記主面のうちの前記非接合領域は、前記支持基板の前記主面のうちの前記圧電基板が接合された接合領域よりも凹んでいて、前記半田は、前記凹みに埋め込まれて、前記支持基板の前記主面のうちの前記非接合領域と前記圧電基板の側面とに設けられている構成とすることができる。
上記構成において、前記弾性波チップは、前記圧電基板の前記他方の面上に設けられ且つ前記空隙に露出したバンプによって前記パッケージ基板にフリップチップ実装されていて、前記圧電基板の前記他方の面の面方向において、同じ方向における前記パッケージ基板と前記圧電基板との線膨張係数の差よりも、前記同じ方向における前記パッケージ基板と前記支持基板との線膨張係数の差が小さい構成とすることができる。
上記構成において、前記パッケージ基板は、酸化アルミニウム基板であり、前記支持基板は、サファイア基板、スピネル基板、又はシリコン基板であり、前記圧電基板は、タンタル酸リチウム基板又はニオブ酸リチウム基板である構成とすることができる。
上記構成において、前記パッケージ基板は、樹脂からなる第1基板と、前記第1基板よりも線膨張係数が前記支持基板に近い第2基板と、の積層基板であり、前記弾性波チップは、前記圧電基板の前記他方の面上に設けられ且つ前記空隙に露出したバンプによって前記第2基板にフリップチップ実装されている構成とすることができる。
上記構成において、前記第2基板と前記支持基板とは同じ材料からなる構成とすることができる。
本発明によれば、放熱性を改善することができる。
図1(a)は、実施例1に係る弾性波デバイスの断面図、図1(b)は、図1(a)のA−A間の断面図である。 図2(a)から図2(d)は、実施例1に係る弾性波デバイスの製造方法を示す断面図(その1)である。 図3(a)から図3(c)は、実施例1に係る弾性波デバイスの製造方法を示す断面図(その2)である。 図4は、比較例1に係る弾性波デバイスの断面図である。 図5は、実施例2に係る弾性波デバイスの断面図である。 図6(a)から図6(d)は、実施例2に係る弾性波デバイスの製造方法を示す断面図である。 図7は、実施例3に係る弾性波デバイスの断面図である。 図8(a)及び図8(b)は、実施例3に係る弾性波デバイスの製造方法を示す断面図である。 図9は、実施例4に係る弾性波デバイスの断面図である。 図10は、実施例5に係る弾性波デバイスの断面図である。 図11は、実施例6に係る弾性波デバイスの断面図である。 図12は、実施例7に係る弾性波デバイスの断面図である。 図13は、実施例8に係る弾性波デバイスの断面図である。
以下、図面を参照して、本発明の実施例について説明する。
図1(a)は、実施例1に係る弾性波デバイス100の断面図、図1(b)は、図1(a)のA−A間の断面図である。実施例1の弾性波デバイス100は、図1(a)のように、酸化アルミニウムなどのセラミック基板からなるパッケージ基板10の平坦上面に、弾性波チップ20がバンプ30によってフリップチップ実装されている。弾性波チップ20は、例えば弾性表面波チップであり、支持基板22と、圧電基板24と、IDT(Interdigital Transducer)26と、を含む。圧電基板24の一方の主面は、支持基板22の平坦主面の一部に接合されている。支持基板22と圧電基板24とは、例えばその境界において支持基板22を構成する原子と圧電基板24を構成する原子とがアモルファス層を形成することにより強固に接合されている。圧電基板24の他方の主面上にはIDT26とバンプ30が接合するパッド27とが設けられている。すなわち、IDT26及びパッド27は、圧電基板24のパッケージ基板10に対向する主面に設けられている。支持基板22は、例えばサファイア基板、スピネル基板、又はシリコン基板などである。圧電基板24は、例えばタンタル酸リチウム基板又はニオブ酸リチウム基板などであり、例えば回転YカットX伝搬タンタル酸リチウム基板又は回転YカットX伝搬ニオブ酸リチウム基板などである。IDT26は、例えばアルミニウム(Al)、銅(Cu)、又は銅が添加されたアルミニウムなどの金属で形成されている。バンプ30は、例えば半田バンプである。
パッケージ基板10の上面と弾性波チップ20との間に、空隙32が形成されている。IDT26は、振動が抑制されないように、空隙32に露出している。バンプ30も空隙32に露出している。
パッケージ基板10は、内部に内部配線12が形成された多層配線基板である。内部配線12によって、パッケージ基板10の上面に形成されたパッド14と下面に形成されたパッド16とが電気的に接続されている。内部配線12は、パッケージ基板10が低温焼成セラミックス(Low Temperature Co−fired Ceramics)の場合、銀(Ag)や銅(Cu)を選択することができ、高温焼成セラミックス(High Temperature Co−fired Ceramics、)の場合、タングステン(W)を選択することができる。パッド14、16は、例えばニッケル(Ni)や金(Au)などの金属からなる。
図1(a)及び図1(b)のように、パッケージ基板10の上面に、圧電基板24を囲んで金属パターン18が設けられている。圧電基板24を囲む半田40が、金属パターン18の上面に接合して設けられている。パッケージ基板10の上面における半田40の形状は、金属パターン18で規定されている。半田40は、圧電基板24の側面と支持基板22の主面のうちの圧電基板24が接合されていない非接合領域28とに設けられた金属膜42を介して、圧電基板24の側面と支持基板22の主面のうちの非接合領域28とに接合している。弾性波チップ20のIDT26は、半田40によって気密封止されている。半田40の空隙32側の面はパッケージ基板10の上面に対して斜めに傾斜している。一方、半田40の空隙32とは反対側の面はパッケージ基板10の上面に対して略垂直で、支持基板22の側面及びパッケージ基板10の側面と同一面を形成している。金属パターン18及び金属膜42は、例えば金(Au)からなる。半田40の側面には、例えばニッケル(Ni)めっき膜などの金属膜からなる保護膜44が設けられている。保護膜44は、半田40の流出を抑制するために設けられている。
次に、実施例1に係る弾性波デバイス100の製造方法について説明する。図2(a)から図3(c)は、実施例1に係る弾性波デバイス100の製造方法を示す断面図である。図2(a)から図3(c)では、多面取りプロセスによる製造方法を示している。図2(a)のように、支持基板22の平坦主面に圧電基板24の平坦主面を例えば直接接合によって接合させる。直接接合は、例えば100℃以下の常温での表面活性化接合で行ってもよい。なお、支持基板22と圧電基板24とを接着剤を用いて接合してもよい。
図2(b)のように、例えばブレードを用いたダイシングによって、圧電基板24を切断する。これにより、支持基板22の主面に圧電基板24が接合されていない非接合領域28が形成される。その後、圧電基板24上にIDT26及びパッド27を形成する。IDT26及びパッド27は、一般的な方法によって形成することができる。その後、圧電基板24上に、IDT26及びパッド27を覆うように、レジスト膜50を形成する。なお、図2(b)のように支持基板22上の圧電基板24を部分的に除去する工程は、先述のダイシングに限らず、例えば、サンドブラスト、ウェットエッチングやドライエッチングなどの手法を用いてもよい。
図2(c)のように、例えば蒸着法又はスパッタ法を用いて金属膜を堆積した後、レジスト膜50をリフトオフすることで、圧電基板24の側面から支持基板22の主面のうちの非接合領域28を覆う金属膜42を形成する。
図2(d)のように、例えばブレード52を用いたダイシングによって支持基板22を切断して、複数の弾性波チップ20に個片化する。
図3(a)のように、パッド14、16や内部配線12、金属パターン18が形成されたパッケージ基板10の平坦上面に、複数の弾性波チップ20をバンプ30によってフリップチップ実装する。これにより、パッケージ基板10の上面と弾性波チップ20との間には、空隙32が形成される。また、弾性波チップ20の周りを金属パターン18が囲むようになる。その後、複数の弾性波チップ20上に、半田40を配置する。
図3(b)のように、半田40を加熱して溶融した状態とし、この状態で押圧板などを用いて半田40を弾性波チップ20側に押圧する。これにより、複数の弾性波チップ20の間隙に半田40が充填される。半田40は、パッケージ基板10上に形成された金属パターン18上を濡れ広がった後に固化し、弾性波チップ20の周囲を囲んで、金属パターン18と金属膜42とに接合する。これにより、IDT26は、半田40によって、空隙32を保ったまま封止される。
図3(c)のように、複数の弾性波チップ20の間で、ブレード52を用いたダイシングによって、半田40及びパッケージ基板10を切断する。これにより、複数の弾性波デバイス100に個片化される。その後、複数の弾性波デバイス100に対してバレルめっきを施して、半田40の側面に保護膜44を形成することで、実施例1の弾性波デバイス100が形成される。
ここで、実施例1の効果を説明するにあたり、比較例の弾性波デバイスについて説明する。図4は、比較例1に係る弾性波デバイス1000の断面図である。比較例1の弾性波デバイス1000は、図4のように、IDT26を封止する半田40は、支持基板22の側面と上面に設けられている。また、支持基板22上には半田40に接合した金属リッド54が設けられている。その他の構成は、実施例1と同じであるため説明を省略する。
比較例1では、半田40は支持基板22の側面及び上面に設けられているだけで、圧電基板24の側面には設けられていない。このため、IDT26で発生した熱は半田40に伝わり難く、放熱性の点で改善の余地がある。一方、実施例1では、半田40は圧電基板24の側面に設けられている。このため、IDT26で発生した熱は半田40に伝わり易く、放熱性が向上される。
以上のように、実施例1によれば、支持基板22の主面の一部に圧電基板24が接合され、IDT26を封止する半田40は支持基板22の主面のうちの非接合領域28と圧電基板24の側面とに設けられている。これにより、IDT26で発生した熱が半田40に伝わり易くなるため、放熱性を改善することができる。
また、実施例1によれば、半田40は、圧電基板24の側面と支持基板22の主面のうちの非接合領域28とに設けられた金属膜42を介して、圧電基板24の側面と支持基板22の主面のうちの非接合領域28とに接合している。これにより、半田40の接合面積が大きくなり、IDT26を封止する気密性が向上する。また、半田40は縦方向及び横方向の両方向で金属膜42に接合していることから、様々な方向からの応力に対して強くなって剥がれ難くなる。
また、実施例1によれば、パッケージ基板10は酸化アルミニウム基板であり、支持基板22はサファイア基板、スピネル基板、又はシリコン基板であり、圧電基板24は回転YカットX伝搬タンタル酸リチウム基板又は回転YカットX伝搬ニオブ酸リチウム基板である。酸化アルミニウム基板の線膨張係数は7.1ppm/℃であり、サファイア基板の線膨張係数は7.7ppm/℃、スピネル基板の線膨張係数は5.0ppm/℃、シリコン基板の線膨張係数は3.4ppm/℃である。タンタル酸リチウム基板及びニオブ酸リチウム基板は結晶方位によって線膨張係数が異なり、タンタル酸リチウム基板の結晶方位のX軸方向は16.1ppm/℃であり、ニオブ酸リチウム基板の結晶方位のX軸方向は15.4ppm/℃である。
したがって、圧電基板24の結晶方位のX軸方向において、パッケージ基板10と圧電基板24との線膨張係数の差よりも、パッケージ基板10と支持基板22との線膨張係数の差が小さい。つまり、圧電基板24のIDT26が形成された面の面方向において、同じ方向におけるパッケージ基板10と圧電基板24との線膨張係数の差よりも、同じ方向におけるパッケージ基板10と支持基板22との線膨張係数の差が小さい。これにより、圧電基板24の線膨張を支持基板22で抑え込むことができると共に支持基板22とパッケージ基板10との線膨張係数の差は小さいことから、バンプ30の接合信頼性を向上させることができる。
また、比較例1では、支持基板22の側面及び上面に半田40及び金属リッド54が設けられているため、大きな寄生容量が発生して、特性の劣化が起こり得る。一方、実施例1では、半田40は圧電基板24の側面と支持基板22の主面のうちの非接合領域28とにのみ設けられ、支持基板22の側面及び上面には設けられていないため、寄生容量を抑制でき、その結果、特性の劣化を抑制できる。
なお、実施例1において、金属膜42は、圧電基板24の側面全面及び支持基板22の主面のうちの非接合領域28全面に設けられている場合が好ましいが、圧電基板24の側面の一部及び/又は支持基板22の主面のうちの非接合領域28の一部に設けられていない場合でもよい。
なお、実施例1において、圧電基板24の主面にIDT26によって1つの共振器が形成されている場合でもよいし、複数の共振器が形成されてフィルタを構成している場合でもよい。
図5は、実施例2に係る弾性波デバイス200の断面図である。実施例2の弾性波デバイス200では、図5のように、支持基板22の主面のうちの非接合領域28が、支持基板22の主面のうちの圧電基板24が接合された接合領域29よりも凹んでいる。金属膜42は、圧電基板24の側面と支持基板22の非接合領域28に形成された凹みの表面とに設けられている。半田40は、支持基板22の非接合領域28に形成された凹みに埋め込まれて設けられている。その他の構成は、実施例1と同じであるため説明を省略する。
図6(a)から図6(d)は、実施例2に係る弾性波デバイス200の製造方法を示す断面図である。図6(a)のように、支持基板22の主面に圧電基板24を接合させる。支持基板22への圧電基板24の接合は、実施例1と同じように、直接接合で行うが、接着剤などを用いて行ってもよい。
図6(b)のように、ブレードを用いたダイシングによって、圧電基板24を切断すると共に、支持基板22に凹部60を形成する。これにより、支持基板22の主面に、圧電基板24が接合されてなく且つ凹部60からなる非接合領域28が形成される。その後、圧電基板24上にIDT26及びパッド27を形成する。なお、図6(b)のように支持基板22上の圧電基板24を部分的に除去し且つ支持基板22に凹部60をする工程は、先述のダイシングに限らず、例えば、サンドブラスト、ウェットエッチングやドライエッチングなどの手法を用いてもよい。
図6(c)のように、圧電基板24上に、IDT26及びパッド27を覆うようにレジスト膜50を形成する。図6(d)のように、例えば蒸着法又はスパッタ法を用いて金属膜を堆積した後、レジスト膜50をリフトオフすることで、圧電基板24の側面から支持基板22の非接合領域28に形成された凹部60の表面を覆う金属膜42を形成する。その後、実施例1の図2(d)〜図3(c)と同じ処理を行うことで、実施例2の弾性波デバイス200が形成される。
実施例2によれば、支持基板22の主面のうちの非接合領域28は、支持基板22の主面のうちの接合領域29よりも凹んでいる。半田40は、当該凹みに埋め込まれて、支持基板22の主面のうちの非接合領域28と圧電基板24の側面とに設けられている。これにより、非接合領域28が凹んでいない場合に比べて、半田40の体積を増大させることができる。よって、放熱性を更に向上させることができる。
図7は、実施例3に係る弾性波デバイス300の断面図である。実施例3の弾性波デバイス300は、図7のように、半田40は、支持基板22の主面のうちの非接合領域28と圧電基板24の側面とに加えて、支持基板22の側面にも設けられている。その他の構成は、実施例1と同じであるため説明を省略する。
図8(a)及び図8(b)は、実施例3に係る弾性波デバイス300の製造方法を示す断面図である。まず、実施例1の図2(a)から図3(b)と同じ処理を行い、図8(a)の状態とする。その後、図8(b)のように、複数の弾性波チップ20の間で、ブレード52を用いたダイシングによって、半田40及びパッケージ基板10を切断する。この際、複数の弾性波チップ20の間隔よりも狭い幅のブレード52を用いることで、支持基板22の側面にも半田40が残存する。その後、複数の弾性波デバイス300に対してバレルめっきを施して保護膜44を形成することで、実施例3の弾性波デバイス300が形成される。
実施例3によれば、半田40は、支持基板22の主面のうちの非接合領域28と圧電基板24の側面とに加えて、支持基板22の側面にも設けられている。これにより、半田40の体積を増大させることができて放熱性を更に向上させることができる。
図9は、実施例4に係る弾性波デバイス400の断面図である。実施例4の弾性波デバイス400は、図9のように、半田40の空隙32側の面が、圧電基板24の側面からパッケージ基板10に向かってほぼ真っ直ぐに延びている。すなわち、半田40の空隙32側の面が圧電基板24の側面に略平行になっている。その他の構成は、実施例1と同じであるため説明を省略する。
実施例4によれば、半田40の空隙32側の面が圧電基板24の側面に対して略平行になっている。これにより、支持基板22の主面のうちの非接合領域28の幅Wが実施例1と同じである場合には、半田40の体積が大きくなるため、放熱性を更に向上させることができる。また、半田40の体積を実施例1と同じにする場合には、支持基板22の主面のうちの非接合領域28の幅Wを狭くできるため、実施例1よりも小型化することができる。
図10は、実施例5に係る弾性波デバイス500の断面図である。実施例5の弾性波デバイス500は、図10のように、金属膜42が圧電基板24の側面にのみ設けられていて支持基板22の主面のうちの非接合領域28には設けられていない。その他の構成は、実施例1と同じであるため説明を省略する。
図11は、実施例6に係る弾性波デバイス600の断面図である。実施例6の弾性波デバイス600は、図11のように、金属膜42が支持基板22の主面のうちの非接合領域28にのみ設けられていて圧電基板24の側面には設けられていない。その他の構成は、実施例1と同じであるため説明を省略する。
金属膜42は、実施例5の図10のように、圧電基板24の側面にのみ設けられていてもよいし、実施例6の図11のように、支持基板22の主面のうちの非接合領域28にのみ設けられていてもよい。半田40は金属膜42を介して圧電基板24の側面及び/又は支持基板22の主面のうちの非接合領域28に接合することから、IDT26で発生した熱が半田40に効率良く伝わることを踏まえると、金属膜42は圧電基板24の側面に少なくとも設けられていることが好ましい。
図12は、実施例7に係る弾性波デバイス700の断面図である。実施例7の弾性波デバイス700は、図12のように、パッケージ基板10は、樹脂からなる第1基板10aと、支持基板22と同じ材料からなる第2基板10bと、を含む。弾性波チップ20は、バンプ30によって第2基板10bにフリップチップ実装されている。その他の構成は、実施例1と同じであるため説明を省略する。
実施例7によれば、弾性波チップ20は、バンプ30によって第2基板10bにフリップチップ実装されている。第2基板10bは支持基板22と同じ材料からなることから、第2基板10bと支持基板22との線膨張係数が同じであるため、バンプ30の接合信頼性を向上させることができる。
なお、実施例7では、第2基板10bと支持基板22とが同じ材料からなる場合に例に示したがこれに限られない。第2基板10bとして、第2基板10bの線膨張係数が第1基板10aよりも支持基板22の線膨張係数に近い材料を用いてもよい。
図13は、実施例8に係る弾性波デバイス800の断面図である。実施例8の弾性波デバイス800は、図13のように、支持基板22の主面に2つの圧電基板24a、24bが隣り合って接合されている。圧電基板24a、24bそれぞれには、IDT26とバンプ30が接合するパッド27とが設けられている。半田40は、2つの圧電基板24a、24bをまとめて囲んでパッケージ基板10上に設けられている。圧電基板24aには、例えばIDT26によって送信フィルタが形成されている。圧電基板24bには、例えばIDT26によって受信フィルタが形成されている。送信フィルタは、送信端子から入力された信号のうち送信帯域の信号を送信信号としてアンテナ端子に通過させ、他の周波数の信号を抑圧する。受信フィルタは、アンテナ端子から入力された信号のうち受信帯域の信号を受信信号として受信端子に通過させ、他の周波数の信号を抑圧する。このように、実施例8の弾性波デバイス800は、デュプレクサである。その他の構成は、実施例1と同じであるため説明を省略する。
実施例8のように、支持基板22の主面に、IDT26が形成された複数の圧電基板24a、24bが接合されていて、半田40は複数の圧電基板24a、24bをまとめて囲んでいる場合でもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 パッケージ基板
12 内部配線
14、16 パッド
18 金属パターン
20 弾性波チップ
22 支持基板
24、24a、24b 圧電基板
26 IDT
27 パッド
28 非接合領域
29 接合領域
30 バンプ
32 空隙
40 半田
42 金属膜
44 保護膜
50 レジスト膜
52 ブレード
54 金属リッド
60 凹部
100〜800 弾性波デバイス

Claims (9)

  1. パッケージ基板と、
    支持基板と、前記支持基板の主面の一部に一方の面が接合され、他方の面上にIDTが設けられた圧電基板と、を備え、前記IDTが露出する空隙を有して前記パッケージ基板にフリップチップ実装された弾性波チップと、
    前記パッケージ基板上であって前記支持基板の前記主面のうちの前記圧電基板が接合されていない非接合領域と前記圧電基板の側面とに設けられ、前記IDTを封止する半田と、を備える、弾性波デバイス。
  2. 前記圧電基板の前記側面に設けられた金属膜を備え、
    前記半田は、前記金属膜を介して、前記圧電基板の前記側面に接合している、請求項1記載の弾性波デバイス。
  3. 前記支持基板の前記主面のうちの前記非接合領域と前記圧電基板の前記側面とに設けられた金属膜を備え、
    前記半田は、前記金属膜を介して、前記支持基板の前記主面のうちの前記非接合領域と前記圧電基板の前記側面とに接合している、請求項1記載の弾性波デバイス。
  4. 前記半田の前記空隙側の側面は、前記圧電基板の前記側面に対して略平行である、請求項1から3のいずれか一項記載の弾性波デバイス。
  5. 前記支持基板の前記主面のうちの前記非接合領域は、前記支持基板の前記主面のうちの前記圧電基板が接合された接合領域よりも凹んでいて、
    前記半田は、前記凹みに埋め込まれて、前記支持基板の前記主面のうちの前記非接合領域と前記圧電基板の側面とに設けられている、請求項1から4のいずれか一項記載の弾性波デバイス。
  6. 前記弾性波チップは、前記圧電基板の前記他方の面上に設けられ且つ前記空隙に露出したバンプによって前記パッケージ基板にフリップチップ実装されていて、
    前記圧電基板の前記他方の面の面方向において、同じ方向における前記パッケージ基板と前記圧電基板との線膨張係数の差よりも、前記同じ方向における前記パッケージ基板と前記支持基板との線膨張係数の差が小さい、請求項1から5のいずれか一項記載の弾性波デバイス。
  7. 前記パッケージ基板は、酸化アルミニウム基板であり、
    前記支持基板は、サファイア基板、スピネル基板、又はシリコン基板であり、
    前記圧電基板は、タンタル酸リチウム基板又はニオブ酸リチウム基板である、請求項1から6のいずれか一項記載の弾性波デバイス。
  8. 前記パッケージ基板は、樹脂からなる第1基板と、前記第1基板よりも線膨張係数が前記支持基板に近い第2基板と、の積層基板であり、
    前記弾性波チップは、前記圧電基板の前記他方の面上に設けられ且つ前記空隙に露出したバンプによって前記第2基板にフリップチップ実装されている、請求項1から7のいずれか一項記載の弾性波デバイス。
  9. 前記第2基板と前記支持基板とは同じ材料からなる、請求項8記載の弾性波デバイス。
JP2016032481A 2016-02-23 2016-02-23 弾性波デバイス Active JP6433930B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016032481A JP6433930B2 (ja) 2016-02-23 2016-02-23 弾性波デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016032481A JP6433930B2 (ja) 2016-02-23 2016-02-23 弾性波デバイス

Publications (2)

Publication Number Publication Date
JP2017152870A true JP2017152870A (ja) 2017-08-31
JP6433930B2 JP6433930B2 (ja) 2018-12-05

Family

ID=59742024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016032481A Active JP6433930B2 (ja) 2016-02-23 2016-02-23 弾性波デバイス

Country Status (1)

Country Link
JP (1) JP6433930B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019073783A1 (ja) * 2017-10-12 2019-04-18 住友電気工業株式会社 セラミック基板、積層体およびsawデバイス
CN110034740A (zh) * 2017-12-12 2019-07-19 株式会社村田制作所 电子部件模块
WO2020009121A1 (ja) * 2018-07-03 2020-01-09 株式会社村田製作所 弾性波装置
US11082027B2 (en) 2017-02-02 2021-08-03 Taiyo Yuden Co., Ltd. Acoustic wave device
US11750171B2 (en) 2017-10-12 2023-09-05 Sumitomo Electric Industries, Ltd. Layered body, and saw device

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007248A (ja) * 1999-06-25 2001-01-12 Ibiden Co Ltd パッケージ基板
JP2001060846A (ja) * 1999-06-14 2001-03-06 Matsushita Electric Ind Co Ltd 弾性表面波素子およびその製造方法ならびにそれを用いた弾性表面波デバイス
WO2005114728A1 (ja) * 2004-05-21 2005-12-01 Nec Corporation 半導体装置並びに配線基板及びその製造方法
JP2006203149A (ja) * 2004-12-24 2006-08-03 Fujitsu Media Device Kk 電子部品及びその製造方法
JP2007013261A (ja) * 2005-06-28 2007-01-18 Kyocera Corp 弾性表面波素子およびこれを用いた高周波モジュール
JP2008060382A (ja) * 2006-08-31 2008-03-13 Matsushita Electric Ind Co Ltd 電子部品及びその製造方法
JP2013131711A (ja) * 2011-12-22 2013-07-04 Taiyo Yuden Co Ltd 電子部品
JP2014236387A (ja) * 2013-06-03 2014-12-15 太陽誘電株式会社 弾性波デバイス及びその製造方法
JP2015032634A (ja) * 2013-07-31 2015-02-16 太陽誘電株式会社 電子デバイス
JP2015130601A (ja) * 2014-01-07 2015-07-16 太陽誘電株式会社 モジュール
JP2015204531A (ja) * 2014-04-14 2015-11-16 太陽誘電株式会社 電子デバイス及びその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060846A (ja) * 1999-06-14 2001-03-06 Matsushita Electric Ind Co Ltd 弾性表面波素子およびその製造方法ならびにそれを用いた弾性表面波デバイス
JP2001007248A (ja) * 1999-06-25 2001-01-12 Ibiden Co Ltd パッケージ基板
WO2005114728A1 (ja) * 2004-05-21 2005-12-01 Nec Corporation 半導体装置並びに配線基板及びその製造方法
JP2006203149A (ja) * 2004-12-24 2006-08-03 Fujitsu Media Device Kk 電子部品及びその製造方法
JP2007013261A (ja) * 2005-06-28 2007-01-18 Kyocera Corp 弾性表面波素子およびこれを用いた高周波モジュール
JP2008060382A (ja) * 2006-08-31 2008-03-13 Matsushita Electric Ind Co Ltd 電子部品及びその製造方法
JP2013131711A (ja) * 2011-12-22 2013-07-04 Taiyo Yuden Co Ltd 電子部品
JP2014236387A (ja) * 2013-06-03 2014-12-15 太陽誘電株式会社 弾性波デバイス及びその製造方法
JP2015032634A (ja) * 2013-07-31 2015-02-16 太陽誘電株式会社 電子デバイス
JP2015130601A (ja) * 2014-01-07 2015-07-16 太陽誘電株式会社 モジュール
JP2015204531A (ja) * 2014-04-14 2015-11-16 太陽誘電株式会社 電子デバイス及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11082027B2 (en) 2017-02-02 2021-08-03 Taiyo Yuden Co., Ltd. Acoustic wave device
WO2019073783A1 (ja) * 2017-10-12 2019-04-18 住友電気工業株式会社 セラミック基板、積層体およびsawデバイス
JPWO2019073783A1 (ja) * 2017-10-12 2020-09-24 住友電気工業株式会社 セラミック基板、積層体およびsawデバイス
US11699985B2 (en) 2017-10-12 2023-07-11 Sumitomo Electric Industries, Ltd. Layered body, and saw device
JP7339158B2 (ja) 2017-10-12 2023-09-05 住友電気工業株式会社 セラミック基板、積層体およびsawデバイス
US11750171B2 (en) 2017-10-12 2023-09-05 Sumitomo Electric Industries, Ltd. Layered body, and saw device
CN110034740A (zh) * 2017-12-12 2019-07-19 株式会社村田制作所 电子部件模块
WO2020009121A1 (ja) * 2018-07-03 2020-01-09 株式会社村田製作所 弾性波装置

Also Published As

Publication number Publication date
JP6433930B2 (ja) 2018-12-05

Similar Documents

Publication Publication Date Title
JP6509147B2 (ja) 電子デバイス
JP6315716B2 (ja) 弾性波デバイス
JP6454299B2 (ja) 弾性波デバイス
JP6556663B2 (ja) 弾性波デバイス
US7820468B2 (en) Stack type surface acoustic wave package, and method for manufacturing the same
JP6242597B2 (ja) 弾性波デバイス及びその製造方法
JP6433930B2 (ja) 弾性波デバイス
JP6449836B2 (ja) 電子部品およびその製造方法
JP6315650B2 (ja) 電子デバイス
JP6430977B2 (ja) 弾性波デバイス
JP6810599B2 (ja) 電子部品およびその製造方法
JP6472945B2 (ja) 弾性波デバイス
JP7370146B2 (ja) 弾性波デバイス、フィルタおよびマルチプレクサ
JP6284811B2 (ja) 電子デバイス及びその製造方法
JP6653646B2 (ja) 電子部品およびその製造方法
JP2019021998A (ja) 電子部品
JP6835220B2 (ja) 弾性波装置、フロントエンド回路及び通信装置
JP6744771B2 (ja) 電子デバイスおよびその製造方法
JP7347955B2 (ja) 弾性波デバイスおよびその製造方法、フィルタおよびマルチプレクサ
JP6310354B2 (ja) 弾性波デバイス
JP7373301B2 (ja) 弾性波デバイス、フィルタおよびマルチプレクサ
JP2019054067A (ja) 電子部品
JP4234088B2 (ja) 電子部品及びその製造方法
JP2009159001A (ja) 弾性表面波デバイス
JP7406341B2 (ja) 電子部品、フィルタおよびマルチプレクサ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181107

R150 Certificate of patent or registration of utility model

Ref document number: 6433930

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250