JP6284811B2 - 電子デバイス及びその製造方法 - Google Patents

電子デバイス及びその製造方法 Download PDF

Info

Publication number
JP6284811B2
JP6284811B2 JP2014083123A JP2014083123A JP6284811B2 JP 6284811 B2 JP6284811 B2 JP 6284811B2 JP 2014083123 A JP2014083123 A JP 2014083123A JP 2014083123 A JP2014083123 A JP 2014083123A JP 6284811 B2 JP6284811 B2 JP 6284811B2
Authority
JP
Japan
Prior art keywords
chip
device chip
metal film
solder
filter chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014083123A
Other languages
English (en)
Other versions
JP2015204531A (ja
Inventor
畑山 和重
和重 畑山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2014083123A priority Critical patent/JP6284811B2/ja
Publication of JP2015204531A publication Critical patent/JP2015204531A/ja
Application granted granted Critical
Publication of JP6284811B2 publication Critical patent/JP6284811B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Description

本発明は、電子デバイス及びその製造方法に関し、例えば実装基板の上面にフリップチップ実装されたデバイスチップを封止部で封止した電子デバイス及びその製造方法に関する。
近年、電子デバイスの小型化、低背化が要求されている。このような要求に対して、実装基板の上面にフリップチップ実装された複数のデバイスチップを半田又は樹脂を含む封止部で封止した電子デバイスが提案されている(例えば、特許文献1から3参照)。
特開2012−160847号公報 特開2010−177559号公報 特開2008−28842号公報
実装基板の上面に互いに隣り合ってフリップチップ実装された第1デバイスチップ及び第2デバイスチップを、半田を含む封止部で封止した電子デバイスでは、第1デバイスチップ及び第2デバイスチップの互いに対向する側面に半田が形成され難い。このため、動作時における放熱性が悪く、その結果、特性の劣化や耐電力寿命の低下等が生じてしまう。
本発明は、上記課題に鑑みなされたものであり、放熱性を改善させることが可能な電子デバイス及びその製造方法を提供することを目的とする。
本発明は、実装基板と、前記実装基板の上面に互いに隣り合ってフリップチップ実装された第1デバイスチップ及び第2デバイスチップと、前記第1デバイスチップ及び前記第2デバイスチップのうちの一方のデバイスチップの側面のうち他方のデバイスチップに対向する側面に少なくとも設けられた金属膜と、前記実装基板の上面に前記第1デバイスチップ及び前記第2デバイスチップそれぞれを囲んで設けられた金属パターンと、前記金属膜の表面と前記金属パターンの上面とに接して前記一方のデバイスチップの前記対向する側面に少なくとも設けられて前記第1デバイスチップ及び前記第2デバイスチップを囲む半田を含み、前記第1デバイスチップ及び前記第2デバイスチップを封止する封止部と、を備えることを特徴とする電子デバイスである。本発明によれば、放熱性を改善させることができる。
上記構成において、前記金属膜は、前記一方のデバイスチップの全ての側面に設けられ、前記封止部に含まれる前記半田は、前記一方のデバイスチップの全ての側面に設けられた前記金属膜の表面に接して前記一方のデバイスチップの全ての側面に設けられている構成とすることができる。
上記構成において、前記金属膜は、前記第1デバイスチップ及び前記第2デバイスチップそれぞれの互いに対向する側面に設けられ、前記封止部に含まれる前記半田は、前記第1デバイスチップ及び前記第2デバイスチップそれぞれの互いに対向する側面に設けられた前記金属膜の表面に接して前記第1デバイスチップ及び前記第2デバイスチップそれぞれの互いに対向する側面に設けられている構成とすることができる。
上記構成において、前記金属膜は、前記第1デバイスチップ及び前記第2デバイスチップそれぞれの全ての側面に設けられ、前記封止部に含まれる前記半田は、前記第1デバイスチップ及び前記第2デバイスチップそれぞれの全ての側面に設けられた前記金属膜の表面に接して前記第1デバイスチップ及び前記第2デバイスチップそれぞれの全ての側面に設けられている構成とすることができる。
上記構成において、前記金属膜は、前記一方のデバイスチップの前記実装基板に対向する面とは反対側の面に延在して設けられ、前記封止部に含まれる前記半田は、前記一方のデバイスチップの前記反対側の面に設けられた前記金属膜の表面に接して前記一方のデバイスチップの前記反対側の面に延在して設けられている構成とすることができる。
上記構成において、前記金属膜は、前記第1デバイスチップ及び前記第2デバイスチップそれぞれの前記実装基板に対向する面とは反対側の面に延在して設けられ、前記封止部に含まれる前記半田は、前記第1デバイスチップ及び前記第2デバイスチップそれぞれの前記反対側の面に設けられた前記金属膜の表面に接して前記第1デバイスチップ及び前記第2デバイスチップそれぞれの前記反対側の面に延在して設けられている構成とすることができる。
上記構成において、前記金属膜は、金を含む構成とすることができる。
上記構成において、前記一方のデバイスチップは弾性波デバイスチップからなる送信フィルタチップで、前記他方のデバイスチップは弾性波デバイスチップからなる受信フィルタチップである構成とすることができる。
本発明は、第1デバイスチップ及び第2デバイスチップのうちの少なくとも一方のデバイスチップの側面に金属膜を形成する工程と、前記金属膜を形成した後、前記第1デバイスチップ及び前記第2デバイスチップを、それぞれが実装基板の上面に形成された金属パターンで囲まれ且つ前記一方のデバイスチップの前記金属膜が形成された側面が他方のデバイスチップの側面と隣り合うように、前記実装基板の上面にフリップチップ実装する工程と、フリップチップ実装された前記第1デバイスチップ及び前記第2デバイスチップ上に半田を配置した後、前記半田を溶融状態で前記第1デバイスチップ及び前記第2デバイスチップ側に押圧して、前記半田を含む封止部で前記第1デバイスチップ及び前記第2デバイスチップを封止する工程と、を備えることを特徴とする電子デバイスの製造方法である。本発明によれば、放熱性を改善させることができる。
上記構成において、前記金属膜の形成は、前記一方のデバイスチップの機能部が形成された面とは反対側の面側からスパッタ法を用いて前記金属膜を堆積することで行う構成とすることができる。
本発明によれば、放熱性を改善させることができる。
図1は、実施例1に係る分波器を示す断面図である。 図2は、実施例1に係る分波器における実装基板の上面図である。 図3(a)から図3(e)は、実施例1に係る分波器の製造方法を示す断面図(その1)である。 図4(a)から図4(d)は、実施例1に係る分波器の製造方法を示す断面図(その2)である。 図5は、比較例1に係る分波器を示す断面図である。 図6は、比較例1に係る分波器における実装基板の上面図である。 図7(a)から図7(d)は、比較例1に係る分波器の製造方法を示す断面図である。 図8は、実施例2に係る分波器を示す断面図である。 図9は、実施例3に係る分波器を示す断面図である。
以下、図面を参照して、本発明の実施例について説明する。
図1は、実施例1に係る分波器を示す断面図である。図1のように、実施例1の分波器100は、セラミック等の絶縁体からなる実装基板10の平坦上面に、送信フィルタチップ12と受信フィルタチップ14とがバンプ16によってフリップチップ実装されている。送信フィルタチップ12と受信フィルタチップ14とは、互いに隣り合ってフリップチップ実装され、その間隔Lは例えば50μm程度である。
送信フィルタチップ12と受信フィルタチップ14とは、例えば弾性表面波デバイスチップからなり、圧電基板18と、圧電基板18の実装基板10に対向する面に設けられたIDT(Interdigital Transducer)20と、を含む。なお、以下において、送信フィルタチップ12及び受信フィルタチップ14それぞれの複数の面のうち機能部であるIDT20が形成された面、即ち実装基板10に対向する面を機能面と称すこととする。また、機能面とは反対側の面、即ち実装基板10に対向する面とは反対側の面を裏面と称し、機能面及び裏面と交差する面を側面と称すこととする。
送信フィルタチップ12にはIDT20によって送信フィルタが形成され、受信フィルタチップ14にはIDT20によって受信フィルタが形成されている。圧電基板18は、例えばタンタル酸リチウム(LT)又はニオブ酸リチウム(LN)等の圧電材からなる。IDT20は、例えば銅(Cu)又はアルミニウム(Al)等の金属からなる。バンプ16は、例えば金(Au)等の金属からなる。
実装基板10の上面と送信フィルタチップ12及び受信フィルタチップ14との間に空隙22が形成されている。IDT20は、振動が抑制されないように空隙22に露出している。バンプ16も空隙22に露出している。送信フィルタチップ12及び受信フィルタチップ14それぞれの高さH1は例えば150μm程度である。空隙22の高さH2(即ち、実装基板10の上面と送信フィルタチップ12及び受信フィルタチップ14の機能面との間隔)は例えば10μm程度である。
実装基板10は、内部に内部配線24が設けられた多層配線基板である。内部配線24によって、実装基板10の上面に形成された接続パッド26と下面に形成されたフットパッド28とが電気的に接続されている。内部配線24、接続パッド26、及びフットパッド28は、例えば金(Au)等の金属からなる。
図2は、実施例1に係る分波器における実装基板の上面図である。なお、送信フィルタチップ12及び受信フィルタチップ14の外形を破線で示している。図2のように、実装基板10の上面には、接続パッド26として、アンテナパッド26a、送信パッド26b、受信パッド26c、及びグランドパッド26dが設けられている。
送信フィルタチップ12は、アンテナパッド26a、送信パッド26b、及びグランドパッド26dの上面にバンプ16が接合することで、実装基板10の上面にフリップチップ実装されている。送信フィルタチップ12の機能面に形成された入力用電極は送信パッド26bに接続され、出力用電極はアンテナパッド26aに接続され、グランド電極はグランドパッド26dに接続されている。
受信フィルタチップ14は、アンテナパッド26a、受信パッド26c、及びグランドパッド26dの上面にバンプ16が接合することで、実装基板10の上面にフリップチップ実装されている。受信フィルタチップ14の機能面に形成された入力用電極はアンテナパッド26aに接続され、出力用電極は受信パッド26cに接続され、グランド電極はグランドパッド26dに接続されている。
また、図示は省略するが、実装基板10の下面には、フットパッド28として、アンテナ端子、送信端子、受信端子、及びグランド端子が設けられている。アンテナ端子、送信端子、受信端子、及びグランド端子はそれぞれ、内部配線24を介して、アンテナパッド26a、送信パッド26b、受信パッド26c、及びグランドパッド26dにそれぞれ電気的に接続されている。したがって、送信フィルタチップ12に形成された送信フィルタは、送信端子とアンテナ端子との間に接続されている。受信フィルタチップ14に形成された受信フィルタは、受信端子とアンテナ端子との間に接続されている。送信フィルタは、送信端子から入力された信号のうち送信帯域の信号を送信信号としてアンテナ端子に通過させ、他の周波数の信号を抑圧する。受信フィルタは、アンテナ端子から入力された信号のうち受信帯域の信号を受信信号として受信端子に通過させ、他の周波数の信号を抑圧する。送信帯域の周波数と受信帯域の周波数とは異なっている。
図1及び図2のように、実装基板10の上面に、送信フィルタチップ12及び受信フィルタチップ14それぞれを囲んで金属パターン30が設けられている。即ち、金属パターン30は、送信フィルタチップ12及び受信フィルタチップ14の両方を囲んで設けられた外郭部分32と、送信フィルタチップ12と受信フィルタチップ14との間に位置して外郭部分32に接続して設けられた中継部分34と、を有する。金属パターン30の幅は、例えば50μm程度である。外郭部分32は、送信フィルタチップ12及び受信フィルタチップ14の両方を囲む矩形形状をしていて、中継部分34は、1本の金属線が直線状に延在している場合が好ましい。
送信フィルタチップ12及び受信フィルタチップ14それぞれの全ての側面と裏面とに金属膜36が設けられている。金属膜36の厚さは例えば0.3μm程度である。金属パターン30及び金属膜36は、半田に対して濡れ性の良好な金属からなる場合が好ましい。例えば、金属パターン30はニッケル(Ni)層上に金(Au)層が設けられた積層からなる場合が好ましく、金属膜36はチタン(Ti)層上に金(Au)層が設けられた積層からなる場合が好ましい。このように、金属パターン30及び金属膜36は、半田に対して良好な濡れ性を得る点から、金(Au)を含む場合が好ましい。
金属膜36の表面と金属パターン30の上面とに接合して半田38が設けられている。即ち、半田38は、送信フィルタチップ12及び受信フィルタチップ14それぞれの全ての側面と裏面とに設けられて、送信フィルタチップ12及び受信フィルタチップ14を囲んでいる。送信フィルタチップ12及び受信フィルタチップ14上に、例えばコバール等の金属からなるリッド40が半田38に接合して設けられている。送信フィルタチップ12と受信フィルタチップ14とは、半田38とリッド40とからなる封止部42によって封止されている。封止部42を覆って、例えばニッケル(Ni)めっき等の金属膜からなる保護膜44が設けられている。
金属パターン30は、内部配線24を介して、フットパッド28のグランド端子に接続されることが好ましい。これにより、封止部42をグランド電位とすることができ、電気特性の向上を図ることができる。
次に、実施例1に係る分波器の製造方法について説明する。図3(a)から図4(d)は、実施例1に係る分波器の製造方法を示す断面図である。図3(a)から図4(d)では、多面取りプロセスによる製造方法を示している。図3(a)のように、ウエハ状の圧電基板18の主面に、IDT20とこれに電気的に接続されるバンプ16との集合体を複数形成する。これにより、圧電基板18の主面に複数のフィルタが形成される。その後、圧電基板18の主面に、IDT20及びバンプ16を覆って、ダイシングテープ46を貼り付ける。
図3(b)のように、圧電基板18を例えばレーザダイシング等によって切断して、複数のデバイスチップ48a〜48dとする。圧電基板18の主面に形成されたフィルタの種類によって、複数のデバイスチップ48a〜48dは、例えば送信フィルタチップ又は受信フィルタチップとなる。
図3(c)のように、ダイシングテープ46をエキスパンドして、複数のデバイスチップ48a〜48dの互いの間隔を広げる。その後、複数のデバイスチップ48a〜48dに対して、IDT20が形成された機能面とは反対側の裏面側から、例えばスパッタ法を用いて、金属膜36を堆積する。これにより、金属膜36は、複数のデバイスチップ48a〜48dそれぞれに対して、全ての側面と裏面とに形成される。
図3(d)のように、複数のデバイスチップ48a〜48dの裏面にテープ50を貼り付ける。テープ50を貼り付けた後、ダイシングテープ46を引き剥がす。その後、複数のデバイスチップ48a〜48dそれぞれに対してテープ50側から針を突き上げて、複数のデバイスチップ48a〜48dをテープ50からピックアップして個片化する。このように、複数のデバイスチップ48a〜48dをテープ50に貼り直すのは以下のためである。即ち、複数のデバイスチップ48a〜48dがダイシングテープ46に貼り付けられた図3(c)の状態で、ダイシングテープ46側から針を突き上げると、IDT20やそれに接続する配線等を傷つけてしまう恐れがある。これに対し、図3(d)の状態でテープ50側から針を突き上げて複数のデバイスチップ48a〜48dを個片化することで、IDT20や配線等が傷つくことを抑えることができる。
図3(e)のように、図3(a)から図3(d)の工程を行うことによって、全ての側面及び裏面に金属膜36が形成された送信フィルタチップ12が複数形成される。また、圧電基板18の主面に形成するフィルタの種類を変更することで、全ての側面及び裏面に金属膜36が形成された受信フィルタチップ14が複数形成される。
図4(a)のように、内部配線24、接続パッド26、フットパッド28、及び金属パターン30が形成された実装基板10を準備する。実装基板10の平坦上面に、複数の送信フィルタチップ12と複数の受信フィルタチップ14とをバンプ16によってフリップチップ実装する。この際、複数の送信フィルタチップ12及び複数の受信フィルタチップ14それぞれが金属パターン30で囲まれるようにフリップチップ実装する。また、1つの分波器を構成する送信フィルタチップ12と受信フィルタチップ14とが互いに隣り合うようにフリップチップ実装する。
図4(b)のように、複数の送信フィルタチップ12及び複数の受信フィルタチップ14上に、半田38とリッド40との積層体を、半田38がデバイスチップ側となるように配置する。
図4(c)のように、積層体を加熱して半田38が溶融した状態とし、この状態でリッド40を複数の送信フィルタチップ12及び複数の受信フィルタチップ14側に押圧する。複数の送信フィルタチップ12及び複数の受信フィルタチップ14それぞれの全ての側面及び裏面に金属膜36が形成されている。また、実装基板10の上面に複数の送信フィルタチップ12及び複数の受信フィルタチップ14それぞれを囲む金属パターン30が形成されている。金属膜36及び金属パターン30は、上述したように、半田に対して濡れ性が良好である。このため、半田38は、金属膜36及び金属パターン30を濡れ広がり、その後に固化して、金属膜36の表面と金属パターン30の上面とに接合する。これにより、半田38は、複数の送信フィルタチップ12及び複数の受信フィルタチップ14それぞれの全ての側面と裏面とに形成されて、送信フィルタチップ12及び受信フィルタチップ14を囲む。また、リッド40は、複数の送信フィルタチップ12及び複数の受信フィルタチップ14上を延在して配置される。これにより、複数の送信フィルタチップ12及び複数の受信フィルタチップ14は、半田38とリッド40とからなる封止部42によって封止される。
図4(d)のように、送信フィルタチップ12と受信フィルタチップ14とで構成される複数の分波器のそれぞれの間で、封止部42及び実装基板10を、ダイシングブレードを用いたダイシングによって切断する。これにより、送信フィルタチップ12と受信フィルタチップ14とで構成される複数の分波器が個片化される。その後、例えば電解めっき法を用いて、封止部42を覆う保護膜44を形成する。このような製造工程を含んで、実施例1の分波器100を形成することができる。
ここで、実施例1の分波器の効果を説明するにあたり、比較例1の分波器について説明する。図5は、比較例1に係る分波器を示す断面図である。図6は、比較例1に係る分波器における実装基板の上面図である。図5及び図6のように、比較例1の分波器においては、実装基板10の平坦上面にフリップチップ実装された送信フィルタチップ12及び受信フィルタチップ14の側面及び裏面に金属膜36は形成されていない。また、実装基板10の上面に形成された金属パターン30aは、送信フィルタチップ12及び受信フィルタチップ14の両方を囲んで設けられた外郭部分32だけからなり、中継部分34は設けられていない。
送信フィルタチップ12と受信フィルタチップ14とを封止する封止部42aに含まれる半田38aは、送信フィルタチップ12及び受信フィルタチップ14の互いに対向する側面には設けられてない。また、送信フィルタチップ12及び受信フィルタチップ14の互いに対向する側面以外の側面においては、半田38aは、機能面側に位置する部分には少なくとも設けられていない。その他の構成は、実施例1の図1及び図2と同じであるため説明を省略する。
図7(a)から図7(d)は、比較例1に係る分波器の製造方法を示す断面図である。図7(a)のように、実装基板10の平坦上面に、複数の送信フィルタチップ12と複数の受信フィルタチップ14とをフリップチップ実装する。複数の送信フィルタチップ12と複数の受信フィルタチップ14とには、金属膜36が形成されていない。
図7(b)のように、複数の送信フィルタチップ12及び複数の受信フィルタチップ14上に、半田38aとリッド40aとの積層体を、半田38aがデバイスチップ側となるように配置する。
図7(c)のように、積層体を加熱して半田38aが溶融した状態とし、この状態でリッド40aを複数の送信フィルタチップ12及び複数の受信フィルタチップ14側に押圧する。送信フィルタチップ12及び受信フィルタチップ14の側面等に金属膜36は形成されていない。圧電基板は半田に対して濡れ性がよくないことから、半田38aは、送信フィルタチップ12と受信フィルタチップ14との間に入り込まず、送信フィルタチップ12及び受信フィルタチップ14の互いに対向する側面には形成されない。また、送信フィルタチップ12及び受信フィルタチップ14の互いに対向する側面以外の側面においては、半田38aは、機能面側に位置する部分には少なくとも形成されない。半田38aとチップの側面との接触面積は半田38aの量に依存し、例えば半田38aの量が少ない場合には、半田38aが側面の大部分に形成されない場合も生じる。半田38aと半田38a上に位置するリッド40aとからなる封止部42aによって、複数の送信フィルタチップ12と複数の受信フィルタチップ14とは封止される。
図7(d)のように、送信フィルタチップ12と受信フィルタチップ14とで構成される複数の分波器を個片化した後、封止部42aを覆う保護膜44を形成する。このような製造工程を含んで、比較例1の分波器を形成することができる。
比較例1では、図5のように、送信フィルタチップ12及び受信フィルタチップ14の側面に金属膜36が設けられていないため、半田38aは送信フィルタチップ12及び受信フィルタチップ14の互いに対向する側面に形成されない。このため、送信フィルタチップ12及び受信フィルタチップ14の動作時における放熱経路が限られてしまい、放熱性が悪くなる。特に、送信フィルタチップ12は動作時における発熱量が大きいことから良好な放熱性が望まれるが、比較例1では放熱性が悪くなってしまう。
一方、実施例1では、図1のように、送信フィルタチップ12の側面のうち受信フィルタチップ14に対向する側面に少なくとも金属膜36が設けられている。また、実装基板10の上面に送信フィルタチップ12及び受信フィルタチップ14それぞれを囲む金属パターン30が設けられている。これにより、半田38は、金属膜36の表面と金属パターン30の上面とに接して送信フィルタチップ12の受信フィルタチップ14に対向する側面に少なくとも設けられて送信フィルタチップ12及び受信フィルタチップ14を囲む。これにより、送信フィルタチップ12の動作時における放熱経路が広がり、放熱性を改善させることができる。その結果、特性の劣化や耐電力寿命の低下等を抑制することができる。
実施例1の分波器100は、図3(a)から図4(d)で説明したように、以下の製造工程を含んで形成することができる。送信フィルタチップ12及び受信フィルタチップ14のうちの少なくとも送信フィルタチップ12の側面に金属膜36を形成する(図3(c)から図3(e))。その後、送信フィルタチップ12及び受信フィルタチップ14を、それぞれが実装基板10の上面に形成された金属パターン30で囲まれ且つ送信フィルタチップ12の金属膜36が形成された側面が受信フィルタチップ14の側面と隣り合うように、実装基板10の上面にフリップチップ実装する(図4(a))。フリップチップ実装された送信フィルタチップ12及び受信フィルタチップ14上に半田38を配置した後、半田38を溶融状態で送信フィルタチップ12及び受信フィルタチップ14側に押圧して、半田38を含む封止部42で送信フィルタチップ12及び受信フィルタチップ14を封止する(図4(b)及び図4(c))。この製造方法によれば、送信フィルタチップ12の受信フィルタチップ14に対向する側面に半田38を形成することができ、放熱性を改善させることができる。
比較例1では、図5のように、圧電基板は半田に対して濡れ性がよくないため、半田38aの量によって、半田38aが送信フィルタチップ12及び受信フィルタチップ14の互いに対向する側面以外の側面にも形成されないことが生じる。したがって、図1のように、金属膜36は送信フィルタチップ12の全ての側面に設けられ、半田38は金属膜36の表面に接して送信フィルタチップ12の全ての側面に設けられている場合が好ましい。これにより、送信フィルタチップ12の動作時における放熱経路がより広がり、放熱性をより改善することができる。
受信フィルタチップ14は送信フィルタチップ12に比べて動作時の発熱量は小さいが、受信フィルタチップ14の放熱性も改善されることが好ましい。したがって、図1のように、金属膜36は送信フィルタチップ12及び受信フィルタチップ14それぞれの互いに対向する側面に設けられ、半田38は金属膜36の表面に接して送信フィルタチップ12及び受信フィルタチップ14それぞれの互いに対向する側面に設けられている場合が好ましい。これにより、送信フィルタチップ12だけでなく、受信フィルタチップ14の放熱性も改善させることができる。
また、送信フィルタチップ12と受信フィルタチップ14の放熱性をより改善させるために、金属膜36は送信フィルタチップ12及び受信フィルタチップ14それぞれの全ての側面に設けられ、半田38は金属膜36の表面に接して送信フィルタチップ12及び受信フィルタチップ14それぞれの全ての側面に設けられている場合がより好ましい。また、比較例1では、半田38aと送信フィルタチップ12及び受信フィルタチップ14の側面との接触面積は半田38aの量に依存することになる。よって、複数の分波器の間で半田38aと圧電基板18との接触によって生じる容量成分に個体差が生じ、その結果、特性のバラツキが生じてしまう。これに対し、図1のように、金属膜36が送信フィルタチップ12及び受信フィルタチップ14それぞれの全ての側面に設けられている場合は、金属膜36によって半田38が規定されるため、容量成分の個体差を小さくでき、特性のバラツキを抑えることができる。
金属膜36は、送信フィルタチップ12及び受信フィルタチップ14それぞれの互いに対向する側面において全面に設けられている場合が好ましく、対向する側面以外の側面においても全面に設けられている場合が好ましいが、側面の一部分に設けられていない場合であってもよい。例えば、金属膜36は、側面の裏面側における端部から機能面側の端部に向かって延在しているが、機能面側の端部に到達していない場合でもよい。
比較例1では、図5のように、送信フィルタチップ12及び受信フィルタチップ14の裏面に直接接して半田38aが形成されている。圧電基板は半田に対して濡れ性がよくないため、圧電基板18に接する部分における半田38aにボイドが生じてしまう。半田38aにボイドが生じることで、分波器を基板搭載する際の衝撃が半田38aの一部分に集中してチップに割れ等が発生してしまう。したがって、図1のように、金属膜36は送信フィルタチップ12の裏面に延在し、半田38は金属膜36の表面に接して送信フィルタチップ12の裏面に延在している場合が好ましい。また、金属膜36は送信フィルタチップ12及び受信フィルタチップ14それぞれの裏面に延在し、半田38は金属膜36の表面に接して送信フィルタチップ12及び受信フィルタチップ14それぞれの裏面に延在している場合がより好ましい。半田38は金属膜36を濡れ広がることから、半田38にボイドによる凹凸が生じることを抑制できる。よって、分波器を基板搭載する際の衝撃が半田38の一部分に集中することを抑制でき、分波器の機械的強度を向上させることができる。金属膜36は、送信フィルタチップ12及び受信フィルタチップ14の裏面において全面に設けられている場合が好ましいが、裏面の一部分に設けられていない場合であってもよい。
実施例1の図3(c)では、送信フィルタチップ12及び受信フィルタチップ14のIDT20(機能部)が形成された機能面とは反対側の裏面側からスパッタ法を用いて金属膜36を堆積している。この場合、送信フィルタチップ12及び受信フィルタチップ14それぞれの全ての側面及び裏面に金属膜36を容易に形成することができる。なお、金属膜36は、スパッタ法を用いて形成する場合に限らず、送信フィルタチップ12及び受信フィルタチップ14の側面に形成することができれば、その他の方法を用いてもよい。
図8は、実施例2に係る分波器を示す断面図である。図8のように、実施例2の分波器200では、金属膜36aは、送信フィルタチップ12の受信フィルタチップ14に対向する側面にのみ設けられている。即ち、金属膜36は、送信フィルタチップ12のその他の側面及び裏面並びに受信フィルタチップ14の全ての側面及び裏面には設けられていない。送信フィルタチップ12及び受信フィルタチップ14を封止する封止部42bに含まれる半田38bは、送信フィルタチップ12の受信フィルタチップ12に対向する側面に設けられて送信フィルタチップ12及び受信フィルタチップ14を囲んでいる。その他の構成は、実施例1の図1と同じであるため説明を省略する。
実施例2のように、金属膜36aが送信フィルタチップ12の受信フィルタチップ14に対向する側面にのみ設けられている場合でもよい。この場合でも、半田38bは送信フィルタチップ12の受信フィルタチップ14に対向する側面に設けられるため、送信フィルタチップ12の放熱性を改善させることができる。
図9は、実施例3に係る分波器を示す断面図である。図9のように、実施例3の分波器300では、金属膜36bは、送信フィルタチップ12の全ての側面と裏面とにのみ設けられている。即ち、金属膜36bは、受信フィルタチップ14の全ての側面と裏面とには設けられていない。送信フィルタチップ12及び受信フィルタチップ14を封止する封止部42cに含まれる半田38cは、送信フィルタチップ12の全ての側面及び裏面に設けられて送信フィルタチップ12及び受信フィルタチップ14を囲んでいる。その他の構成は、実施例1の図1と同じであるため説明を省略する。
実施例3のように、金属膜36bが送信フィルタチップ12の全ての側面と裏面とにのみ設けられている場合でもよい。この場合、半田38cは送信フィルタチップ12の全ての側面と裏面とに設けられるため、送信フィルタチップ12の放熱性を改善させることができる。
実施例1から実施例3において、送信フィルタチップ12と受信フィルタチップ14とは、図2のように、互いの対向する側面全体が隣り合っている場合を例に示したが、この場合に限らず、互いに対向する側面の少なくとも一部が隣り合っている場合あればよい。
実施例1から実施例3では、電子デバイスとして、分波器の場合を例に示したが、その他の電子デバイスの場合でもよい。即ち、実装基板10の上面にフリップチップ実装された第1デバイスチップ及び第2デバイスチップは、一方が送信フィルタチップで、他方が受信フィルタチップである場合に限らず、その他のデバイスチップの場合でもよい。勿論、弾性波デバイスチップ以外のデバイスチップの場合でもよい。しかしながら、分波器を構成する送信フィルタチップは動作時における発熱量が大きいため、第1デバイスチップ及び第2デバイスチップの一方が送信フィルタチップで、他方が受信フィルタチップである場合に、本発明を適用することが好ましい。この場合、金属膜は、送信フィルタチップの受信フィルタチップに対向する側面に少なくとも設けられることが好ましい。なお、送信フィルタチップ及び受信フィルタチップは、弾性表面波デバイスチップの場合に限らず、例えば圧電薄膜共振器チップ等、その他の弾性波デバイスチップの場合でもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 実装基板
12 送信フィルタチップ
14 受信フィルタチップ
18 圧電基板
20 IDT
30、30a 金属パターン
32 外郭部分
34 中継部分
36〜36b 金属膜
38〜38c 半田
40〜40c リッド
42〜42c 封止部
100〜300 分波器

Claims (10)

  1. 実装基板と、
    前記実装基板の上面に互いに隣り合ってフリップチップ実装された第1デバイスチップ及び第2デバイスチップと、
    前記第1デバイスチップ及び前記第2デバイスチップのうちの一方のデバイスチップの側面のうち他方のデバイスチップに対向する側面に少なくとも設けられた金属膜と、
    前記実装基板の上面に前記第1デバイスチップ及び前記第2デバイスチップそれぞれを囲んで設けられた金属パターンと、
    前記金属膜の表面と前記金属パターンの上面とに接して前記一方のデバイスチップの前記対向する側面に少なくとも設けられて前記第1デバイスチップ及び前記第2デバイスチップを囲む半田を含み、前記第1デバイスチップ及び前記第2デバイスチップを封止する封止部と、を備えることを特徴とする電子デバイス。
  2. 前記金属膜は、前記一方のデバイスチップの全ての側面に設けられ、
    前記封止部に含まれる前記半田は、前記一方のデバイスチップの全ての側面に設けられた前記金属膜の表面に接して前記一方のデバイスチップの全ての側面に設けられていることを特徴とする請求項1記載の電子デバイス。
  3. 前記金属膜は、前記第1デバイスチップ及び前記第2デバイスチップそれぞれの互いに対向する側面に設けられ、
    前記封止部に含まれる前記半田は、前記第1デバイスチップ及び前記第2デバイスチップそれぞれの互いに対向する側面に設けられた前記金属膜の表面に接して前記第1デバイスチップ及び前記第2デバイスチップそれぞれの互いに対向する側面に設けられていることを特徴とする請求項1又は2記載の電子デバイス。
  4. 前記金属膜は、前記第1デバイスチップ及び前記第2デバイスチップそれぞれの全ての側面に設けられ、
    前記封止部に含まれる前記半田は、前記第1デバイスチップ及び前記第2デバイスチップそれぞれの全ての側面に設けられた前記金属膜の表面に接して前記第1デバイスチップ及び前記第2デバイスチップそれぞれの全ての側面に設けられていることを特徴とする請求項1から3のいずれか一項記載の電子デバイス。
  5. 前記金属膜は、前記一方のデバイスチップの前記実装基板に対向する面とは反対側の面に延在して設けられ、
    前記封止部に含まれる前記半田は、前記一方のデバイスチップの前記反対側の面に設けられた前記金属膜の表面に接して前記一方のデバイスチップの前記反対側の面に延在して設けられていることを特徴とする請求項1又は2記載の電子デバイス。
  6. 前記金属膜は、前記第1デバイスチップ及び前記第2デバイスチップそれぞれの前記実装基板に対向する面とは反対側の面に延在して設けられ、
    前記封止部に含まれる前記半田は、前記第1デバイスチップ及び前記第2デバイスチップそれぞれの前記反対側の面に設けられた前記金属膜の表面に接して前記第1デバイスチップ及び前記第2デバイスチップそれぞれの前記反対側の面に延在して設けられていることを特徴とする請求項3又は4記載の電子デバイス。
  7. 前記金属膜は、金を含むことを特徴とする請求項1から6のいずれか一項記載の電子デバイス。
  8. 前記一方のデバイスチップは弾性波デバイスチップからなる送信フィルタチップで、前記他方のデバイスチップは弾性波デバイスチップからなる受信フィルタチップであることを特徴とする請求項1から7のいずれか一項記載の電子デバイス。
  9. 第1デバイスチップ及び第2デバイスチップのうちの少なくとも一方のデバイスチップの側面に金属膜を形成する工程と、
    前記金属膜を形成した後、前記第1デバイスチップ及び前記第2デバイスチップを、それぞれが実装基板の上面に形成された金属パターンで囲まれ且つ前記一方のデバイスチップの前記金属膜が形成された側面が他方のデバイスチップの側面と隣り合うように、前記実装基板の上面にフリップチップ実装する工程と、
    フリップチップ実装された前記第1デバイスチップ及び前記第2デバイスチップ上に半田を配置した後、前記半田を溶融状態で前記第1デバイスチップ及び前記第2デバイスチップ側に押圧して、前記半田を含む封止部で前記第1デバイスチップ及び前記第2デバイスチップを封止する工程と、を備えることを特徴とする電子デバイスの製造方法。
  10. 前記金属膜の形成は、前記一方のデバイスチップの機能部が形成された面とは反対側の面側からスパッタ法を用いて前記金属膜を堆積することで行うことを特徴とする請求項9記載の電子デバイスの製造方法。
JP2014083123A 2014-04-14 2014-04-14 電子デバイス及びその製造方法 Active JP6284811B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014083123A JP6284811B2 (ja) 2014-04-14 2014-04-14 電子デバイス及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014083123A JP6284811B2 (ja) 2014-04-14 2014-04-14 電子デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015204531A JP2015204531A (ja) 2015-11-16
JP6284811B2 true JP6284811B2 (ja) 2018-02-28

Family

ID=54597750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014083123A Active JP6284811B2 (ja) 2014-04-14 2014-04-14 電子デバイス及びその製造方法

Country Status (1)

Country Link
JP (1) JP6284811B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6433930B2 (ja) * 2016-02-23 2018-12-05 太陽誘電株式会社 弾性波デバイス
WO2017191721A1 (ja) * 2016-05-02 2017-11-09 株式会社村田製作所 弾性波装置、デュプレクサ及びマルチプレクサ
CN109417375A (zh) 2016-06-29 2019-03-01 株式会社村田制作所 弹性波装置
JP2018074051A (ja) * 2016-11-01 2018-05-10 太陽誘電株式会社 電子部品およびその製造方法
JP6580020B2 (ja) 2016-12-05 2019-09-25 太陽誘電株式会社 電子部品
WO2023140270A1 (ja) * 2022-01-19 2023-07-27 株式会社村田製作所 弾性波素子の製造方法および弾性波素子
CN117833864A (zh) * 2024-03-06 2024-04-05 成都频岢微电子有限公司 一种改善双工器功率容量的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4370615B2 (ja) * 2003-10-27 2009-11-25 エプソントヨコム株式会社 圧電デバイスとその製造方法
JP4412123B2 (ja) * 2004-09-09 2010-02-10 エプソントヨコム株式会社 表面弾性波デバイス
JP4456503B2 (ja) * 2004-12-24 2010-04-28 富士通メディアデバイス株式会社 電子部品の製造方法
JP4758197B2 (ja) * 2005-10-24 2011-08-24 京セラ株式会社 弾性表面波装置及び通信装置
JP4555369B2 (ja) * 2008-08-13 2010-09-29 富士通メディアデバイス株式会社 電子部品モジュール及びその製造方法
JP5740410B2 (ja) * 2011-04-20 2015-06-24 太陽誘電株式会社 デュープレクサ
JP2013131711A (ja) * 2011-12-22 2013-07-04 Taiyo Yuden Co Ltd 電子部品

Also Published As

Publication number Publication date
JP2015204531A (ja) 2015-11-16

Similar Documents

Publication Publication Date Title
JP6284811B2 (ja) 電子デバイス及びその製造方法
US10320362B2 (en) Elastic wave device
US7820468B2 (en) Stack type surface acoustic wave package, and method for manufacturing the same
JP4460612B2 (ja) 弾性表面波デバイス及びその製造方法
JP6288111B2 (ja) 弾性波フィルタデバイス
JP2012151698A (ja) 弾性波デバイス
US9509276B2 (en) Acoustic wave device and method of fabricating the same
US10855248B2 (en) Electronic component and method of manufacturing the same
JP6472945B2 (ja) 弾性波デバイス
JP6810599B2 (ja) 電子部品およびその製造方法
JP2013131711A (ja) 電子部品
JP6433930B2 (ja) 弾性波デバイス
JP2013251323A (ja) 電子部品
US9035535B2 (en) Acoustic wave device and multilayered substrate
JP2016034130A (ja) 弾性波デバイス及びその製造方法
JP6310354B2 (ja) 弾性波デバイス
JP2016201780A (ja) 弾性波デバイス
KR100631990B1 (ko) 표면탄성파 필터 패키지 및 그 제조방법
US9621127B2 (en) Elastic wave device with a bump defining a shield and manufacturing method thereof
JP2011151553A (ja) 弾性波デュプレクサ
US8093101B2 (en) Electronic device and method of fabricating the same
JP6869698B2 (ja) 電子デバイス
JP6793009B2 (ja) 弾性波デバイス及び多面取り基板
JP2016181759A (ja) 電子デバイス
JP2019036784A (ja) 電子部品およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180131

R150 Certificate of patent or registration of utility model

Ref document number: 6284811

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250