JP6284811B2 - 電子デバイス及びその製造方法 - Google Patents
電子デバイス及びその製造方法 Download PDFInfo
- Publication number
- JP6284811B2 JP6284811B2 JP2014083123A JP2014083123A JP6284811B2 JP 6284811 B2 JP6284811 B2 JP 6284811B2 JP 2014083123 A JP2014083123 A JP 2014083123A JP 2014083123 A JP2014083123 A JP 2014083123A JP 6284811 B2 JP6284811 B2 JP 6284811B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- device chip
- metal film
- solder
- filter chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Description
12 送信フィルタチップ
14 受信フィルタチップ
18 圧電基板
20 IDT
30、30a 金属パターン
32 外郭部分
34 中継部分
36〜36b 金属膜
38〜38c 半田
40〜40c リッド
42〜42c 封止部
100〜300 分波器
Claims (10)
- 実装基板と、
前記実装基板の上面に互いに隣り合ってフリップチップ実装された第1デバイスチップ及び第2デバイスチップと、
前記第1デバイスチップ及び前記第2デバイスチップのうちの一方のデバイスチップの側面のうち他方のデバイスチップに対向する側面に少なくとも設けられた金属膜と、
前記実装基板の上面に前記第1デバイスチップ及び前記第2デバイスチップそれぞれを囲んで設けられた金属パターンと、
前記金属膜の表面と前記金属パターンの上面とに接して前記一方のデバイスチップの前記対向する側面に少なくとも設けられて前記第1デバイスチップ及び前記第2デバイスチップを囲む半田を含み、前記第1デバイスチップ及び前記第2デバイスチップを封止する封止部と、を備えることを特徴とする電子デバイス。 - 前記金属膜は、前記一方のデバイスチップの全ての側面に設けられ、
前記封止部に含まれる前記半田は、前記一方のデバイスチップの全ての側面に設けられた前記金属膜の表面に接して前記一方のデバイスチップの全ての側面に設けられていることを特徴とする請求項1記載の電子デバイス。 - 前記金属膜は、前記第1デバイスチップ及び前記第2デバイスチップそれぞれの互いに対向する側面に設けられ、
前記封止部に含まれる前記半田は、前記第1デバイスチップ及び前記第2デバイスチップそれぞれの互いに対向する側面に設けられた前記金属膜の表面に接して前記第1デバイスチップ及び前記第2デバイスチップそれぞれの互いに対向する側面に設けられていることを特徴とする請求項1又は2記載の電子デバイス。 - 前記金属膜は、前記第1デバイスチップ及び前記第2デバイスチップそれぞれの全ての側面に設けられ、
前記封止部に含まれる前記半田は、前記第1デバイスチップ及び前記第2デバイスチップそれぞれの全ての側面に設けられた前記金属膜の表面に接して前記第1デバイスチップ及び前記第2デバイスチップそれぞれの全ての側面に設けられていることを特徴とする請求項1から3のいずれか一項記載の電子デバイス。 - 前記金属膜は、前記一方のデバイスチップの前記実装基板に対向する面とは反対側の面に延在して設けられ、
前記封止部に含まれる前記半田は、前記一方のデバイスチップの前記反対側の面に設けられた前記金属膜の表面に接して前記一方のデバイスチップの前記反対側の面に延在して設けられていることを特徴とする請求項1又は2記載の電子デバイス。 - 前記金属膜は、前記第1デバイスチップ及び前記第2デバイスチップそれぞれの前記実装基板に対向する面とは反対側の面に延在して設けられ、
前記封止部に含まれる前記半田は、前記第1デバイスチップ及び前記第2デバイスチップそれぞれの前記反対側の面に設けられた前記金属膜の表面に接して前記第1デバイスチップ及び前記第2デバイスチップそれぞれの前記反対側の面に延在して設けられていることを特徴とする請求項3又は4記載の電子デバイス。 - 前記金属膜は、金を含むことを特徴とする請求項1から6のいずれか一項記載の電子デバイス。
- 前記一方のデバイスチップは弾性波デバイスチップからなる送信フィルタチップで、前記他方のデバイスチップは弾性波デバイスチップからなる受信フィルタチップであることを特徴とする請求項1から7のいずれか一項記載の電子デバイス。
- 第1デバイスチップ及び第2デバイスチップのうちの少なくとも一方のデバイスチップの側面に金属膜を形成する工程と、
前記金属膜を形成した後、前記第1デバイスチップ及び前記第2デバイスチップを、それぞれが実装基板の上面に形成された金属パターンで囲まれ且つ前記一方のデバイスチップの前記金属膜が形成された側面が他方のデバイスチップの側面と隣り合うように、前記実装基板の上面にフリップチップ実装する工程と、
フリップチップ実装された前記第1デバイスチップ及び前記第2デバイスチップ上に半田を配置した後、前記半田を溶融状態で前記第1デバイスチップ及び前記第2デバイスチップ側に押圧して、前記半田を含む封止部で前記第1デバイスチップ及び前記第2デバイスチップを封止する工程と、を備えることを特徴とする電子デバイスの製造方法。 - 前記金属膜の形成は、前記一方のデバイスチップの機能部が形成された面とは反対側の面側からスパッタ法を用いて前記金属膜を堆積することで行うことを特徴とする請求項9記載の電子デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014083123A JP6284811B2 (ja) | 2014-04-14 | 2014-04-14 | 電子デバイス及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014083123A JP6284811B2 (ja) | 2014-04-14 | 2014-04-14 | 電子デバイス及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015204531A JP2015204531A (ja) | 2015-11-16 |
JP6284811B2 true JP6284811B2 (ja) | 2018-02-28 |
Family
ID=54597750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014083123A Active JP6284811B2 (ja) | 2014-04-14 | 2014-04-14 | 電子デバイス及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6284811B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6433930B2 (ja) * | 2016-02-23 | 2018-12-05 | 太陽誘電株式会社 | 弾性波デバイス |
WO2017191721A1 (ja) * | 2016-05-02 | 2017-11-09 | 株式会社村田製作所 | 弾性波装置、デュプレクサ及びマルチプレクサ |
CN109417375A (zh) | 2016-06-29 | 2019-03-01 | 株式会社村田制作所 | 弹性波装置 |
JP2018074051A (ja) * | 2016-11-01 | 2018-05-10 | 太陽誘電株式会社 | 電子部品およびその製造方法 |
JP6580020B2 (ja) | 2016-12-05 | 2019-09-25 | 太陽誘電株式会社 | 電子部品 |
WO2023140270A1 (ja) * | 2022-01-19 | 2023-07-27 | 株式会社村田製作所 | 弾性波素子の製造方法および弾性波素子 |
CN117833864A (zh) * | 2024-03-06 | 2024-04-05 | 成都频岢微电子有限公司 | 一种改善双工器功率容量的方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4370615B2 (ja) * | 2003-10-27 | 2009-11-25 | エプソントヨコム株式会社 | 圧電デバイスとその製造方法 |
JP4412123B2 (ja) * | 2004-09-09 | 2010-02-10 | エプソントヨコム株式会社 | 表面弾性波デバイス |
JP4456503B2 (ja) * | 2004-12-24 | 2010-04-28 | 富士通メディアデバイス株式会社 | 電子部品の製造方法 |
JP4758197B2 (ja) * | 2005-10-24 | 2011-08-24 | 京セラ株式会社 | 弾性表面波装置及び通信装置 |
JP4555369B2 (ja) * | 2008-08-13 | 2010-09-29 | 富士通メディアデバイス株式会社 | 電子部品モジュール及びその製造方法 |
JP5740410B2 (ja) * | 2011-04-20 | 2015-06-24 | 太陽誘電株式会社 | デュープレクサ |
JP2013131711A (ja) * | 2011-12-22 | 2013-07-04 | Taiyo Yuden Co Ltd | 電子部品 |
-
2014
- 2014-04-14 JP JP2014083123A patent/JP6284811B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015204531A (ja) | 2015-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6284811B2 (ja) | 電子デバイス及びその製造方法 | |
US10320362B2 (en) | Elastic wave device | |
US7820468B2 (en) | Stack type surface acoustic wave package, and method for manufacturing the same | |
JP4460612B2 (ja) | 弾性表面波デバイス及びその製造方法 | |
JP6288111B2 (ja) | 弾性波フィルタデバイス | |
JP2012151698A (ja) | 弾性波デバイス | |
US9509276B2 (en) | Acoustic wave device and method of fabricating the same | |
US10855248B2 (en) | Electronic component and method of manufacturing the same | |
JP6472945B2 (ja) | 弾性波デバイス | |
JP6810599B2 (ja) | 電子部品およびその製造方法 | |
JP2013131711A (ja) | 電子部品 | |
JP6433930B2 (ja) | 弾性波デバイス | |
JP2013251323A (ja) | 電子部品 | |
US9035535B2 (en) | Acoustic wave device and multilayered substrate | |
JP2016034130A (ja) | 弾性波デバイス及びその製造方法 | |
JP6310354B2 (ja) | 弾性波デバイス | |
JP2016201780A (ja) | 弾性波デバイス | |
KR100631990B1 (ko) | 표면탄성파 필터 패키지 및 그 제조방법 | |
US9621127B2 (en) | Elastic wave device with a bump defining a shield and manufacturing method thereof | |
JP2011151553A (ja) | 弾性波デュプレクサ | |
US8093101B2 (en) | Electronic device and method of fabricating the same | |
JP6869698B2 (ja) | 電子デバイス | |
JP6793009B2 (ja) | 弾性波デバイス及び多面取り基板 | |
JP2016181759A (ja) | 電子デバイス | |
JP2019036784A (ja) | 電子部品およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180131 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6284811 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |