JP6580020B2 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP6580020B2
JP6580020B2 JP2016235938A JP2016235938A JP6580020B2 JP 6580020 B2 JP6580020 B2 JP 6580020B2 JP 2016235938 A JP2016235938 A JP 2016235938A JP 2016235938 A JP2016235938 A JP 2016235938A JP 6580020 B2 JP6580020 B2 JP 6580020B2
Authority
JP
Japan
Prior art keywords
substrate
functional element
insulating film
view
plan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016235938A
Other languages
English (en)
Other versions
JP2018093389A (ja
Inventor
秀太郎 中澤
秀太郎 中澤
松田　隆志
隆志 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2016235938A priority Critical patent/JP6580020B2/ja
Priority to US15/803,699 priority patent/US10659003B2/en
Publication of JP2018093389A publication Critical patent/JP2018093389A/ja
Application granted granted Critical
Publication of JP6580020B2 publication Critical patent/JP6580020B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02834—Means for compensation or elimination of undesirable effects of temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02007—Details of bulk acoustic wave devices
    • H03H9/02086—Means for compensation or elimination of undesirable effects
    • H03H9/02102—Means for compensation or elimination of undesirable effects of temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0504—Holders; Supports for bulk acoustic wave devices
    • H03H9/0514—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps
    • H03H9/0523—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps for flip-chip mounting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0571—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including bulk acoustic wave [BAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0576—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including surface acoustic wave [SAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1042—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a housing formed by a cavity in a resin
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10068—Non-printed resonator
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10083—Electromechanical or electro-acoustic component, e.g. microphone
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10575—Insulating foil under component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、電子部品に関し、例えば基板上に機能素子を有する基板が実装された電子部品に関する。
圧電薄膜共振器（ＦＢＡＲ：Film Bulk Acoustic Resonator）または弾性表面波（ＳＡＷ：Surface Acoustic Wave）共振器等の弾性波素子は、携帯電話に代表される４５ＭＨｚから４ＧＨｚの周波数帯の無線信号を処理する各種回路におけるバンドパスフィルタ等に用いられる。
このような弾性波素子等の機能素子の実装方法として、基板上に下面に機能素子を有するチップをフリップチップ実装することが知られている（例えば特許文献１から４）。弾性波素子等の機能素子は空隙を挟み基板の上面と対向する。基板の上面に設けられたインダクタと弾性波素子との短絡を抑制するため基板の上面に絶縁膜を設けることが知られている（例えば特許文献４）。
特開２０１５−２０４５３１号公報 特開２００５−２２３５８０号公報 特開２０１５−1０３８８８号公報 特開２０１６−５８９６４号公報
例えば弾性波素子等を有する電子部品は、携帯電話やスマートフォン等の多機能化に伴い、小型化が求められている。一方、電波を送信するためのパワーアンプのハイパワー化に伴い、高耐電力化が求められている。電子部品の小型化かつ高耐電力化のため、機能素子からの放熱性を高めることが考えられる。しかしながら、機能素子が空隙を介し基板の上面に対向していると、機能素子の下面から放熱することができない。
本発明は、上記課題に鑑みなされたものであり、機能素子からの放熱性を向上させることを目的とする。
本発明は、第１基板と、下面に機能素子が設けられ、前記機能素子が前記第１基板の上面と空隙を挟み対向するように、前記第１基板上に実装された第２基板と、前記第１基板の上面に設けられ、平面視において前記機能素子の少なくとも一部と重なり、前記機能素子と前記空隙を介し対向し、膜厚が前記機能素子の下面と前記第１基板の上面との距離の半分以上であり、空気の熱伝導率の５倍以上の熱伝導率を有する有機絶縁体である絶縁膜と、を具備する電子部品である。
上記構成において、前記第１基板の上面に高周波信号が伝搬する金属層が設けられ、平面視において前記絶縁膜は前記金属層とは重ならない構成とすることができる。
上記構成において、前記第１基板の上面に金属層が設けられ、平面視において前記絶縁膜は全ての前記金属層とは重ならない構成とすることができる。
本発明は、第１基板と、下面に機能素子が設けられ、前記機能素子が前記第１基板の上面と空隙を挟み対向するように、前記第１基板上に実装された第２基板と、前記第１基板の上面に設けられ、平面視において前記機能素子の少なくとも一部と重なり、前記機能素子と前記空隙を介し対向し、膜厚が前記機能素子の下面と前記第１基板の上面との距離の半分以上である絶縁膜と、を具備し、前記第２基板の下面に複数の機能素子が設けられ、前記絶縁膜は、平面視において前記複数の機能素子の一部と重なり前記複数の機能素子の他と重ならない電子部品である。
上記構成において、前記絶縁膜は前記第１基板の上面に接触している構成とすることができる。
上記構成において、前記機能素子は弾性波素子である構成とすることができる。
本発明は、第１基板と、下面に弾性波素子である機能素子が設けられ、前記機能素子が前記第１基板の上面と空隙を挟み対向するように、前記第１基板上に実装された第２基板と、前記第１基板の上面に設けられ、平面視において前記機能素子の少なくとも一部と重なり、前記機能素子と前記空隙を介し対向し、膜厚が前記機能素子の下面と前記第１基板の上面との距離の半分以上である絶縁膜と、を具備し、入力端子と出力端子との間に直列に接続され前記弾性波素子である１または複数の直列共振器と、前記入力端子と前記出力端子との間に並列に接続され前記弾性波素子である１または複数の並列共振器と、を具備し、平面視において前記絶縁膜は前記１または複数の直列共振器の少なくとも１つと重なり、前記１または複数の直列共振器および前記１または複数の並列共振器のうち他の共振器の少なくとも一部と重ならない電子部品である。
上記構成において、平面視において前記絶縁膜は前記１または複数の直列共振器のうち両側に直列共振器が接続された直列共振器と重なり、前記１または複数の直列共振器および前記１または複数の並列共振器のうち他の共振器の少なくとも一部と重ならない構成とすることができる。
上記構成において、前記弾性波素子を含むフィルタを具備する構成とすることができる。
上記構成において、前記フィルタを含むマルチプレクサを具備する構成とすることができる。
本発明によれば、機能素子からの放熱性を向上させることができる。
図１（ａ）は、実施例１に係る電子部品の断面図、図１（ｂ）は、図１（ａ）の領域Ａの拡大図、図１（ｃ）は、実施例１の変形例１に係る電子部品の断面図、図１（ｄ）は、図１（ｃ）の領域Ａの拡大図である。 図２（ａ）は、実施例１における機能素子を示す平面図、図２（ｂ）は、実施例１の変形例１における機能素子を示す断面図である。 図３（ａ）および図３（ｂ）は、実施例１の変形例２および３に係る電子部品の断面図である。 図４は、実施例２に係るデュプレクサの断面図である。 図５（ａ）は、実施例２に係るデュプレクサの回路図、図５（ｂ）は、送信フィルタの回路図である。 図６は、実施例２におけるデバイスチップの平面図である。 図７は、実施例２における基板の平面図である。 図８（ａ）は、印加電力に対する最高温度を示す図、図８（ｂ）は、印加電力に対する温度降下量を示す図である。 図９は、温度降下寄与度を示す図である。 図１０は、送信端子から共通端子への通過特性を示す図である。 図１１は、実施例２の変形例１における基板の平面図である。 図１２は、実施例２の変形例２における基板の平面図である。 図１３は、実施例２の変形例３における基板の平面図である。 図１４は、実施例２の変形例４における基板の平面図である。 図１５は、実施例２の変形例５における基板の平面図である。 図１６は、実施例２の変形例６における基板の平面図である。
以下図面を参照し実施例について説明する。
図１（ａ）は、実施例１に係る電子部品の断面図、図１（ｂ）は、図１（ａ）の領域Ａの拡大図、図１（ｃ）は、実施例１の変形例１に係る電子部品の断面図、図１（ｄ）は、図１（ｃ）の領域Ａの拡大図である。
図１（ａ）および図１（ｃ）に示すように、基板２０の上面に、基板１０が実装されている。基板２０は、絶縁基板であり、例えばＨＴＣＣ（High Temperature Co-fired Ceramic）またはＬＴＣＣ（Low Temperature Co-fired Ceramic）等のセラミックス基板または樹脂基板である。基板２０は積層された複数の絶縁層２０ａおよび２０ｂを有する。絶縁層２０ａおよび２０ｂの上面にそれぞれ金属層２８および２６ｃが形成されている。絶縁層２０ｂの下面に金属層２４が形成されている。絶縁層２０ａおよび２０ｂを貫通するビア配線２６ａおよび２６ｂが形成されている。ビア配線２６ａは、金属層２８と２６ｃとを電気的に接続し、ビア配線２６ｂは、金属層２６ｃと２４とを電気的に接続する。
基板２０の上面に設けられた金属層２８は例えばバンプ１６が接合するパッドおよび配線である。金属層２４は、例えば外部と電気的に接続するための外部端子であり、例えばフットパッドである。ビア配線２６ａ、２６ｂおよび金属層２６ｃは、金属層２４と２８とを接続する内部配線２６を形成する。金属層２４、２８および内部配線２６は、銅層、金層またはアルミニウム層等の金属層である。基板２０の上面に絶縁膜２２が設けられている。絶縁膜２２は例えば樹脂等の有機絶縁体または酸化シリコン等の無機絶縁体である。絶縁膜２２が樹脂膜の場合、絶縁膜２２は例えば基板２０上に印刷法により形成され、加熱処理することにより乾燥される。
デバイスチップ１１は、基板１０、機能素子１２および金属層１８を有する。機能素子１２および金属層１８は基板１０の下面に設けられている。機能素子１２は図１（ａ）および図１（ｂ）では弾性表面波素子であり、図１（ｃ）および図１（ｄ）では圧電薄膜共振器である。金属層１８は、バンプ１６が接合するパッドおよび配線である。
デバイスチップ１１はバンプ１６を介し基板２０上にフリップチップ（フェースダウン）実装されている。機能素子１２は空隙１４を挟み基板２０の上面および絶縁膜２２の上面に対向している。機能素子１２が空隙１４に露出されているため、機能素子１２の振動等が抑制されない。バンプ１６は、例えば銅バンプ、金バンプまたは半田バンプである。
図１（ｂ）および図１（ｄ）に示すように、基板２０の上面と機能素子１２の下面の距離をＬ１、絶縁膜２２の上面と機能素子１２の下面との距離をＬ２、絶縁膜２２の膜厚をＴ１とする。実施例１およびその変形例１では、Ｌ１＞Ｔ１≧Ｌ１／２であり、Ｔ１≧Ｌ２である。このように、機能素子１２と絶縁膜２２との距離Ｌ２が小さい。これにより、機能素子１２において発生した熱を絶縁膜２２を介し放出することができる。
図２（ａ）は、実施例１における機能素子を示す平面図、図２（ｂ）は、実施例１の変形例１における機能素子を示す断面図である。図２（ａ）に示すように、基板１０上にＩＤＴ（Interdigital Transducer）４０と反射器４２が形成されている。ＩＤＴ４０は、互いに対向する１対の櫛型電極４０ａを有する。櫛型電極４０ａは、複数の電極指４０ｂと複数の電極指４０ｂを接続するバスバー４０ｃとを有する。反射器４２は、ＩＤＴ４０の両側に設けられている。ＩＤＴ４０が基板１０に弾性表面波を励振する。基板１０は、例えばタンタル酸リチウム基板またはニオブ酸リチウム基板等の圧電基板である。ＩＤＴ４０および反射器４２は例えばアルミニウム膜または銅膜により形成される。基板１０は、サファイア基板、アルミナ基板、スピネル基板またはシリコン基板等の支持基板の下面に接合されていてもよい。ＩＤＴ４０および反射器４２を覆う保護膜または温度補償膜が設けられていてもよい。この場合、保護膜または温度補償膜を含め機能素子１２として機能する。
図２（ｂ）に示すように、基板１０上に圧電膜４６が設けられている。圧電膜４６を挟むように下部電極４４および上部電極４８が設けられている。下部電極４４と基板１０との間に空隙４５が形成されている。下部電極４４および上部電極４８は圧電膜４６内に、厚み縦振動モードの弾性波を励振する。下部電極４４および上部電極４８は例えばルテニウム膜等の金属膜である。圧電膜４６は例えば窒化アルミニウム膜である。基板１０は例えばシリコン基板もしくは砒化ガリウム等の半導体基板、またはサファイア基板、アルミナ基板、スピネル基板またはガラス基板等の絶縁基板である。図２（ａ）および図２（ｂ）のように、機能素子１２は弾性波を励振する電極を含む。このため、弾性波を規制しないように、機能素子１２は空隙１４に覆われている。
図３（ａ）および図３（ｂ）は、実施例１の変形例２および３に係る電子部品の断面図である。図３（ａ）および図３（ｂ）の領域Ａの拡大図はそれぞれ図１（ｂ）および図１（ｄ）と同じである。
図３（ａ）および図３（ｂ）に示すように、平面視において基板１０を囲むように封止部３０が設けられている。封止部３０は基板２０の上面に接合されている。封止部３０および基板１０上にリッド３２が設けられている。封止部３０は半田等の金属または樹脂等の絶縁体である。リッド３２は金属板または絶縁板である。封止部３０により、機能素子１２が空隙１４に気密封止される。その他の構成は実施例１およびその変形例１と同じであり説明を省略する。
実施例２は、デュプレクサの例である。図４は、実施例２に係るデュプレクサの断面図である。図４に示すように、基板２０上にデバイスチップ１１ａおよび１１ｂがフリップチップ実装されている。デバイスチップ１１ａおよび１１ｂにおいて、それぞれ基板１０ａおよび１０ｂの下面に機能素子１２ａおよび１２ｂが設けられている。基板２０の上面にはデバイスチップ１１ａおよび１１ｂを囲むように環状金属層２９が設けられている。デバイスチップ１１ａおよび１１ｂを囲むように封止部３０が設けられている。封止部３０は半田であり、環状金属層２９に接合されている。封止部３０、デバイスチップ１１ａおよび１１ｂの上面にリッド３２が設けられている。機能素子１２ａは基板２０の上面に設けられた絶縁膜２２に空隙１４を挟み対向している。その他の構成は実施例１の変形例２と同じであり説明を省略する。
図５（ａ）は、実施例２に係るデュプレクサの回路図、図５（ｂ）は、送信フィルタの回路図である。図５（ａ）に示すように、共通端子Ａｎｔと送信端子Ｔｘとの間に送信フィルタ６０が設けられている。共通端子Ａｎｔと受信端子Ｒｘとの間に受信フィルタ６２が設けられている。送信フィルタ６０は、送信端子Ｔｘから入力した高周波信号のうち送信信号を共通端子Ａｎｔに通過させ他の周波数の信号を抑圧する。受信フィルタ６２は、共通端子Ａｎｔから入力した高周波信号のうち受信信号を受信端子Ｒｘに通過させ他の周波数の信号を抑圧する。送信フィルタ６０は、デバイスチップ１１ａに形成されており、機能素子１２ａを含む。受信フィルタ６２は、デバイスチップ１１ｂに形成されており、機能素子１２ｂを含む。
図５（ｂ）に示すように、送信フィルタ６０は直列共振器Ｓ１からＳ４および並列共振器Ｐ１からＰ３を有する。直列共振器Ｓ１からＳ４は、送信端子Ｔｘと共通端子Ａｎｔの間に直列に接続されている。並列共振器Ｐ１からＰ３は送信端子Ｔｘと共通端子Ａｎｔの間に並列に接続されている。
図６は、実施例２におけるデバイスチップの平面図である。デバイスチップ１１ａの下面を上から透視した平面図である。図６に示すように、基板１０ａの下面に、複数の機能素子１２ａおよび金属層１８が設けられている。機能素子１２ａは図２（ａ）に示した弾性表面波共振器である。複数の機能素子１２ａは直列共振器Ｓ１からＳ４および並列共振器Ｐ１からＰ３を含む。金属層１８は配線およびパッドである。配線は複数の機能素子１２ａ間を接続する。パッドは機能素子１２ａに接続されている。パッドにはバンプ１６が設けられている。バンプ１６は、共通端子Ａｎｔ、送信端子Ｔｘおよびグランド端子Ｇｎｄに対応する。
図７は、実施例２における基板の平面図である。デバイスチップ１１ａおよび１１ｂ並びにデバイスチップ１１ａ内の共振器を破線で図示し、絶縁膜２２を太破線で図示する。図７に示すように、基板２０の上面には金属層２８および環状金属層２９が設けられている。環状金属層２９は、基板２０の上面の周縁に設けられている。金属層２８は配線およびパッドである。配線はパッド間を接続する。パッドにはバンプ１６が設けられている。バンプ１６は、共通端子Ａｎｔ、送信端子Ｔｘ、受信端子Ｒｘおよびグランド端子Ｇｎｄに対応する。絶縁膜２２は、平面視においてデバイスチップ１１ａの共振器と重なり、デバイスチップ１１ｂとは重なっていない。絶縁膜２２は、直列共振器Ｓ２の全てと重なり、他の共振器とも大部分で重なっている。絶縁膜２２は、全ての共振器において共振器全てと重なっていてもよいし、各々の共振器において共振器の少なくとも一部に重なっていてもよい。
基板１０ａ内の温度をシミュレーションした。シミュレーション条件は以下である。基板１０ａおよび１０ｂを厚さが２５０μｍの４２°回転ＹカットＸ伝搬タンタル酸リチウム基板とした。基板２０を厚さが１６６μｍのＬＴＣＣ基板とした。封止部３０はＡｇＳｎ半田とした。基板２０上面と基板１０ａの下面の距離を２０μｍとした。機能素子１２ａである弾性表面波共振器の電極指の厚さは１μｍ未満である。基板１０の上面と機能素子１２ａの下面との距離は１９μｍと２０μｍの間となる。リッド３２を設けず、封止部３０およびデバイスチップ１１ａの上面が空気に露出している。絶縁膜２２は、熱伝導率が約０．２５Ｗ／ｍ・Ｋの樹脂膜とし、膜厚Ｔ１を５、１０、１５、１８および１９μｍとした。
送信フィルタ６０および受信フィルタ６２は、Ｅ−ＵＴＲＡ（Evolved Universal Terrestrial Radio Access） Operating Bandのバンド８（送信帯域：８８０−９１５ＭＨｚ、受信帯域：９２５−９６０ＭＨｚ）の送信フィルタおよび受信フィルタとした。送信端子Ｔｘにバンド８の送信信号を入力した。印加電力を２７ｄＢｍ、２８ｄＢｍおよび２８．５ｄＢｍとした。共通端子Ａｎｔおよび受信端子Ｒｘは５０Ωに終端した。基板１０ａ内の下面の最高温度をシミュレーションした。
図８（ａ）は、印加電力に対する最高温度を示す図、図８（ｂ）は、印加電力に対する温度降下量を示す図である。図８（ａ）は、絶縁膜２２の膜厚Ｔ１を０μｍから１９μｍまで変えたときの基板１０ａの下面での最高温度を示している。図８（ｂ）は、絶縁膜２２の膜厚Ｔ１を５μｍから１９μｍまで変えたときの温度降下量を示している。温度降下量は、膜厚Ｔ１が０μｍときの基板１０ａの下面における最高温度から絶縁膜２２を設けたときの基板１０ａの下面における最高温度を引いた量である。
図８（ａ）および図８（ｂ）に示すように、絶縁膜２２の膜厚Ｔ１が厚くなると最高温度が下がる。特に、Ｔ１が１０μｍを越えると、最高温度は絶縁膜２２を設けないときに比べ大きく低下する。なお、最高温度となる箇所は図６の直列共振器Ｓ２に対応する箇所である。
図９は、温度降下寄与度を示す図である。温度降下寄与度は、印加電力を２７ｄＢｍとし絶縁膜２２を設けずリッド３２（膜厚が２５μｍのコバール）を設けた場合の最高温度の温度降下量を１．０とし、リッド３２を設けず絶縁膜２２を設けた時の温度降下量を規格化した値である。図９に示すように、絶縁膜２２の膜厚を１９μｍとすると、温度降下寄与度はリッド３２を設けた場合の約０．８６であり、ほぼ同程度である。
図１０は、送信端子から共通端子への通過特性を示す図である。絶縁膜２２の膜厚Ｔ１が０μｍおよび１９μｍの通過特性をそれぞれ破線および実線で示す。図１０に示すように、絶縁膜２２を設けることによる８９４．５ＭＨｚにおける挿入損失の増加は０．０２３ｄＢである。このように、絶縁膜２２を設けても挿入損失はあまり大きくならない。
実施例１および２によれば、下面に機能素子１２または１２ａが設けられた基板１０または１０ａ（第２基板）を、機能素子１２または１２ａが基板２０（第１基板）の上面と空隙１４を挟み対向するように、実装する。基板２０の上面に、平面視において機能素子１２または１２ａの少なくとも一部と重なり、機能素子１２または１２ａと空隙１４を介し対向する絶縁膜を設ける。
機能素子１２または１２ａが空隙１４を介し基板２０と対向する場合、機能素子１２または１２ａの下面からの放熱量が小さい。基板２０の上面を機能素子１２または１２ａに近づければ、機能素子１２または１２ａにおいて発生した熱が放射または対流により基板２０に伝わり、機能素子１２または１２ａの温度を低下できる。しかし、基板２０と基板１０との間に空隙１４を設けるため、バンプ１６を設ける。このため、機能素子１２または１２ａの下面と基板２０の上面との距離Ｌ１を小さくすることができない。よって、機能素子１２または１２ａの下面からの放熱量を大きくできない。そこで、基板２０の上面に絶縁膜２２を設ける。これにより、機能素子１２または１２ａの下面と絶縁膜２２の上面との距離Ｌ２を小さくできる。よって、機能素子１２または１２ａにおいて発生した熱を絶縁膜２２を介し放出できる。なお、絶縁膜２２の代わりに金属膜を用いると、機能素子１２または１２ａの近くに金属膜の上面が設けられる。このため機能素子１２または１２ａの特性が劣化する。
機能素子１２または１２ａから効率的に放熱するため、絶縁膜２２の膜厚Ｔ１は、距離Ｌ１の半分以上であることが好ましい。これにより、図８（ａ）から図９のように、基板１０ａ内の最高温度を低くできる。Ｔ１はＬ１の７５％以上が好ましく、９０％以上がより好ましい。また、機能素子１２または１２ａの下面と絶縁膜２２の上面との距離Ｌ２は、Ｔ１以下が好ましく、Ｔ１／２以下がより好ましく、Ｔ１／４以下がさらに好ましい。
絶縁膜２２の熱伝導率は、空気の熱伝導率である０．０２５Ｗ／ｍ・Ｋより大きければよいが、より放熱効果を高めるため、空気の熱伝導率の５倍以上が好ましく、１０倍以上がより好ましい。熱伝導率の大きな絶縁膜２２として、エポキシ樹脂、ポリイミド樹脂、シリコーン、ソルダーレジスト、窒化ホウ素、窒化アルミニウム、酸化亜鉛または酸化シリコン等を用いることができる。放熱性向上のため絶縁膜２２は基板２０の上面に直接接触していることが好ましい。
放熱性のためには、絶縁膜２２はバンプ１６を除く基板２０の上面の全面に設けられていることが好ましい。しかし、機能素子１２または１２ａおよび／または高周波信号が伝搬する配線近くに絶縁膜２２が設けられると、特性が劣化する可能性がある。そこで、絶縁膜２２は、放熱性に寄与し特性が劣化しない程度に設けることが好ましい。
発熱するデバイスチップ１１ａは送信フィルタ６０が設けられているチップである。そこで、図７のように、絶縁膜２２は送信フィルタ６０を形成する機能素子１２ａの全てと重なるように設け、受信フィルタ６２が設けられたデバイスチップ１１ｂには重ならないようにする。また、絶縁膜２２は、高周波信号が伝搬する送信端子Ｔｘおよび共通端子Ａｎｔに接続された金属層２８上には設けない。これにより、特性の劣化を抑制しかつ放熱性を高めることができる。
図１１は、実施例２の変形例１における基板の平面図である。図１１に示すように、絶縁膜２２は、バンプ１６から所定距離内には設けない。これにより、バンプ１６の合わせマージンを確保できる。その他の構成は実施例２と同じであり説明を省略する。
図１２は、実施例２の変形例２における基板の平面図である。図１２に示すように、絶縁膜２２は、金属層２８の全てと重なっていない。絶縁膜２２が金属層２８と重なる領域では、絶縁膜２２の上面が機能素子１２ａおよび／または金属層１８と接触する可能性がある。これにより、機能素子１２ａの特性が劣化する可能性がある。そこで、実施例２の変形例２のように、絶縁膜２２は全ての金属層２８と重ならない。これにより、特性の劣化を抑制できる。その他の構成は実施例２と同じであり説明を省略する。
図１３は、実施例２の変形例３における基板の平面図である。最高温度となる共振器は直列共振器Ｓ２である。そこで、図１３に示すように、絶縁膜２２を、平面視において直列共振器Ｓ２に隣接する直列共振器Ｓ１からＳ３および並列共振器Ｐ１およびＰ２に重ね、直列共振器Ｓ２に隣接しない直列共振器Ｓ４および並列共振器Ｐ３には重ねない。これにより、直列共振器Ｓ２から効率的に放熱し、かつ絶縁膜２２と重なることによる特性の劣化を抑制できる。絶縁膜２２は、直列共振器Ｓ１からＳ３および並列共振器Ｐ１およびＰ２の各々の共振器において共振器全てに重なっていてもよいが、各々の共振器において共振器の一部のみに重なっていてもよい。その他の構成は実施例２と同じであり説明を省略する。
図１４は、実施例２の変形例４における基板の平面図である。図１４に示すように、絶縁膜２２を、平面視において直列共振器Ｓ２に重なり直列共振器Ｓ１、Ｓ３、Ｓ４および並列共振器Ｐ１からＰ３には重ならない。これにより、直列共振器Ｓ２から効率的に放熱し、かつ絶縁膜２２と重なることによる特性の劣化を抑制できる。絶縁膜２２は、直列共振器Ｓ２の全てに重なっていてもよいが、直列共振器Ｓ２の一部のみに重なっていてもよい。その他の構成は実施例２と同じであり説明を省略する。
実施例２の変形例３および４のように、絶縁膜２２を平面視において複数の機能素子１２ａの一部と重なり複数の機能素子１２ａの他と重ならないように設ける。これにより、放熱性を高めかつ特性の劣化を抑制できる。
ラダー型フィルタでは、直列共振器が並列共振器より発熱しやすい。そこで、絶縁膜２２を平面視において１または複数の直列共振器Ｓ１からＳ４の少なくとも１つと重なり、１または複数の直列共振器Ｓ１からＳ４および１または複数の並列共振器Ｐ１からＰ３のうち他の共振器の少なくとも一部と重ならないようにする。これにより、放熱性を高めかつ特性の劣化を抑制できる。
また、直列共振器Ｓ１からＳ４のうち両側に直列共振器が接続された共振器は発熱しやすい。そこで、絶縁膜２２を１または複数の直列共振器Ｓ１からＳ４のうち両側に直列共振器Ｓ１およびＳ３が接続された直列共振器Ｓ２と重なり、１または複数の直列共振器Ｓ１からＳＳ４および１または複数の並列共振器Ｐ１からＰ３のうち他の共振器の少なくとも一部と重ならないようにする。これにより、放熱性を高めかつ特性の劣化を抑制できる。
図１５は、実施例２の変形例５における基板の平面図である。図１５に示すように、平面視において直列共振器Ｓ２に重なる絶縁膜２２ａを他の直列共振器Ｓ１、Ｓ３、Ｓ４および並列共振器Ｐ１からＰ３に重なる絶縁膜２２より厚くする。これにより、直列共振器Ｓ２から効率的に放熱し、かつ特性の劣化を抑制できる。その他の構成は実施例２と同じであり説明を省略する。
図１６は、実施例２の変形例６における基板の平面図である。図１６に示すように、絶縁膜２２は、デバイスチップ１１ｂの機能素子１２ｂに重なるように設ける。基板２０上に複数の基板１０ａおよび１０ｂが実装され、絶縁膜２２は、複数の基板１０ａおよび１０ｂに設けられた機能素子１２ａおよび１２ｂの全てと重なってもよい。その他の構成は実施例２と同じであり説明を省略する。
実施例２およびその変形例として、機能素子１２ａおよび１２ｂが弾性表面波共振器の例を説明したが、機能素子１２ａおよび１２ｂは圧電薄膜共振器でもよい。ラダー型フィルタの直列共振器および並列共振器の数は任意に設定できる。フィルタとしてラダー型フィルタを例に説明したが、フィルタは多重モードフィルタでもよい。マルチプレクサとしてデュプレクサの例を説明したが、トリプレクサまたはクワッドプレクサでもよい。
実施例１、２およびその変形例において、機能素子１２は、アンプおよび／またはスイッチのような能動素子でもよい。また、機能素子１２は、インダクタおよび／またはキャパシタ等の受動素子でもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０、１０ａ、１０ｂ、２０ 基板
１１，１１ａ、１１ｂ デバイスチップ
１２、１２ａ、１２ｂ 機能素子
１４ 空隙
１６ バンプ
１８、２８ 金属層
２２ 絶縁膜
６０ 送信フィルタ
６２ 受信フィルタ

Claims (10)

  1. 第１基板と、
    下面に機能素子が設けられ、前記機能素子が前記第１基板の上面と空隙を挟み対向するように、前記第１基板上に実装された第２基板と、
    前記第１基板の上面に設けられ、平面視において前記機能素子の少なくとも一部と重なり、前記機能素子と前記空隙を介し対向し、膜厚が前記機能素子の下面と前記第１基板の上面との距離の半分以上であり、空気の熱伝導率の５倍以上の熱伝導率を有する有機絶縁体である絶縁膜と、
    を具備する電子部品。
  2. 第１基板と、
    下面に機能素子が設けられ、前記機能素子が前記第１基板の上面と空隙を挟み対向するように、前記第１基板上に実装された第２基板と、
    前記第１基板の上面に設けられ、平面視において前記機能素子の少なくとも一部と重なり、前記機能素子と前記空隙を介し対向し、膜厚が前記機能素子の下面と前記第１基板の上面との距離の半分以上である絶縁膜と、
    を具備し、
    前記第２基板の下面に複数の機能素子が設けられ、
    前記絶縁膜は、平面視において前記複数の機能素子の一部と重なり前記複数の機能素子の他と重ならない電子部品。
  3. 前記機能素子は弾性波素子である請求項１または２記載の電子部品。
  4. 第１基板と、
    下面に弾性波素子である機能素子が設けられ、前記機能素子が前記第１基板の上面と空隙を挟み対向するように、前記第１基板上に実装された第２基板と、
    前記第１基板の上面に設けられ、平面視において前記機能素子の少なくとも一部と重なり、前記機能素子と前記空隙を介し対向し、膜厚が前記機能素子の下面と前記第１基板の上面との距離の半分以上である絶縁膜と、
    を具備し、
    入力端子と出力端子との間に直列に接続され前記弾性波素子である１または複数の直列共振器と、
    前記入力端子と前記出力端子との間に並列に接続され前記弾性波素子である１または複数の並列共振器と、
    を具備し、
    平面視において前記絶縁膜は前記１または複数の直列共振器の少なくとも１つと重なり、前記１または複数の直列共振器および前記１または複数の並列共振器のうち他の共振器の少なくとも一部と重ならない電子部品。
  5. 平面視において前記絶縁膜は前記１または複数の直列共振器のうち両側に直列共振器が接続された直列共振器と重なり、前記１または複数の直列共振器および前記１または複数の並列共振器のうち他の共振器の少なくとも一部と重ならない請求項４記載の電子部品。
  6. 前記第１基板の上面に高周波信号が伝搬する金属層が設けられ、
    平面視において前記絶縁膜は前記金属層とは重ならない請求項１から５のいずれか一項記載の電子部品。
  7. 前記第１基板の上面に金属層が設けられ、
    平面視において前記絶縁膜は全ての前記金属層とは重ならない請求項１から５のいずれか一項記載の電子部品。
  8. 前記絶縁膜は前記第１基板の上面に接触している請求項１から７のいずれか一項記載の電子部品。
  9. 前記弾性波素子を含むフィルタを具備する請求項３から５のいずれか一項記載の電子部品。
  10. 前記フィルタを含むマルチプレクサを具備する請求項９記載の電子部品。
JP2016235938A 2016-12-05 2016-12-05 電子部品 Active JP6580020B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016235938A JP6580020B2 (ja) 2016-12-05 2016-12-05 電子部品
US15/803,699 US10659003B2 (en) 2016-12-05 2017-11-03 Electronic component with two substrates enclosing functional element and insulating film therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016235938A JP6580020B2 (ja) 2016-12-05 2016-12-05 電子部品

Publications (2)

Publication Number Publication Date
JP2018093389A JP2018093389A (ja) 2018-06-14
JP6580020B2 true JP6580020B2 (ja) 2019-09-25

Family

ID=62243485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016235938A Active JP6580020B2 (ja) 2016-12-05 2016-12-05 電子部品

Country Status (2)

Country Link
US (1) US10659003B2 (ja)
JP (1) JP6580020B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG10201910284TA (en) 2018-11-06 2020-06-29 Skyworks Solutions Inc Acoustic wave device with high thermal conductivity layer on interdigital transducer
US11349454B2 (en) * 2018-12-28 2022-05-31 Skyworks Global Pte. Ltd. Acoustic wave devices with common glass substrate
JP7291052B2 (ja) * 2019-09-26 2023-06-14 京セラ株式会社 電子デバイス
JP7268643B2 (ja) * 2020-05-29 2023-05-08 株式会社村田製作所 弾性波装置及び複合フィルタ装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196407A (ja) * 1998-12-28 2000-07-14 Tdk Corp 弾性表面波装置
JP4375037B2 (ja) 2004-02-05 2009-12-02 パナソニック株式会社 弾性表面波素子
JP2007028172A (ja) * 2005-07-15 2007-02-01 Alps Electric Co Ltd 表面弾性波ディバイス
US7445968B2 (en) * 2005-12-16 2008-11-04 Sige Semiconductor (U.S.), Corp. Methods for integrated circuit module packaging and integrated circuit module packages
JP2008016909A (ja) * 2006-07-03 2008-01-24 Alps Electric Co Ltd 電子部品の製造方法、及び電子部品
JP4992908B2 (ja) * 2006-11-13 2012-08-08 株式会社村田製作所 弾性境界波素子、弾性境界波装置及び弾性境界波装置の製造方法
JP5686943B2 (ja) * 2008-09-17 2015-03-18 太陽誘電株式会社 弾性波デバイス及びその製造方法
US8471433B2 (en) * 2009-10-14 2013-06-25 Panasonic Corporation Elastic wave device and electronic device using the same
JP2011151638A (ja) * 2010-01-22 2011-08-04 Murata Mfg Co Ltd 弾性境界波装置
JP2013118444A (ja) 2011-12-01 2013-06-13 Kyocera Corp 弾性波デバイスの製造方法及び弾性波デバイス
JP2015103888A (ja) 2013-11-22 2015-06-04 京セラ株式会社 弾性波モジュールおよび通信装置
JP6284811B2 (ja) 2014-04-14 2018-02-28 太陽誘電株式会社 電子デバイス及びその製造方法
JP6310371B2 (ja) * 2014-09-11 2018-04-11 太陽誘電株式会社 弾性波デバイス
US10574208B2 (en) * 2017-06-20 2020-02-25 Skyworks Solutions, Inc. Acoustic wave filters with thermally conductive sheet

Also Published As

Publication number Publication date
US10659003B2 (en) 2020-05-19
US20180159499A1 (en) 2018-06-07
JP2018093389A (ja) 2018-06-14

Similar Documents

Publication Publication Date Title
US10367468B2 (en) Multiplexer, high-frequency front end circuit, and communication apparatus
US9385686B2 (en) Acoustic wave device
JP4587732B2 (ja) 弾性表面波装置
US10396757B2 (en) Acoustic wave device
US20160142040A1 (en) Demultiplexing apparatus
JP7117828B2 (ja) 弾性波デバイス
US10886891B2 (en) Acoustic wave device, module, and multiplexer
US9667221B2 (en) Acoustic wave device
US10659003B2 (en) Electronic component with two substrates enclosing functional element and insulating film therein
US11588468B2 (en) Acoustic wave device, radio-frequency front-end circuit, and communication apparatus
JP6934322B2 (ja) 電子部品
WO2022260015A1 (ja) 高周波モジュール及び通信装置
JP2022113172A (ja) 弾性波デバイス
JP2011151553A (ja) 弾性波デュプレクサ
JP7465515B1 (ja) 弾性波デバイス
JP7055492B1 (ja) 弾性波デバイス
WO2022259763A1 (ja) 高周波モジュール、通信装置及び高周波モジュールの製造方法
JP7055503B1 (ja) 弾性波デバイス
JP7055499B1 (ja) 弾性波デバイスおよびその弾性波デバイスを備えるモジュール
US20230134299A1 (en) Acoustic wave device
US10566948B2 (en) Acoustic wave device
JP2023053471A (ja) 弾性波デバイスチップ、弾性波デバイス、その弾性波デバイスチップまたは弾性波デバイスを備えたモジュール
JP2024002340A (ja) 弾性波デバイス
JP2023078039A (ja) 弾性波デバイス

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180305

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190827

R150 Certificate of patent or registration of utility model

Ref document number: 6580020

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250