JP4370615B2 - 圧電デバイスとその製造方法 - Google Patents

圧電デバイスとその製造方法 Download PDF

Info

Publication number
JP4370615B2
JP4370615B2 JP2003366614A JP2003366614A JP4370615B2 JP 4370615 B2 JP4370615 B2 JP 4370615B2 JP 2003366614 A JP2003366614 A JP 2003366614A JP 2003366614 A JP2003366614 A JP 2003366614A JP 4370615 B2 JP4370615 B2 JP 4370615B2
Authority
JP
Japan
Prior art keywords
metal film
piezoelectric
wiring board
printed wiring
vibration element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003366614A
Other languages
English (en)
Other versions
JP2005130412A5 (ja
JP2005130412A (ja
Inventor
康秀 小野澤
博次 鈴木
桂一 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Miyazaki Epson Corp
Original Assignee
Miyazaki Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Miyazaki Epson Corp filed Critical Miyazaki Epson Corp
Priority to JP2003366614A priority Critical patent/JP4370615B2/ja
Publication of JP2005130412A publication Critical patent/JP2005130412A/ja
Publication of JP2005130412A5 publication Critical patent/JP2005130412A5/ja
Application granted granted Critical
Publication of JP4370615B2 publication Critical patent/JP4370615B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

本発明は、弾性表面波装置として使用されるCSP(チップ・スケール(サイズ)・パッケージ)構造の圧電デバイスに関し、特に圧電振動素子に外部環境の影響を遮断するための手段として金属薄膜を成膜した場合に発生する種々の不具合を解決した圧電デバイスとその製造方法に関するものである。
携帯電話機等の移動体通信機器の普及に伴う低価格化および小型化の急激な進展により、これらの通信機器に使用される圧電デバイス、特に弾性表面波装置に対しても低価格化、小型化の要求が高まっている。
以下、従来の圧電デバイスとしての弾性表面波装置について説明する。
従来の弾性表面波装置(SAWデバイス)には、例えばWO97/02596公報で開示されたようなものがあり、図6(a)は従来の弾性表面波装置の絶縁性樹脂を省略した状態の上面図、図6(b)はその縦断面図である。
図6において、配線基板101はその両主面に配線パターン102が形成されている。弾性表面波素子103はその一方主面(下面)には櫛歯型電極パターンからなるトランスデューサ部104と該トランスデューサ部104に電気的に接続する配線パターン105とが形成すると共にその他方主面(上面)のほぼ全面にわたって導電性膜131が配設されている。前記導電性膜131は、例えば蒸着またはスパッタ等により成膜したAl薄膜であって、外来の電気的ノイズ等に対する、所謂電磁遮蔽効果(シールド効果)を有する。
前記弾性表面波素子103は複数の導電性バンプ106を介して前記配線パターン102に実装(フェースダウンボンディング)されており、対向配置する前記配線パターン102及び105を電気的に接続し前記弾性表面波素子103の下面と前記配線基板101の上面(実装面)との間に空隙部110を形成している。さらに、前記導電性膜131と(前記配線基板101の上面に形成する)前記配線パターン102の一部、例えば接地パターンとは弾性表面波素子103の一方の対向する一対の辺部に配設する導電性物質132を介して電気的に接続されている。そして、前記導電性バンプ106による前記弾性表面波素子103と前記配線基板101との接続箇所である弾性表面波素子103、前記導電性物質132及び配線基板101の上面の露出するスペースを滴下により絶縁性樹脂111で被っている。
WO97/02596公報
しかしながら、前記弾性表面波素子103がタンタル酸リチウムやニオブ酸リチウム等の焦電性の強い圧電基板で構成されたものである場合、その焦電効果(結晶の一部を熱したとき表面に電荷が現れる現象)により、中性であった前記弾性表面波素子103及び前記絶縁性樹脂111が前記導電性物質132が配設しない弾性表面波素子103の他方の対向する一対の辺部表層、即ち弾性表面波素子103と絶縁性樹脂111との界面を介して(焦電効果により弾性表面波素子103の他方の対向する一対の辺部表面に発生した)分極電荷が弾性表面波素子103から絶縁性樹脂111の内側面(弾性表面波素子103の他方の対向する一対の辺部に接触する面)に移動し前記界面をはさんで電気二重層が形成されてしまう。また、前記SAWデバイスを表面実装型デバイスの梱包手段として一般的なテーピング梱包を行なった場合、梱包部材であるエンボスキャリアテープに有するポケット部に収容したSAWデバイス、特に前記絶縁性樹脂111の外表面と前記ポケット部の開口をを閉止するためのカバーテープの前記ポケット部に対向する面との摩擦により該絶縁性樹脂111の外表面に静電気が発生(摩擦帯電)し、前記SAWデバイスを使用するために前記カバーテープを剥離した時さらに静電気を帯びてしまう(剥離帯電に類似する現象)ことがあった。帯電した前記SAWデバイスは、外部の実装基板に搭載する時にマウンタ等の実装装置が(該SAWデバイスを前記ポケット部から搬出するための)吸着保持することが出来ないといった不具合や(SAWデバイスを吸着保持し前記実装基板に搭載できたとしても)前記実装基板に予め搭載されたその他の電子デバイス、特にICチップやLSI等の電気的に非常に敏感な半導体素子は、わずかな静電気放電であっても、入力波形にノイズが進入し出力波形で誤出力して誤作動が起きたり破壊が起きるといった不具合を引き起こす虞があった。そのため、前記SAWデバイス及びこれを使用する電子機器の製造、組立工程では、静電気放電による劣化、破壊による歩留り低下、設備の故障率の増加と言った問題が発生しコストアップの原因になっていた。
前記SAWデバイスの帯電防止(制電)対策として除電装置を設置することも考えられるが、前記SAWデバイスに静電気が発生させると思われる箇所全てに除電装置を設置しなければならないことから、設備投資の高額化によってSAWデバイスの低価格化を阻害することになる。
つまり解決しようとする問題点は、小型化、低コスト化に対応し且つ制電機能を有する圧電デバイスとその製造方法を提供することができない点である。
上記課題を解決するために本発明に係わる請求項1記載の発明は、一方の主面上に励振電極と該励振電極から延出するボンディングパッドとを備える圧電振動素子と、上面に前記圧電振動素子実装用のパッド電極と接地用パッドを配設すると共に下面に外部電極を備えた平板状のプリント配線基板と、を備えており、前記ボンディングパッドに固定した金属バンプを介して前記プリント配線基板の上面に所定のギャップを隔てて前記圧電振動子を固定し該圧電振動子を樹脂封止した圧電デバイスであって、前記圧電振動素子の上面及び四側面と前記プリント配線基板の上面の前記圧電振動素子と重複しない位置とに金属膜を形成するとともに、前記圧電振動素子に形成した前記金属膜と、前記プリント配線基板の上面に形成した前記金属膜と、が空間的に互いに分離して形成され、前記プリント配線基板の上面に形成した前記金属膜が接地していることを特徴とする。
本発明に係わる請求項記載の発明は、請求項において、前記プリント配線基板は該プリント配線基板の上面に実装した前記圧電振動素子と重複しない位置に少なくとも接地用の配線パターンを配設し、該配線パターンを含む前記位置を絶縁層にて被い、該絶縁層の上面に前記金属膜を形成したものであって、前記接地用の配線パターンの一部が露出するように前記絶縁層に開口を設けることにより前記金属膜を接地していることを特徴とする。
本発明に係わる請求項記載の発明は、請求項において、前記絶縁層が前記圧電振動素子の周縁部と重複する位置まで拡幅したものであることを特徴とする。
本発明に係わる請求項記載の発明は、請求項1乃至のいずれかにおいて、前記プリント配線基板の上面に形成した前記金属膜の厚みが1μmであることを特徴とする。
本発明に係わる請求項記載の発明は、請求項1乃至のいずれかにおいて、前記プリント配線基板の上面に形成した前記金属膜がアルミを主成分とする金属材料であることを特徴とする。
本発明に係わる請求項記載の発明は、請求項において、前記金属膜の厚みが0.3μmであることを特徴とする。
本発明に係わる請求項記載の発明は、プリント配線基板母材の上面に区画形成されたパッド電極群及び接地用パッド群に対して各パッド電極夫々に一方の主面上に励振電極と該励振電極から延出するボンディングパッドとを備える圧電振動素子を実装する工程と、複数の前記圧電振動素子の上面及び四側面と前記プリント配線基板母材の上面の前記各圧電振動素子と重複しない位置とに属膜を形成する工程と、複数の前記圧電振動素子を樹脂封止する工程と、前記プリント配線基板母材を切断し分割する工程と、を少なくとも備え、前記圧電振動素子に形成する前記金属膜と、前記プリント配線基板の上面に形成する前記金属膜と、空間的に互いに分離して形成し、前記プリント配線基板の上面に形成した前記金属膜を接地することを特徴とする。
本発明に係わる請求項記載の発明おいて、前記金属膜を形成する工程が、複数の前記圧電振動素子の上面及び四側面に前記金属膜を形成する工程と、前記プリント配線基板母材の上面の前記各圧電振動素子と重複しないスペースに前記金属膜を形成する工程と、に少なくとも分割されても良い
本発明に係わる請求項記載の発明は、請求項において、蒸着によって前記金属膜を形成する工程であって、前記各圧電振動素子の上面及び四側面に前記金属膜を形成する工程が、前記圧電振動素子の上面に前記金属膜を形成する工程と、前記圧電振動素子の四側面に斜蒸着により前記金属膜を形成する工程と、に分割されていることを特徴とする。
本発明は、小型化及び低コスト化に対応し且つ制電機能を有する圧電デバイスとその製造方法を提供することができるという利点がある。
以下、図示した本発明の実施の形態に基づいて、本発明を詳細に説明する。
図1は本発明の第1の実施形態の圧電デバイスとしての弾性表面波装置の構成を示す縦断面図である。
第1の実施形態の弾性表面波装置(SAWデバイス)は、圧電基板1、例えばLiTaO(タンタル酸リチウム)と該圧電基板1の一方の主面(下面)上に励振電極(櫛形電極)2aと該励振電極2aから延出するボンディングパッド2bとからなる圧電振動素子(以下「SAWチップ」と示す)3と、上面に前記SAWチップ3実装用のパッド電極5を配設すると共に下面に外部電極7を備えた平板状のプリント配線基板4、例えばセラミック基板と、を備えている。前記SAWチップ3の下面と前記プリント配線基板4の上面との間隙に所定のギャップ8を隔てて機械的に固定(フリップチップ実装)する共に、前記ボンディングパッド2bに固定した金属バンプ11を介して前記パッド電極5と電気的導通している。前記SAWチップ3を実装した前記プリント配線基板4の上面、即ち前記SAWチップ3の上面及び四側面と前記プリント配線基板4の上面の前記SAWチップ3と重複しないスペースとにかけて金属膜9a及び9bをドライプロセス(真空蒸着、スパッタリング及びCVD)によって形成する。さらに、前記金属膜9a及び9bの上面及び前記ギャップ8の開口部、即ち前記SAWチップ3の下面周縁部と該周縁部に対向する前記プリント配線基板4の上面との間隙を絶縁材料から成る樹脂部材10で封止する。
なお、樹脂部材10の上面に弾性表面波装置の外部電極方向、定格等をマーキングしても構わない。
前記樹脂部材10は、前記SAWチップ3への外部環境からの影響を遮断しフリップチップ実装の信頼性を向上させ維持するために十分且つ小型化及び低コスト化に対応するために最小限の厚みを有する、即ち薄肉状であることから該樹脂部材10に帯電した電荷(静電気)の電圧は高くならず、さらに前記樹脂部材10の内側面に前記金属膜9a及び9bが接触することで樹脂部材10は見掛け体積固有抵抗値を小さく変質されて(導電性を備え)静電気を蓄積することない。
また、前記金属膜9aは前記SAWチップ3の下面以外の全ての面を被っていることから、該金属膜9aは接地してはいないが、SAWデバイスとしては十分なシールド効果が得られる。
図2は本発明の第2の実施形態の圧電デバイスとしての弾性表面波装置の構成を示す縦断面図である。
第2の実施形態の弾性表面波装置が第1の実施形態と異なる点は、前記プリント配線基板の上面に配設する配線パターンに絶縁層を形成しその表面に前記金属膜を被着した点にある。図2に示すように、SAWデバイス41はその前記プリント配線基板4の上面の前記SAWチップ3と重複しないスペースに配線パターン6a及び6bが配設されており、例えば配線パターン6aが前記金属膜9bと電気的導通してはならないものであれば該配線パターン6aの全面を絶縁層29(例えばアルミナコーティング)で被い、また配線パターン6bが前記金属膜9bと電気的導通しても構わないもの、例えば接地パターンであれば該配線パターン6bのほぼ全面、換言すればその一部を露出するように前記絶縁層29で被い該絶縁層29の表面に前記金属膜9bを配設する。前記絶縁層29から露出する前記配線パターン6bの一部と前記金属膜9bとを電気的導通させることで、金属膜9a及び9bを介して(樹脂部材10に蓄積した)静電気をアースにより強制的に減衰させる、即ち除電されることが期待できる。また第1の実施形態と比較して大きなシールド効果が得られる。
また前記絶縁層29は、前記SAWチップ3の下面周縁部と該周縁部に対向する前記プリント配線基板4の上面との間隙28を囲繞する、望ましくは前記絶縁層29が前記SAWチップ3の周縁部と重複する位置まで拡幅するように配設することで該間隙28の開口(幅)が狭小化し、間隙28(及び前記ギャップ8)に前記樹脂部材10が浸入するのを抑止する役割をも有する。
図3は本発明の第2の実施形態の弾性表面波装置の製造方法を説明するための図であって、図3(a)はSAWチップ実装工程、図3(b)は金属膜形成工程、図3(c)は樹脂部材成形工程及び切断工程である。
本発明、特に第2の実施形態の弾性表面波装置の製造方法は、前記プリント配線基板4に前記SAWチップ3を実装する工程と、前記金属膜9a及び9bを形成する工程と、前記プリント配線基板4の上面に前記樹脂部材10を形成する工程と、を少なくとも備えており、これらの工程をバッチ処理にて実施することが可能である。
まず図3(a)に示すように、大面積のプリント配線基板母材34の上面(実装面)に区画形成されたパッド電極群に対して各パッド電極にそれぞれSAWチップ3をフリップチップ実装する(SAWチップ実装工程)。
次に図3(b)に示すように、前記プリント配線基板母材34の上面、即ち複数の前記SAWチップ3の上面及び四側面とプリント配線基板母材34の上面の各SAWチップ3と重複しないスペースとに一括でドライプロセス(真空蒸着、スパッタリング及びCVD)によって前記金属膜39を形成する(金属膜形成工程)。ただし、前記プリント配線基板母材34の上方からの蒸着等により前記SAWチップ3の四側面への前記金属膜の形成が不可能、不安定である場合には斜蒸着等を実施する工程を追加、即ち金属膜形成工程を分割(第1及び第2の金属膜形成工程)しても構わない。分割、即ち別工程となった前記第1及び第2の金属膜形成工程によって、前記各SAWチップ3の前記金属膜9aと前記金属膜9bとが互いに異なる膜厚になったとしても、各SAWチップ3の上面、四側面及び稜(上面と四側面との、及び隣接する側面同士間の交わりの線分)が少なくとも露出しなければ構わない。
さらに図3(c)に示すように、前記プリント配線基板母材34の上面に一括して樹脂部材30を形成する(樹脂部材形成工程)、例えばシート状の樹脂部材をプリント配線基板母材34の上面全体に被い該樹脂部材を加熱しプレスすることで溶融または軟化させて成形することで前記各SAWチップ3が樹脂封止され、複数の表面弾性波装置がシート状に連設する弾性表面波装置群40が完成する。そして該弾性表面波装置群40を、図3(c)に示すダイシング切り代D、即ち隣接する前記SAWチップ同士の間隙の略中央に沿ってダイシングする(切断工程)。
以上の工程を少なくとも実施することで、例えば図2に示すような前記SAWデバイス41が複数個製造することができる。
前記弾性表面波装置群40は、前記切断工程において前記ダイシング切り代Dに相当する部分に有する前記金属膜39、前記樹脂部材30及び前記プリント配線基板母材34を一括切断されるのだが、互いに異なる材料(金属、樹脂及びセラミック)を一括切断するため、特に延性を有する金属膜39の切断面にはバリや屑が発生し該バリや屑が(付着した前記SAWデバイス41を外部の実装基板にはんだ実装した際、はんだによって本来なら電気的不通していなければならない、即ち前記外部電極を除く)SAWデバイス41の配線パターンと前記実装基板の配線パターンとを電気的短絡させSAWデバイス41若しくは(前記実装基板に実装した)その他の電子デバイスを破壊するという不具合が発生する虞があった。
そこで、前記切断作業(ダイシング)において前記バリや屑が発生しない金属膜39の膜厚、即ち少なくとも前記ダイシング切り代Dに相当する部分に有する前記金属膜39の最適な膜厚を導出するための実験を行なった。前記金属膜39の膜厚のみが異なる、具体的には膜厚1、5、10及び20μmの前記弾性表面波装置群(実験用サンプル)を作製し同一の切断条件(ダイシングブレード厚、ダイシング速度等)下で前記各サンプルを切断した結果、膜厚1μmのサンプルのみ前記バリや屑が発生しないことが確認できた。
少なくとも前記ダイシング切り代Dに相当する部分に形成する前記金属膜39の膜厚を1μmにするために、前記金属膜形成工程を前記各SAWチップ3の(下面を除く)表面に前記金属膜を形成する前記第1(及び第2)の金属膜形成工程と少なくとも前記プリント配線基板母材34の前記ダイシング切り代Dに相当する部分に相当する上面に前記金属膜を形成する第3の金属膜形成工程とに分けても構わない。
第3の実施形態としての弾性表面波装置は、第1及び第2の実施形態と異なり、前記金属膜をAl(アルミ)を主成分とする金属材料、即ちAlまたはAl合金で形成する。少なくとも前記金属膜9b及び該金属膜9bに相当する金属膜39にAlまたはAl合金を採用することにより、Alがはんだとの親和性が非常に低い(はんだに濡れない)性質を有することを利用して、前記金属膜9b及び39の(形成工程、即ち前記第3の金属膜形成工程における)膜厚管理作業及び前記切断工程における切断条件の管理作業、即ち前記バリや屑が発生させないようにするための各管理作業を簡略化(し、さらに前記バリや屑が発生したとしてもそれらを放置し後工程において前記バリや屑の削除作業を行なわないように)することで作業工数を削減することが可能になると共に、材料費を抑制することが可能になることでSAWデバイスの低価格化が実現できる。さらに、前記前記金属膜9a及び該金属膜9aに相当する金属膜39にもAlまたはAl合金を採用することで更なるSAWデバイスの低価格化が実現できる。
なお、その他の構造およびそれに係わる製造方法については、第1乃至第2の実施形態に準ずる。
図4は縦続縦結合DMSフィルタ素子の電極構造の一例を示す図である。
ここで、図2を参照しつつ本発明に基づいて作製したSAWデバイス(縦続縦結合DMSフィルタ装置)について説明する。該SAWデバイスはその中心周波数が約2140MHzでW−CDMA端末の受信用RFフィルタとして設計されたものであって、図2に示すような構造を有しその大きさは約2.0×1.6×高さ0.72mmである。特徴としては、前記SAWチップ3は、図4に示すように、前記圧電基板1に38.7度回転YカットX伝搬のLiTaOを用いており、前記励振電極2aは1次−3次DMSフィルタに通過域高域側減衰特性改善用の一端子対SAW共振子を直列接続したものであって、前記ボンディングパッド2b、特にボンディングパッド42bは50Ωの不平衡入力端子に接続されボンディングパッド44b及び47bは100Ωの平衡出力端子に接続される。前記金属膜9a及び9b(及び39)には膜厚0.3μmのAl蒸着膜を採用し、前記プリント配線基板4(前記プリント配線基板母材34)には絶縁材がアルミナセラミックの配線基板を採用し、前記金属バンプ11にはAu(金)バンプを用いている。
図5は縦続縦結合DMSフィルタ装置の伝送特性を表す図である。なお、同図中の太線が本発明によるSAWデバイスの伝送特性を、細線が従来のSAWデバイスの伝送特性を表す。
本発明の前記SAWデバイス(縦続縦結合DMSフィルタ装置)の伝送特性は、W−CDMA端末の受信用RFフィルタであるので受信帯域である2110MHz〜2170MHzでの低挿入損失化及び送信帯域である1920MHz〜1980MHzでの高減衰特性が必要であるが、、図5から明らかなように、(従来のSAWデバイスと比較して)受信帯域での挿入損失の劣化がほとんど見られず(図5中A部)、且つ送信帯域の減衰量を約7dB改善できている(図5中B部)のが確認できる。
さらに、前述する本発明のSAWデバイスの制電効果の有無を確認するために、本発明及び従来のSAWデバイスを層内温度が85℃に保持された恒温層に約5時間放置(意図的に焦電現象を再現)し該恒温槽から取り出し5分間自然冷却した後、各SAWデバイスの上面(前記樹脂部材の上部表層面)にA−PET(飽和ポリエステル)材の前記カバーテープを当てて剥がす、所謂剥離帯電が発生するか否かを実験を行なった。その結果、従来のSAWデバイスは前記カバーテープへ貼り付いてしまったが、本発明によるSAWデバイスはカバーテープへの貼り付きが皆無であったことが確認できた。以上により、前記樹脂部材10、特に前記SAWチップ3の上面に形成する樹脂部材の厚みが約0.12mmと薄肉状であることから該樹脂部材10に帯電した電荷の電圧は高くならず、さらに前記樹脂部材10の内側面に前記金属膜9a及び9bが接触することで樹脂部材10は見掛け体積固有抵抗値を小さく変質されて、静電気を蓄積しないことが確認できた。
また本発明は、タンタル酸リチウムのみに限定するものではなくランガサイト、四方酸リチウム、ニオブ酸リチウム等のその他の圧電材料に適用できることは云うまでもない。
本発明の第1の実施形態としての弾性表面波装置の構成を示す縦断面図である。 本発明の第2の実施形態としての弾性表面波装置の構成を示す縦断面図である。 本発明に係わる弾性表面波装置の製造方法を説明するための図であって、(a)はSAWチップ実装工程、(b)は金属膜形成工程、(c)は樹脂部材成形工程及び切断工程である。 縦続縦結合DMSフィルタ素子の電極構造の一例を示す図である。 縦続縦結合DMSフィルタ装置の伝送特性を表す図である。 従来の弾性表面波装置の構成を示す図であって、(a)は絶縁性樹脂を省略した状態の上面図、(b)はその縦断面図である。
符号の説明
1・・圧電基板 2a・・励振電極 2b・・ボンディングパッド
3・・圧電振動素子 4・・プリント配線基板 5・・パッド電極
6a、6b・・配線パターン 7・・外部電極 8・・ギャップ
9a、9b・・金属膜 10・・樹脂部材 11・・金属バンプ
28・・間隙 29・・絶縁層
30・・樹脂部材 34・・プリント配線基板母材 39・・金属膜
40・・弾性表面波装置群 41・・弾性表面波装置
101・・配線基板 102・・配線パターン 103・・弾性表面波素子
104・・トランスデューサ部 105・・配線パターン 106・・導電性バンプ
110・・空隙部 111・・絶縁性樹脂 131・・導電性膜
132・・導電性物質

Claims (8)

  1. 一方の主面上に励振電極と該励振電極から延出するボンディングパッドとを備える圧電振動素子と、上面に前記圧電振動素子実装用のパッド電極と接地用パッドを配設すると共に下面に外部電極を備えた平板状のプリント配線基板と、を備えており、前記ボンディングパッドに固定した金属バンプを介して前記プリント配線基板の上面に所定のギャップを隔てて前記圧電振動子を固定し該圧電振動子を樹脂封止した圧電デバイスであって、
    前記圧電振動素子の上面及び四側面と前記プリント配線基板の上面の前記圧電振動素子と重複しない位置に金属膜を形成するとともに、
    前記圧電振動素子に形成した前記金属膜と、前記プリント配線基板の上面に形成した前記金属膜と、が空間的に互いに分離して形成され
    前記プリント配線基板の上面に形成した前記金属膜が接地していることを特徴とする圧電デバイス。
  2. 前記プリント配線基板は該プリント配線基板の上面に実装した前記圧電振動素子と重複しない位置に少なくとも接地用の配線パターンを配設し、該配線パターンを含む前記位置を絶縁層にて被い、該絶縁層の上面に前記金属膜を形成したものであって、前記接地用の配線パターンの一部が露出するように前記絶縁層に開口を設けることにより前記金属膜を接地していることを特徴とする請求項に記載の圧電デバイス。
  3. 前記絶縁層が前記圧電振動素子の周縁部と重複する位置まで拡幅したものであることを特徴とする請求項に記載の圧電デバイス。
  4. 前記プリント配線基板の上面に形成した前記金属膜の厚みが1μmであることを特徴とする請求項1乃至のいずれかに記載の圧電デバイス。
  5. 前記プリント配線基板の上面に形成した前記金属膜がアルミを主成分とする金属材料であることを特徴とする請求項1乃至のいずれかに記載の圧電デバイス。
  6. 前記金属膜の厚みが0.3μmであることを特徴とする請求項に記載の圧電デバイス。
  7. プリント配線基板母材の上面に区画形成されたパッド電極群及び接地用パッド群に対して各パッド電極夫々に一方の主面上に励振電極と該励振電極から延出するボンディングパッドとを備える圧電振動素子を実装する工程と、複数の前記圧電振動素子の上面及び四側面と前記プリント配線基板母材の上面の前記各圧電振動素子と重複しない位置とに属膜を形成する工程と、複数の前記圧電振動素子を樹脂封止する工程と、前記プリント配線基板母材を切断し分割する工程と、を少なくとも備え、
    前記圧電振動素子に形成する前記金属膜と、前記プリント配線基板の上面に形成する前記金属膜と、空間的に互いに分離して形成し、
    前記プリント配線基板の上面に形成した前記金属膜を接地することを特徴とする圧電デバイスの製造方法。
  8. 前記各圧電振動素子の上面及び四側面に前記金属膜を形成する工程が、蒸着によって前記金属膜を形成する工程であって、前記圧電振動素子の上面に前記金属膜を形成する工程と、前記圧電振動素子の四側面に斜蒸着により前記金属膜を形成する工程と、に分割されていることを特徴とする請求項に記載の圧電デバイスの製造方法。
JP2003366614A 2003-10-27 2003-10-27 圧電デバイスとその製造方法 Expired - Fee Related JP4370615B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003366614A JP4370615B2 (ja) 2003-10-27 2003-10-27 圧電デバイスとその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003366614A JP4370615B2 (ja) 2003-10-27 2003-10-27 圧電デバイスとその製造方法

Publications (3)

Publication Number Publication Date
JP2005130412A JP2005130412A (ja) 2005-05-19
JP2005130412A5 JP2005130412A5 (ja) 2006-11-24
JP4370615B2 true JP4370615B2 (ja) 2009-11-25

Family

ID=34644903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003366614A Expired - Fee Related JP4370615B2 (ja) 2003-10-27 2003-10-27 圧電デバイスとその製造方法

Country Status (1)

Country Link
JP (1) JP4370615B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4062280B2 (ja) * 2004-05-12 2008-03-19 エプソントヨコム株式会社 表面実装型sawデバイスの製造方法
KR100836652B1 (ko) * 2007-03-07 2008-06-10 삼성전기주식회사 압전성 웨이퍼를 이용한 패키지 및 그 제조방법
JP4881337B2 (ja) * 2008-03-12 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置
JP6284811B2 (ja) * 2014-04-14 2018-02-28 太陽誘電株式会社 電子デバイス及びその製造方法
WO2017110223A1 (ja) * 2015-12-24 2017-06-29 株式会社村田製作所 フィルタ装置
SG11201909972TA (en) * 2017-04-28 2019-11-28 Hitachi Chemical Co Ltd Hollow sealing structure
CN113016065A (zh) 2018-11-14 2021-06-22 株式会社村田制作所 电子部件以及具备该电子部件的电子部件模块

Also Published As

Publication number Publication date
JP2005130412A (ja) 2005-05-19

Similar Documents

Publication Publication Date Title
CN107134986B (zh) 电子器件
KR101853582B1 (ko) 탄성파 디바이스
US7307369B2 (en) Surface acoustic wave device, surface acoustic wave apparatus, and communications equipment
JP5686943B2 (ja) 弾性波デバイス及びその製造方法
JP2018207144A (ja) 弾性波デバイス
US7301421B2 (en) Surface acoustic wave device, manufacturing method therefor, and communications equipment
US20160301386A1 (en) Elastic wave filter device
CN110635774A (zh) 表面弹性波元件封装及其制造方法
EP1635456A2 (en) Surface acoustic wave device and method for manufacturing the same
JP4518877B2 (ja) 弾性表面波装置
JP4370615B2 (ja) 圧電デバイスとその製造方法
US9065420B2 (en) Fabrication method of acoustic wave device
JP2000312127A (ja) 弾性表面波装置
JP4454410B2 (ja) 弾性表面波装置およびその製造方法ならびに通信装置
JP4458954B2 (ja) 弾性表面波装置およびその製造方法ならびに通信装置
WO2002087080A1 (en) Surface acoustic wave device and its manufacture method, and electronic part using it
JP4234088B2 (ja) 電子部品及びその製造方法
JP4610244B2 (ja) 弾性表面波装置の製造方法
JP4454411B2 (ja) 弾性表面波装置およびその製造方法ならびに通信装置
US20230134299A1 (en) Acoustic wave device
JP2005020423A (ja) 弾性表面波装置
JP2006128809A (ja) 弾性表面波素子および通信装置
JP6166545B2 (ja) 弾性波デバイス及び弾性波デバイスの製造方法
US8536958B2 (en) Elastic wave duplexer having a sealing member including two dielectric materials
CN114128144A (zh) 弹性波装置以及弹性波装置的制造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061006

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061006

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061006

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090529

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090810

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090823

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130911

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees