JP4881337B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4881337B2
JP4881337B2 JP2008062288A JP2008062288A JP4881337B2 JP 4881337 B2 JP4881337 B2 JP 4881337B2 JP 2008062288 A JP2008062288 A JP 2008062288A JP 2008062288 A JP2008062288 A JP 2008062288A JP 4881337 B2 JP4881337 B2 JP 4881337B2
Authority
JP
Japan
Prior art keywords
semiconductor device
thin film
substrate
semiconductor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008062288A
Other languages
English (en)
Other versions
JP2009218467A (ja
Inventor
智弘 上村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008062288A priority Critical patent/JP4881337B2/ja
Priority to US12/370,171 priority patent/US7956435B2/en
Publication of JP2009218467A publication Critical patent/JP2009218467A/ja
Application granted granted Critical
Publication of JP4881337B2 publication Critical patent/JP4881337B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54433Marks applied to semiconductor devices or parts containing identification or tracking information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486Located on package parts, e.g. encapsulation, leads, package substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は半導体装置に関し、特に、パッケージ基板上に半導体基板を有する半導体装置に関する。
近年、半導体装置を使用した電子機器、例えば携帯電話などは薄型化が求められている。そしてこの電子機器の薄型化の要求に対応すべく、係る電子機器に使用される半導体装置の実装面積を低減することが重要となってきている。そこで近年の半導体装置では、半導体装置の製造工程において半導体基板を研削して薄くし、あるいは、半導体基板等を封止する封止樹脂を薄くして実装面積の低減を図ることなどが行われている。
ここで、特許文献1には、図13に示されているように、半導体装置の構造の例が示されている。図13に係る半導体装置1300は、ボール1301、このボール1301の上に配置された基板1302、この基板1302の上に配置された突起1303、係る突起1303を覆う樹脂1304、突起1303の上の配置されたチップ1305、そしてチップ1305、突起1303、樹脂1204を封止するエポキシ樹脂1306、からなる。特許文献1には、エポキシ樹脂1306とチップ1305とを直接接触させることにより、チップ1305が発する熱の排熱効果を高めることができる技術が記載されている。
また、特許文献2には、半導体装置の封止樹脂であるエポキシ樹脂の成分を調整する技術が記載されている。
特開2002−076206 特開平9−040756
半導体装置の製造工程においては、製造した半導体装置の製品番号や係る半導体装置を製造した会社名などを、所望の機能を実現するための回路が形成された半導体基板を封止する封止樹脂に刻む捺印を行う必要がある。この捺印は、赤外線レーザを封止樹脂に照射して製品番号や製造会社名を刻み付けることで行われる。しかし、上述したように、近年の半導体装置では封止樹脂の薄型化が進んできているため、照射した赤外線レーザが封止樹脂を透過し、回路が形成された半導体基板に達するという現象が発生する。そして半導体基板に照射された赤外線レーザの影響により、半導体装置が誤動作するという課題が発生する。本発明者は、捺印前は正しく動作していた半導体装置が、捺印後には誤動作したことを実験で確認している。以下は本発明者の見解であるが、赤外線レーザが半導体基板に照射されることにより半導体基板が発熱し、この発熱により半導体基板に形成された回路の配線が断線し、半導体装置が誤動作することが考えられる。
本発明に係る半導体装置はパッケージ基板と、パッケージ基板上に設けられた接続部と、接続部と対応して形成され接続部と電気的に接続される接続端子が形成された一主面を有するとともに一主面と対向する面に薄膜が形成された半導体基板と、接続部、半導体基板、及び薄膜を封止する封止樹脂と、を備え、薄膜は、封止樹脂が有する屈折率より低い屈折率を有することを特徴とする。捺印時、封止樹脂を透過した赤外線レーザを薄膜の界面で屈折させ、赤外線レーザの光路長を増加させることで、赤外線レーザによって生じる熱を半導体基板に伝わりにくくすることができる。
本発明に係る半導体装置では、捺印時に封止樹脂に照射する赤外線レーザの影響による半導体装置の誤動作を防止することができる。
以下、図面を参照して、本発明を実施するための最良の形態について説明する。図1は本実施の形態に係る半導体装置100を示している。半導体装置100は、実装基板101に実装されている。互いに離間して実装基板上に設けられた複数の半田ボール102は、実装基板101と、パッケージ基板103とを、実装基板101上に設けられた接続端子109及びパッケージ基板103の下面上に設けられた接続端子110を介して電気的に接続している。パッケージ基板103は、所望の動作を行う回路が形成された半導体基板106を配置するための基板であり、パッケージ基板の上面に設けられた接続端子111、互いに離間して設けられた複数の半田ボール104、半導体基板106の一主面に設けられた接続端子112、を介して半導体基板106と電気的に接続されている。またパッケージ基板103は、上述したように、接続端子110及び109、前記半田ボール102、を介して実装基板101とも電気的に接続されている。樹脂105は、半田ボール104を固定している。半導体基板106は、図1の下側の面、すなわち半田ボール104側の面(すなわち表面)に配線を有し、所望の動作を行う回路が形成されている。すなわち本実施の形態では、フリップチップ(FC)BGA構造を採用している。この一主面と対向する面(すなわち裏面)には、薄膜107、例えばSIO2が形成されている。半導体基板106は、例えばシリコン(Si)からなる。なお、半導体基板106の厚さは、例えば150μmである。薄膜107は、捺印時のレーザ光を屈折させるために設けられている。そしてパッケージ基板103上に、半田ボール104、樹脂105、半導体基板106、および薄膜107、等を封止する封止樹脂であるエポキシ樹脂108が設けられている。エポキシ樹脂108上に赤外線レーザが照射され、半導体装置100の製品番号や製造会社名をエポキシ樹脂108上に刻む捺印が行われる。また、図2は、半導体基板106を上側から見た図である。図2に示されているように、薄膜107は半導体基板106の裏面の全体に設けられている。
ここで、薄膜107と捺印時の赤外線レーザとの関係を、図3を参照して説明する。図3は、半導体装置100の内、半導体基板106と薄膜107であるSIO2と、エポキシ樹脂108の部分の断面を模式的に示したものである。図3に示されているように、捺印を行ってエポキシ樹脂108上に製品番号や会社名を刻むべく、エポキシ樹脂に108対して赤外線レーザが照射される。ここで、赤外線レーザは光であるため、屈折率の異なる媒質に入射する際に屈折する。エポキシ樹脂108の屈折率は例えば1.55から1.61程度である。従って、エポキシ樹脂108に入射したレーザ光は波長が短くなり、図3に示すような角度で屈折する。エポキシ樹脂108を通ってSIO2に入射するレーザ光は、再度、屈折する。SIO2の屈折率は1.46程度であり、エポキシ樹脂108よりも屈折率が低い。そのため、エポキシ樹脂108内のレーザ光は、SIO2内では波長が伸び、図3に示すように屈折する。
本実施の形態に係る半導体装置100では、薄膜107であるSIO2が半導体基板106の裏面に設けられているため、エポキシ樹脂108を透過する赤外線レーザ光がSIO2界面で屈折し、SIO2が設けられない場合よりも半導体基板に106に至るまでの赤外線レーザ光の光路長が長くなる。半導体基板106に至るまでの光路長が長くなることで、半導体基板106に伝導する熱が低減する。熱伝導は、固体の場合、固体を構成する原子の格子振動(フォノン)によってエネルギーが伝播してくことに基づく。レーザ光によってエポキシ樹脂108の原子が振動し、エネルギーとしての熱が発生する。そして係る原子の振動が半導体基板106側へと原子を介して伝わっていく。つまり、熱が伝播する。ここで、SIO2を設けることでレーザ光を屈折させ、レーザの光路長を長くすることで、エネルギーの伝播経路が長くすることができる。半導体基板106に至るまでのエネルギーの伝播経路が長いほど、半導体基板106に達する振動、すなわちエネルギーは減衰するため、半導体基板106に生じる熱を低減させることができる。
なお、上述した実施の形態では、薄膜としてSIO2を例として説明したが、半導体基板106に至るまでの光路長を長くすることができる薄膜であれば他の材料を使用してもよい。すなわち、エポキシ樹脂108より屈折率が低い他の材料を用いることができる。エポキシ樹脂108より屈折率が低ければ、赤外線レーザは光路長が長くなる方向へ屈折するからである。また、単一の材料の薄膜107を用いるのではなく、屈折率の異なる複数の材料を積層してなる薄膜を使用してもよい。その場合は、エポキシ樹脂108の下に位置する第1の薄膜はエポキシ樹脂108より低い屈折率を有し、この第1の薄膜の下に位置する第2の薄膜は第1の薄膜よりもさらに低い屈折率を有するといった構造を採用することが考えられる。この構造を採用すれば、エポキシ樹脂108を通過した赤外線レーザ光は、その光路長がより長くなる。もちろん、第2の薄膜の下に、第2の薄膜よりも屈折率の低い第3の薄膜をさらに設け、レーザ光の光路長をさらに増加させてもよい。
また、レーザ光を屈折させるための薄膜107の厚さは、10μm程度が望ましい。薄膜107が厚くなると、近年の半導体装置の実装面積を低減させるという要求に反することになり、あまりに薄膜107が薄すぎると、半導体基板106の裏面には均一に薄膜107をコーティングすることができないため、薄膜107が設けられない部分が半導体基板106の裏面上に生じてレーザ光の屈折を行えないことに繋がるからである。
次に、図4ないし図12を参照して、本実施の形態に係る半導体装置100の製造方法を説明する。図4は、本実施の形態に係る半導体装置100の製造方法を示したフローチャートである。半導体基板106を切り出す前の半導体ウエハに対して、所望の動作を実行する回路パターンを、半導体ウエハの表面に形成する(S401)。また、この際、接続端子112、互いに離間して設けられた複数の半田ボール104も形成されている。次に、係る半導体ウエハ500の研削を行う(S402)。これは半導体装置全体の実装面積の低減を目的として行われるものであり、例えば厚さ500μmある半導体ウエハ500を削り、150μmの厚さにする。
半導体ウエハ500の裏面を研削した後、赤外線レーザを屈折させるための薄膜107を半導体ウエハの裏面に形成する(S403)。図5は、半導体ウエハ500を示しており、半導体ウエハ500の裏面の全体に薄膜107、例えばSIO2が設けられている。薄膜107は、例えばスパッタを用いて半導体ウエハ500の裏面全体に形成される。
次に半導体ウエハのダイシングを行い、半導体基板106を切り出す。
そして切り出した半導体基板106をパッケージ基板103の上にマウントする(S406)。この際の様子は、図6に示されている。回路が形成された面に位置する複数の半田ボール104をパッケージ基板103に載せる。このステップの段階で、パッケージ基板103全体には、図7に示されているように、複数の半導体基板106が存在している。
次にパッケージ基板103に載せられた半導体基板106に対して熱処理を行い、半田ボール104と、接続端子111との密着性を良好なものとする。(S407)
そして係る熱処理によって生じた不純物を除去するための洗浄を行った後(S407)、半田ボール105を埋める樹脂105を注入する(S408)。この際の半導体装置の様子は図8に示されている。
その後ベークを行って樹脂105を固め、半田ボール104を固定する(S410)。
さらにエポキシ樹脂108で半導体基板106等を封止した後(S410)、捺印を行う(S411)。この際の半導体装置の様子は、図9および図10に示されている。赤外線レーザがエポキシ樹脂108に照射され、捺印が行われる。この際、薄膜107によって赤外線レーザが屈折し、係る赤外線レーザの光路長が増加する。光路長の増加によって、半導体基板106に形成された回路の熱による破壊を防止することができる。
次に、エポキシ樹脂108に生じた不純物を除去した後(S412)、互いに離間して設けられた半田ボール102にパッケージ基板103を載せる(S413)。このときの半導体装置の様子は図11に示されている。そして熱処理を行い、半田ボール102と、接続端子110の密着性を高める(S414)。
さらにここまでのプロセスで形成された半導体装置を個別に切り出すため(S415)、パッケージ基板103を切断する。この様子は図12に示されている。切り出された各半導体装置の動作を最後にチェックし、選別する(S416)。
切り出された半導体装置を顧客が実装基板101に実装することで、本実施の形態に係る半導体装置100が製造される。また、以上の説明は実施の形態であり、本発明の権利範囲が本実施の形態に限定されて解釈されてはならない。
なお、本発明は、以下の構成についても開示されている。
(1)
パッケージ基板と、
前記パッケージ基板上に設けられた接続部と、
前記接続部と対応して形成され前記接続部と電気的に接続される接続端子が形成された一主面を有するとともに前記一主面と対向する面に薄膜が形成された半導体基板と、
前記接続部、前記半導体基板、及び前記薄膜を封止する封止樹脂と、
を備え、
前記薄膜は、前記封止樹脂が有する屈折率より低い屈折率を有することを特徴とする半導体装置。
(2)
前記薄膜は、第1薄膜および前記第1薄膜の下方に位置し、前記第1薄膜と異なる屈折率を有する第2薄膜を含むことを特徴とする上記(1)に記載の半導体装置。
(3)
前記第2薄膜が有する屈折率は、前記第1薄膜が有する屈折率より低いことを特徴とする上記(2)に記載の半導体装置。
(4)
前記接続部は第1接続部であって、前記第1接続部が設けられた前記パッケージ基板上の面と対向する面に、他の装置と前記パッケージ基板との電気的な接続に用いる第2接続部をさらに有することを特徴とする上記(1)に記載の半導体装置。
(5)
前記第1接続部は、互いに離間して設けられた複数の半田ボールであることを特徴とする上記(4)に記載の半導体装置。
(6)
前記第2接続部は、互いに離間して設けられた複数の半田ボールであることを特徴とする上記(4)に記載の半導体装置。
(7)
前記第2接続部と電気的に接続された実装基板をさらに有することを特徴とする上記(4)に記載の半導体装置。
(8)
前記パッケージ基板と前記半導体基板の間に設けられ、前記複数の半田ボールを覆う樹脂をさらに有することを特徴とする上記(5)に記載の半導体装置。
(9)
前記封止樹脂はエポキシ樹脂であり、前記薄膜は、SIO であることを特徴とする上記(1)に記載の半導体装置。
(10)
パッケージ基板と、
前記パッケージ基板上に設けられた接続部と、
前記接続部と対応して形成され前記接続部と電気的に接続される接続端子が形成された一主面を有するとともに前記一主面と対向する面に薄膜が形成された半導体基板と、
前記接続部、前記半導体基板、及び前記薄膜を封止する封止樹脂と、
を備え、
前記薄膜は、前記封止樹脂に照射されるとともに前記封止樹脂を透過する光の光路長を増加させることを特徴とする半導体装置。
本実施の形態に係る半導体装置を示した図である。 本実施の形態に係る半導体装置の半導体基板を上面図である。 赤外線レーザ光の屈折について示した図である。 本実施の形態に係る半導体装置の製造方法を示すフローチャートである。 半導体ウエハの裏面に形成された薄膜の様子を示した図である。 本実施の形態に係る半導体装置の製造過程を示す図である。 本実施の形態に係る半導体装置の製造過程を示す図である。 本実施の形態に係る半導体装置の製造過程を示す図である。 本実施の形態に係る半導体装置の製造過程を示す図である。 本実施の形態に係る半導体装置の製造過程を示す図である。 本実施の形態に係る半導体装置の製造過程を示す図である。 本実施の形態に係る半導体装置の製造過程を示す図である。 従来の半導体装置を示す図である。
符号の説明
100 半導体装置
101 実装基板
102 半田ボール
103 パッケージ基板
104 半田ボール
105 樹脂
106 半導体基板
107 薄膜
108 エポキシ樹脂
109 接続端子
110 接続端子
111 接続端子
112 接続端子
500 半導体ウエハ

Claims (7)

  1. パッケージ基板と、
    前記パッケージ基板上に設けられた第1接続部と、
    前記第1接続部が設けられた前記パッケージ基板上の面と対向する面に設けられた第2接続部と、
    前記第1接続部と対応して形成され前記第1接続部と接続される接続端子が形成された一主面を有するとともに前記一主面と対向する面に第1薄膜及び前記第1薄膜の下方に積層された第2薄膜が形成された半導体基板と、
    前記第1接続部、前記半導体基板、及び前記第1及び第2薄膜を封止すると共に、捺印が刻まれている封止樹脂と、
    を備え、
    前記第1薄膜は、前記封止樹脂が有する屈折率より低い屈折率を有し、前記第2薄膜は前記第1薄膜が有する屈折率より更に低い屈折率を有することを特徴とする半導体装置。
  2. 前記第2接続部は他の装置と前記パッケージ基板との接続に用いられることを特徴とする請求項1に記載の半導体装置。
  3. 前記第1接続部は、互いに離間して設けられた複数の半田ボールであることを特徴とする請求項に記載の半導体装置。
  4. 前記第2接続部は、互いに離間して設けられた複数の半田ボールであることを特徴とする請求項に記載の半導体装置。
  5. 前記第2接続部と接続された実装基板をさらに有することを特徴とする請求項に記載の半導体装置。
  6. 前記パッケージ基板と前記半導体基板の間に設けられ、前記複数の半田ボールを覆う樹脂をさらに有することを特徴とする請求項に記載の半導体装置。
  7. 前記封止樹脂はエポキシ樹脂であり、前記第1薄膜又は第2薄膜は、SIO を含むことを特徴とする請求項1に記載の半導体装置。
JP2008062288A 2008-03-12 2008-03-12 半導体装置 Expired - Fee Related JP4881337B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008062288A JP4881337B2 (ja) 2008-03-12 2008-03-12 半導体装置
US12/370,171 US7956435B2 (en) 2008-03-12 2009-02-12 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008062288A JP4881337B2 (ja) 2008-03-12 2008-03-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2009218467A JP2009218467A (ja) 2009-09-24
JP4881337B2 true JP4881337B2 (ja) 2012-02-22

Family

ID=41062132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008062288A Expired - Fee Related JP4881337B2 (ja) 2008-03-12 2008-03-12 半導体装置

Country Status (2)

Country Link
US (1) US7956435B2 (ja)
JP (1) JP4881337B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014129351A1 (ja) * 2013-02-21 2014-08-28 ピーエスフォー ルクスコ エスエイアールエル 半導体装置とその製造方法
US9922935B2 (en) 2014-09-17 2018-03-20 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
KR20160032958A (ko) 2014-09-17 2016-03-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0940756A (ja) 1995-07-25 1997-02-10 Toshiba Chem Corp エポキシ樹脂組成物および半導体封止装置
JP3538526B2 (ja) * 1997-07-03 2004-06-14 三菱電機株式会社 半導体集積回路装置
JPH11239037A (ja) * 1998-02-20 1999-08-31 Nec Corp 弾性表面波装置
JP2001060598A (ja) * 1999-08-23 2001-03-06 Hitachi Ltd 樹脂封止型半導体装置及びその製造方法
DE10100142A1 (de) 2000-08-21 2002-03-07 Orient Semiconductor Elect Ltd Kühlanordnung für Flip-Chip-Modul
JP4370615B2 (ja) * 2003-10-27 2009-11-25 エプソントヨコム株式会社 圧電デバイスとその製造方法
JPWO2007074567A1 (ja) * 2005-12-27 2009-06-04 イビデン株式会社 光・電気複合配線板及びその製造方法
JP5092251B2 (ja) * 2006-02-22 2012-12-05 住友電気工業株式会社 光検出装置
US7729570B2 (en) * 2007-05-18 2010-06-01 Ibiden Co., Ltd. Photoelectric circuit board and device for optical communication
JP4521015B2 (ja) * 2007-05-28 2010-08-11 パナソニック電工株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20090230539A1 (en) 2009-09-17
JP2009218467A (ja) 2009-09-24
US7956435B2 (en) 2011-06-07

Similar Documents

Publication Publication Date Title
US7205705B2 (en) Electronic component and method of producing the same
JP4210958B2 (ja) 圧電デバイス
KR100681781B1 (ko) 반도체 장치 및 그 제조 방법
KR100951284B1 (ko) 웨이퍼 레벨 패키지 제조방법
JP6478449B2 (ja) 装置の製造方法及び機器の製造方法
JP5165207B2 (ja) 半導体装置の製造方法
JP2002368160A (ja) ウェーハレベルパッケージ及びその製造方法
CN103681711A (zh) 半导体器件以及制造半导体器件的方法
WO2011118116A1 (ja) 半導体装置及びその製造方法
JP2009302221A (ja) 電子装置及びその製造方法
TWI590331B (zh) 藉由多孔與非多孔層所強化的電子結構及製造方法
JP4881337B2 (ja) 半導体装置
US20110124157A1 (en) Method for encapsulating electronic components on a wafer
JP2010080591A (ja) カメラモジュール及びその製造方法
JP2010098117A (ja) 電子装置および電子装置の製造方法
CN105655365B (zh) 半导体芯片封装结构及其封装方法
US7998834B2 (en) Substrate level bonding method and substrate level package
WO2018123382A1 (ja) 回路モジュール
JP2013153007A (ja) 電子部品およびその製造方法
JP2010073803A (ja) 半導体装置の製造方法
KR102081612B1 (ko) 반도체 패키지 및 이것의 제조 방법
JP5977711B2 (ja) 半導体装置およびその製造方法
JP2010232292A (ja) 半導体装置の製造方法及び半導体装置
KR100681264B1 (ko) 전자소자 패키지 및 그의 제조 방법
JP6968553B2 (ja) 電子部品及びその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100426

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111202

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees