JP3538526B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP3538526B2 JP3538526B2 JP17808297A JP17808297A JP3538526B2 JP 3538526 B2 JP3538526 B2 JP 3538526B2 JP 17808297 A JP17808297 A JP 17808297A JP 17808297 A JP17808297 A JP 17808297A JP 3538526 B2 JP3538526 B2 JP 3538526B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor device
- semiconductor
- metal
- sealing agent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
【0001】
【発明の属する技術分野】この発明は、封印剤を用いた
半導体装置の気密フリップチップ実装時における半導体
装置の高周波帯、特にマイクロ波帯以上の周波数帯にお
ける利得や出力電力の低下等、半導体装置における高周
波特性の劣化を防ぐ気密半導体パッケージを実現するこ
とを可能とする半導体集積回路装置に関するものであ
る。
半導体装置の気密フリップチップ実装時における半導体
装置の高周波帯、特にマイクロ波帯以上の周波数帯にお
ける利得や出力電力の低下等、半導体装置における高周
波特性の劣化を防ぐ気密半導体パッケージを実現するこ
とを可能とする半導体集積回路装置に関するものであ
る。
【0002】
【従来の技術】図8は、従来の封印剤を用いた半導体装
置の気密フリップチップ実装時における半導体集積回路
装置を示す図であり、同図(a) は、断面図であり、同図
(b) は、主要構成を示す模式図である。図において、1
は半導体装置、3は電極用金属バンプ、4は電極用金パ
ッド、5は信号線、6は封印剤、7は金属電極パッド4
及び信号線5を形成する高周波集積回路基板(以下、
「MIC基板」という)である。
置の気密フリップチップ実装時における半導体集積回路
装置を示す図であり、同図(a) は、断面図であり、同図
(b) は、主要構成を示す模式図である。図において、1
は半導体装置、3は電極用金属バンプ、4は電極用金パ
ッド、5は信号線、6は封印剤、7は金属電極パッド4
及び信号線5を形成する高周波集積回路基板(以下、
「MIC基板」という)である。
【0003】従来の半導体集積回路装置は、MIC基板
7上に実装した半導体装置1に封印剤6を覆い被せて気
密フリップチップ実装を実現しているものである。半導
体装置1の実装面側には、MIC基板7上に形成する電
極用金パッド4に対応する位置に電極用金属バンプ3が
形成されて、この電極用金属バンプ3によって半導体装
置1と信号線5との電気的な接続がなされている。ま
た、半導体集積回路装置は、半導体装置1が長期間大気
(特に水分)に触れ、それにより交流・直流諸特性が劣
化するのを防ぐため、半導体装置1の全体に封印剤6を
被せて気密フリップチップ実装を実現している(参考文
献:M.Matloubian:1996 Asia Pacific Microwave Confe
rence, pp.1619-1622.)。
7上に実装した半導体装置1に封印剤6を覆い被せて気
密フリップチップ実装を実現しているものである。半導
体装置1の実装面側には、MIC基板7上に形成する電
極用金パッド4に対応する位置に電極用金属バンプ3が
形成されて、この電極用金属バンプ3によって半導体装
置1と信号線5との電気的な接続がなされている。ま
た、半導体集積回路装置は、半導体装置1が長期間大気
(特に水分)に触れ、それにより交流・直流諸特性が劣
化するのを防ぐため、半導体装置1の全体に封印剤6を
被せて気密フリップチップ実装を実現している(参考文
献:M.Matloubian:1996 Asia Pacific Microwave Confe
rence, pp.1619-1622.)。
【0004】つぎに、この半導体集積回路装置を製造す
る方法としては、まず、MIC基板7に対する半導体装
置1の実装位置を決定した後、半導体装置1をMIC基
板7上に載せて、半導体装置1、電極用金属バンプ3、
及びMIC基板7を熱圧着によって接着する。その後、
半導体装置1の全体を覆い被せるようにして樹脂などか
らなる封印剤6を塗布すると、図8(a) に示すような半
導体集積回路装置が完成する。
る方法としては、まず、MIC基板7に対する半導体装
置1の実装位置を決定した後、半導体装置1をMIC基
板7上に載せて、半導体装置1、電極用金属バンプ3、
及びMIC基板7を熱圧着によって接着する。その後、
半導体装置1の全体を覆い被せるようにして樹脂などか
らなる封印剤6を塗布すると、図8(a) に示すような半
導体集積回路装置が完成する。
【0005】
【発明が解決しようとする課題】従来の上記封印剤6を
用いた半導体装置の気密フリップチップ実装法では、半
導体装置1の側面、及び電極用金属バンプ3の隙間から
封印剤6が半導体装置1とMIC基板7との間に侵入
し、その封印剤6が半導体装置1表面に付着する。半導
体装置1表面に付着した封印剤6は、高周波帯、特にマ
イクロ波帯以上の周波数帯において半導体装置1のイン
ピーダンスを変化させる原因となるため、それに起因す
る利得や出力電力の低下等、半導体装置1の高周波特性
を劣化させるという問題があった。
用いた半導体装置の気密フリップチップ実装法では、半
導体装置1の側面、及び電極用金属バンプ3の隙間から
封印剤6が半導体装置1とMIC基板7との間に侵入
し、その封印剤6が半導体装置1表面に付着する。半導
体装置1表面に付着した封印剤6は、高周波帯、特にマ
イクロ波帯以上の周波数帯において半導体装置1のイン
ピーダンスを変化させる原因となるため、それに起因す
る利得や出力電力の低下等、半導体装置1の高周波特性
を劣化させるという問題があった。
【0006】本発明は、上記のような問題点を解決する
ためになされたものであり、半導体装置の特にマイクロ
波帯以上の周波数の高周波特性の劣化を防ぎ、かつ封印
剤を用いた安価な半導体パッケージの気密フリップチッ
プ実装を実現する半導体集積回路装置を提供するもので
ある。
ためになされたものであり、半導体装置の特にマイクロ
波帯以上の周波数の高周波特性の劣化を防ぎ、かつ封印
剤を用いた安価な半導体パッケージの気密フリップチッ
プ実装を実現する半導体集積回路装置を提供するもので
ある。
【0007】
【課題を解決するための手段】この発明に係る半導体集
積回路装置は、高周波集積回路基板上に実装した半導体
装置に封印剤を覆い被せて気密フリップチップ実装を実
現している半導体集積回路装置において、上記半導体装
置の実装面側に、上記高周波集積回路基板上の電極パッ
ドに対応した位置に形成する電極用金属バンプと、該電
極用金属バンプより外側に、半導体装置と高周波集積回
路基板との間から上記封印剤が侵入してくることを防ぐ
封印剤侵入防止機構とを有し、上記高周波集積回路基板
は、上記半導体装置の実装位置における中央部に開口部
を有するものであることを特徴とするものである。
積回路装置は、高周波集積回路基板上に実装した半導体
装置に封印剤を覆い被せて気密フリップチップ実装を実
現している半導体集積回路装置において、上記半導体装
置の実装面側に、上記高周波集積回路基板上の電極パッ
ドに対応した位置に形成する電極用金属バンプと、該電
極用金属バンプより外側に、半導体装置と高周波集積回
路基板との間から上記封印剤が侵入してくることを防ぐ
封印剤侵入防止機構とを有し、上記高周波集積回路基板
は、上記半導体装置の実装位置における中央部に開口部
を有するものであることを特徴とするものである。
【0008】また、この発明に係る半導体集積回路装置
は、高周波集積回路基板上に実装した半導体装置に封印
剤を覆い被せて気密フリップチップ実装を実現している
半導体集積回路装置において、上記半導体装置の実装面
側に、上記高周波集積回路基板上の電極パッドに対応し
た位置に形成する電極用金属バンプと、該電極用金属バ
ンプより外側に、半導体装置と高周波集積回路基板との
間から上記封印剤が侵入してくることを防ぐ封印剤侵入
防止機構とを有し、上記半導体装置は、側面メタライズ
により形成された金属シールドを備えたものであること
を特徴とするものである。
は、高周波集積回路基板上に実装した半導体装置に封印
剤を覆い被せて気密フリップチップ実装を実現している
半導体集積回路装置において、上記半導体装置の実装面
側に、上記高周波集積回路基板上の電極パッドに対応し
た位置に形成する電極用金属バンプと、該電極用金属バ
ンプより外側に、半導体装置と高周波集積回路基板との
間から上記封印剤が侵入してくることを防ぐ封印剤侵入
防止機構とを有し、上記半導体装置は、側面メタライズ
により形成された金属シールドを備えたものであること
を特徴とするものである。
【0009】また、この発明に係る半導体集積回路装置
は、高周波集積回路基板上に実装した半導体装置に封印
剤を覆い被せて気密フリップチップ実装を実現している
半導体集積回路装置において、上記半導体装置の実装面
側に、上記高周波集積回路基板上の電極パッドに対応し
た位置に形成する電極用金属バンプと、該電極用金属バ
ンプより外側に、半導体装置と高周波集積回路基板との
間から上記封印剤が侵入してくることを防ぐ封印剤侵入
防止機構とを有し、上記封印剤侵入防止機構は、上記高
周波集積回路基板上に実装した該半導体装置に対して側
面メタライズによって形成した金属シールドからなるも
のであることを特徴とするものである。
は、高周波集積回路基板上に実装した半導体装置に封印
剤を覆い被せて気密フリップチップ実装を実現している
半導体集積回路装置において、上記半導体装置の実装面
側に、上記高周波集積回路基板上の電極パッドに対応し
た位置に形成する電極用金属バンプと、該電極用金属バ
ンプより外側に、半導体装置と高周波集積回路基板との
間から上記封印剤が侵入してくることを防ぐ封印剤侵入
防止機構とを有し、上記封印剤侵入防止機構は、上記高
周波集積回路基板上に実装した該半導体装置に対して側
面メタライズによって形成した金属シールドからなるも
のであることを特徴とするものである。
【0010】
【0011】
【0012】
【0013】
【0014】
【0015】
【0016】
【0017】
実施の形態1.図1は、この発明の実施の形態1による
半導体集積回路装置を示す図であり、同図(a) は、半導
体集積回路装置の主要構成を現した模式図、同図(b)
は、半導体集積回路装置の全体構成を示す断面図であ
る。図において、11は半導体装置、12は半導体装置
11の外周部に形成する封印剤侵入防止機構としてのリ
ング、13は半導体装置11と外部回路との電気的接続
を行うための電極用金属バンプ、14は電極用金属バン
プ13が接着される金属電極パッド、15は信号線、1
6は金属電極パッド14,及び信号線15を有する多層
高周波集積回路基板(以下、「多層MIC基板」とい
う)、17は多層MIC基板16に設けられたバイアホ
ール、18は半導体装置11と多層MIC基板16との
間に形成される空間、19は半導体装置11を覆い被せ
る封印剤である。
半導体集積回路装置を示す図であり、同図(a) は、半導
体集積回路装置の主要構成を現した模式図、同図(b)
は、半導体集積回路装置の全体構成を示す断面図であ
る。図において、11は半導体装置、12は半導体装置
11の外周部に形成する封印剤侵入防止機構としてのリ
ング、13は半導体装置11と外部回路との電気的接続
を行うための電極用金属バンプ、14は電極用金属バン
プ13が接着される金属電極パッド、15は信号線、1
6は金属電極パッド14,及び信号線15を有する多層
高周波集積回路基板(以下、「多層MIC基板」とい
う)、17は多層MIC基板16に設けられたバイアホ
ール、18は半導体装置11と多層MIC基板16との
間に形成される空間、19は半導体装置11を覆い被せ
る封印剤である。
【0018】この実施の形態1による半導体集積回路装
置は、多層MIC基板16上に実装した半導体装置11
に、樹脂からなる封印剤19を覆い被せて半導体装置1
1の気密フリップチップ実装を実現しているものであ
る。
置は、多層MIC基板16上に実装した半導体装置11
に、樹脂からなる封印剤19を覆い被せて半導体装置1
1の気密フリップチップ実装を実現しているものであ
る。
【0019】上記多層MIC基板16は、電極パッド1
4を最上層に有し、かつ信号線15を2枚のセラミック
板で挟んだ多層構造を有するものである。その上側のセ
ラミック板には、電極バッド14と信号線15とを電気
的に接続するためのバイアホール17が設けられてい
る。
4を最上層に有し、かつ信号線15を2枚のセラミック
板で挟んだ多層構造を有するものである。その上側のセ
ラミック板には、電極バッド14と信号線15とを電気
的に接続するためのバイアホール17が設けられてい
る。
【0020】上記半導体装置11は、その実装面側に、
上記多層MIC基板16上の電極パッド14に対応して
形成する電極用金属バンプ13と、この電極用金属バン
プ13の外周部に半導体装置11の外周とほぼ同じ大き
さのリング12とを有するものである。このリング12
は、上記電極用金属バンプ13と同じ高さにしてあり、
半導体装置11の気密フリップチップ実装を行うための
封印剤19が半導体装置11と多層MIC基板16との
間に侵入し、半導体装置11の表面に付着することを防
ぐためのものである。このリング12の材質としては、
例えば、アクリロニトリル系樹脂,ポリエチレン系樹
脂,熱可塑性ポリイミド,エチレン系樹脂等の熱可塑性
樹脂や、セラミック,または金属が用いられる。
上記多層MIC基板16上の電極パッド14に対応して
形成する電極用金属バンプ13と、この電極用金属バン
プ13の外周部に半導体装置11の外周とほぼ同じ大き
さのリング12とを有するものである。このリング12
は、上記電極用金属バンプ13と同じ高さにしてあり、
半導体装置11の気密フリップチップ実装を行うための
封印剤19が半導体装置11と多層MIC基板16との
間に侵入し、半導体装置11の表面に付着することを防
ぐためのものである。このリング12の材質としては、
例えば、アクリロニトリル系樹脂,ポリエチレン系樹
脂,熱可塑性ポリイミド,エチレン系樹脂等の熱可塑性
樹脂や、セラミック,または金属が用いられる。
【0021】上記半導体集積回路装置における電気信号
は、13の電極用バンプ、14の電極パッド、17のバ
イアホールを介して、16の多層MIC基板16内部に
ある信号線15を通る。
は、13の電極用バンプ、14の電極パッド、17のバ
イアホールを介して、16の多層MIC基板16内部に
ある信号線15を通る。
【0022】次に、気密フリップチップ実装された実施
の形態1による半導体集積回路装置の製造方法について
説明する。第1の製造方法について説明する。まず、図
1(a) に示すように、半導体装置11の実装面側におい
て、電極用金属バンプ13,およびこの電極用金属バン
プ13より外側に環状のリング12を形成したものを準
備する。電極用金属バンプ13は、多層MIC基板16
上に形成した8つの電極パッド14にそれぞれ対応して
8つ形成される。なお、電極用金属バンプ13、リング
12の半導体装置11への形成は、ハンダ,導電性接着
剤などを用いて行われる。
の形態1による半導体集積回路装置の製造方法について
説明する。第1の製造方法について説明する。まず、図
1(a) に示すように、半導体装置11の実装面側におい
て、電極用金属バンプ13,およびこの電極用金属バン
プ13より外側に環状のリング12を形成したものを準
備する。電極用金属バンプ13は、多層MIC基板16
上に形成した8つの電極パッド14にそれぞれ対応して
8つ形成される。なお、電極用金属バンプ13、リング
12の半導体装置11への形成は、ハンダ,導電性接着
剤などを用いて行われる。
【0023】上記半導体装置11を多層MIC基板16
に実装する位置を決定した後、この半導体基板11を、
その実装面側を向けて多層MIC基板16上に搭載す
る。このとき、半導体装置11の各電極用金属バンプ1
3が多層MIC基板16の電極パッド14上に配置され
る。
に実装する位置を決定した後、この半導体基板11を、
その実装面側を向けて多層MIC基板16上に搭載す
る。このとき、半導体装置11の各電極用金属バンプ1
3が多層MIC基板16の電極パッド14上に配置され
る。
【0024】つぎに、半導体装置11のリング12が特
に熱可塑性樹脂を用いた場合については、熱圧着を用い
て、あるいは導電性接着剤か、ハンダを用いて、半導体
装置11の電極用金属バンプ13、リング12を多層M
IC基板16に接着する。
に熱可塑性樹脂を用いた場合については、熱圧着を用い
て、あるいは導電性接着剤か、ハンダを用いて、半導体
装置11の電極用金属バンプ13、リング12を多層M
IC基板16に接着する。
【0025】また、半導体装置11のリング12が特に
金属を用いた場合については、導電性接着剤またはハン
ダを用いて半導体装置11の電極用金属バンプ13、リ
ング12を多層MIC基板16に接着する。
金属を用いた場合については、導電性接着剤またはハン
ダを用いて半導体装置11の電極用金属バンプ13、リ
ング12を多層MIC基板16に接着する。
【0026】この後、半導体装置11の上からその全体
を覆い被せるように封印剤19によって半導体装置11
を多層MIC基板16上に固定することにより、多層M
IC基板16上に半導体装置11が気密フリップチップ
実装された半導体集積回路装置が完成する。
を覆い被せるように封印剤19によって半導体装置11
を多層MIC基板16上に固定することにより、多層M
IC基板16上に半導体装置11が気密フリップチップ
実装された半導体集積回路装置が完成する。
【0027】第2の製造方法について説明する。本法で
は、半導体装置11を多層MIC基板16に実装する位
置を決定して半導体装置11をその実装面側を向けて多
層MIC基板16上に搭載した後、半導体装置11の上
から封印剤19を覆い被せて、半導体装置11、リング
12、多層MIC基板16の全てをこの封印剤19のみ
によって固定することにより、実施の形態1による半導
体集積回路装置が製造される。
は、半導体装置11を多層MIC基板16に実装する位
置を決定して半導体装置11をその実装面側を向けて多
層MIC基板16上に搭載した後、半導体装置11の上
から封印剤19を覆い被せて、半導体装置11、リング
12、多層MIC基板16の全てをこの封印剤19のみ
によって固定することにより、実施の形態1による半導
体集積回路装置が製造される。
【0028】このように、実施の形態1による半導体集
積回路装置によれば、多層MIC基板16上に実装した
半導体装置11に封印剤19を覆い被せて気密フリップ
チップ実装を実現しているものであって、上記半導体装
置11の実装面側に、上記多層MIC基板16上の電極
パッド14に対応して形成する電極用金属バンプ13
と、この電極用金属バンプ13の外周部に、半導体装置
11と多層MIC基板16との間から封印剤19が侵入
して半導体装置11の表面に付着することを防ぐリング
(封印剤侵入防止機構)12とを有してなるので、この
リング12によって半導体装置11と多層MIC基板1
6との間からの封印剤19の侵入を防止して半導体装置
11と多層MIC基板16との間に空間18が形成され
て封印剤19が半導体装置11の表面へ付着することを
防止でき、その結果、半導体装置11の高周波における
性能の劣化を防ぐ気密フリップチップ実装を実現するこ
とができるという効果がある。
積回路装置によれば、多層MIC基板16上に実装した
半導体装置11に封印剤19を覆い被せて気密フリップ
チップ実装を実現しているものであって、上記半導体装
置11の実装面側に、上記多層MIC基板16上の電極
パッド14に対応して形成する電極用金属バンプ13
と、この電極用金属バンプ13の外周部に、半導体装置
11と多層MIC基板16との間から封印剤19が侵入
して半導体装置11の表面に付着することを防ぐリング
(封印剤侵入防止機構)12とを有してなるので、この
リング12によって半導体装置11と多層MIC基板1
6との間からの封印剤19の侵入を防止して半導体装置
11と多層MIC基板16との間に空間18が形成され
て封印剤19が半導体装置11の表面へ付着することを
防止でき、その結果、半導体装置11の高周波における
性能の劣化を防ぐ気密フリップチップ実装を実現するこ
とができるという効果がある。
【0029】また、半導体装置11、リング12、多層
MIC基板16の全てを半導体装置11の上に覆い被せ
られる封印剤19のみで固定した第2の製造方法を用い
た場合、各種接着剤、ハンダなどによる接着の工程が不
必要であるため製造工程を削減することができるという
効果を有する。
MIC基板16の全てを半導体装置11の上に覆い被せ
られる封印剤19のみで固定した第2の製造方法を用い
た場合、各種接着剤、ハンダなどによる接着の工程が不
必要であるため製造工程を削減することができるという
効果を有する。
【0030】実施の形態2.図2は、この発明の実施の
形態2による半導体集積回路装置を示す図であり、同図
(a) は、半導体集積回路装置の主要構成を現した模式
図、同図(b) は、半導体集積回路装置の全体構成を示す
断面図である。図において、20は封印剤侵入防止機構
としての金属バンプ群であり、その他の符号は図1と同
一または相当するものである。
形態2による半導体集積回路装置を示す図であり、同図
(a) は、半導体集積回路装置の主要構成を現した模式
図、同図(b) は、半導体集積回路装置の全体構成を示す
断面図である。図において、20は封印剤侵入防止機構
としての金属バンプ群であり、その他の符号は図1と同
一または相当するものである。
【0031】この実施の形態2による半導体集積回路装
置は、封印剤侵入防止機構として多数の金属バンプを半
導体装置11の外周に沿って並べた金属バンプ群20を
配置したものを用いたものである。この金属バンプ群2
0は、上記電極用金属バンプ13と同じ高さにしてあ
り、半導体装置11の気密フリップチップ実装を行う封
印剤19が半導体装置11と多層MIC基板16との間
に侵入し、半導体装置11の表面に付着することを防い
でいる。なお、半導体装置11には、上記金属バンプ群
20を並べる位置に溝を設けるようにしてもよく、これ
により金属バンプ群20を半導体装置11の所定位置に
確実に配置させることができる。
置は、封印剤侵入防止機構として多数の金属バンプを半
導体装置11の外周に沿って並べた金属バンプ群20を
配置したものを用いたものである。この金属バンプ群2
0は、上記電極用金属バンプ13と同じ高さにしてあ
り、半導体装置11の気密フリップチップ実装を行う封
印剤19が半導体装置11と多層MIC基板16との間
に侵入し、半導体装置11の表面に付着することを防い
でいる。なお、半導体装置11には、上記金属バンプ群
20を並べる位置に溝を設けるようにしてもよく、これ
により金属バンプ群20を半導体装置11の所定位置に
確実に配置させることができる。
【0032】次に、上記実施の形態2による半導体集積
回路装置の製造方法としては、上記実施の形態1の場合
とほぼ同様に行われる。すなわち、金属バンプ群20を
半導体装置11の所定位置に並べ、ハンダや導電性接着
剤を用いて接着し、ついで、この半導体装置11を多層
MIC基板16上での実装位置を決定し、導電性接着
剤、ハンダ、または熱圧着も用いて接着し、その後、半
導体装置11全体を封印剤19で覆い被せて固定する
か、あるいは、半導体装置11、金属バンプ群20、多
層MIC基板16を全て熱圧着によって接着し、半導体
装置11全体を封印剤19で覆い被せて固定することに
より、実施の形態2による半導体集積回路装置が製造さ
れる。また、半導体装置11を多層MIC基板16上に
搭載した後、半導体装置11の上から封印剤19を覆い
被せて、半導体装置11、金属バンプ群20、多層MI
C基板16の全てをこの封印剤19のみによって固定す
ることにより製造される。
回路装置の製造方法としては、上記実施の形態1の場合
とほぼ同様に行われる。すなわち、金属バンプ群20を
半導体装置11の所定位置に並べ、ハンダや導電性接着
剤を用いて接着し、ついで、この半導体装置11を多層
MIC基板16上での実装位置を決定し、導電性接着
剤、ハンダ、または熱圧着も用いて接着し、その後、半
導体装置11全体を封印剤19で覆い被せて固定する
か、あるいは、半導体装置11、金属バンプ群20、多
層MIC基板16を全て熱圧着によって接着し、半導体
装置11全体を封印剤19で覆い被せて固定することに
より、実施の形態2による半導体集積回路装置が製造さ
れる。また、半導体装置11を多層MIC基板16上に
搭載した後、半導体装置11の上から封印剤19を覆い
被せて、半導体装置11、金属バンプ群20、多層MI
C基板16の全てをこの封印剤19のみによって固定す
ることにより製造される。
【0033】このように、実施の形態2による半導体集
積回路装置によれば、上記半導体装置11の実装面側に
おいて、電極用金属バンプ13より外側に、半導体装置
11と多層MIC基板16との間から封印剤19が侵入
して半導体装置11の表面に付着することを防ぐ金属バ
ンプ群(封印剤侵入防止機構)20を有してなるので、
この金属バンプ群20によって半導体装置11と多層M
IC基板16との間からの封印剤19の侵入を防止して
半導体装置11と多層MIC基板16との間に空間18
が形成されて封印剤19が半導体装置11の表面へ付着
することを防止でき、その結果、半導体装置11の高周
波における性能の劣化を防ぐ気密フリップチップ実装を
実現することができるという効果がある。また、上記金
属バンプ群20の個数を変えることによってあらゆる大
きさの半導体装置に適応することができるという汎用性
を有する効果もある。
積回路装置によれば、上記半導体装置11の実装面側に
おいて、電極用金属バンプ13より外側に、半導体装置
11と多層MIC基板16との間から封印剤19が侵入
して半導体装置11の表面に付着することを防ぐ金属バ
ンプ群(封印剤侵入防止機構)20を有してなるので、
この金属バンプ群20によって半導体装置11と多層M
IC基板16との間からの封印剤19の侵入を防止して
半導体装置11と多層MIC基板16との間に空間18
が形成されて封印剤19が半導体装置11の表面へ付着
することを防止でき、その結果、半導体装置11の高周
波における性能の劣化を防ぐ気密フリップチップ実装を
実現することができるという効果がある。また、上記金
属バンプ群20の個数を変えることによってあらゆる大
きさの半導体装置に適応することができるという汎用性
を有する効果もある。
【0034】実施の形態3.図3は、この発明の実施の
形態3による半導体集積回路装置を示す断面図である。
図において、22は中央部に開口部を有する多層MIC
基板、24は封印剤侵入防止機構としてのリング、ある
いは金属バンプ群であり、その他の符号は図1と同一ま
たは相当するものである。
形態3による半導体集積回路装置を示す断面図である。
図において、22は中央部に開口部を有する多層MIC
基板、24は封印剤侵入防止機構としてのリング、ある
いは金属バンプ群であり、その他の符号は図1と同一ま
たは相当するものである。
【0035】この実施の形態3による半導体集積回路装
置は、多層MIC基板として、半導体装置11の実装位
置の中央部に開口部を設けた基板22を用いたものであ
る。封印剤防止機構24は、上記実施の形態1のリング
12、または上記実施の形態2の金属バンプ群20のい
ずれを使用してもよい。
置は、多層MIC基板として、半導体装置11の実装位
置の中央部に開口部を設けた基板22を用いたものであ
る。封印剤防止機構24は、上記実施の形態1のリング
12、または上記実施の形態2の金属バンプ群20のい
ずれを使用してもよい。
【0036】次に、上記実施の形態3による半導体集積
回路装置の製造方法としては、上記実施の形態1の場合
とほぼ同様に行われるが、半導体装置11を実装する前
に、多層MIC基板22には開口部を設けておく。
回路装置の製造方法としては、上記実施の形態1の場合
とほぼ同様に行われるが、半導体装置11を実装する前
に、多層MIC基板22には開口部を設けておく。
【0037】このように、実施の形態3による半導体集
積回路装置によれば、上記半導体装置11の実装面側に
おいて封印剤侵入防止機構(リング/金属バンプ群)2
4を有してなるので、これにより、封印剤19の侵入を
防止して半導体装置11と多層MIC基板16との間に
空間18が形成されて封印剤19が半導体装置11の表
面へ付着することを防止でき、その結果、半導体装置1
1の高周波における性能の劣化を防ぐ気密フリップチッ
プ実装を実現することができるという効果がある。ま
た、半導体装置11とリング/金属バンプ群24の間、
または、多層MIC基板22とリング/金属バンプ群2
4の間から染みだした封印剤19は、全て多層MIC基
板22の開口部部分に入り込み、これにより、封印剤1
9が半導体装置11と多層MIC基板22との間に侵入
して半導体装置11表面に付着することを防止すること
ができる。
積回路装置によれば、上記半導体装置11の実装面側に
おいて封印剤侵入防止機構(リング/金属バンプ群)2
4を有してなるので、これにより、封印剤19の侵入を
防止して半導体装置11と多層MIC基板16との間に
空間18が形成されて封印剤19が半導体装置11の表
面へ付着することを防止でき、その結果、半導体装置1
1の高周波における性能の劣化を防ぐ気密フリップチッ
プ実装を実現することができるという効果がある。ま
た、半導体装置11とリング/金属バンプ群24の間、
または、多層MIC基板22とリング/金属バンプ群2
4の間から染みだした封印剤19は、全て多層MIC基
板22の開口部部分に入り込み、これにより、封印剤1
9が半導体装置11と多層MIC基板22との間に侵入
して半導体装置11表面に付着することを防止すること
ができる。
【0038】実施の形態4.図4は、この発明の実施の
形態4による半導体集積回路装置を示す断面図である。
図において、23は金属シールド、24は封印剤侵入防
止機構としてのリング/金属バンプ群、25はGND線
であり、その他の符号は図1と同一または相当するもの
である。
形態4による半導体集積回路装置を示す断面図である。
図において、23は金属シールド、24は封印剤侵入防
止機構としてのリング/金属バンプ群、25はGND線
であり、その他の符号は図1と同一または相当するもの
である。
【0039】この実施の形態4による半導体集積回路装
置は、半導体装置11に対して側面メタライズによって
金属シールド23でリング/金属バンプ群24と半導体
装置11の裏面(図4中、封印剤19で覆われている側
の面)にある接地金属とを接続し、この半導体装置11
をシールドしたものである。この半導体集積回路装置
は、半導体装置11の裏面にある接地金属、金属シール
ド23、リング/金属バンプ群24を介して、多層MI
C基板16の表面上にあるGND線25にアースしてい
る。
置は、半導体装置11に対して側面メタライズによって
金属シールド23でリング/金属バンプ群24と半導体
装置11の裏面(図4中、封印剤19で覆われている側
の面)にある接地金属とを接続し、この半導体装置11
をシールドしたものである。この半導体集積回路装置
は、半導体装置11の裏面にある接地金属、金属シール
ド23、リング/金属バンプ群24を介して、多層MI
C基板16の表面上にあるGND線25にアースしてい
る。
【0040】次に、上記実施の形態4による半導体集積
回路装置の製造方法としては、上記実施の形態1の場合
とほぼ同様に行われるが、封印剤19が被せられる前
に、半導体装置11に対し金属スパッタ,または金属蒸
着によって金属シールド23を形成しておく。
回路装置の製造方法としては、上記実施の形態1の場合
とほぼ同様に行われるが、封印剤19が被せられる前
に、半導体装置11に対し金属スパッタ,または金属蒸
着によって金属シールド23を形成しておく。
【0041】このように、実施の形態4による半導体集
積回路装置によれば、上記半導体装置11の実装面側に
おいて封印剤侵入防止機構(リング/金属バンプ群)2
4を有してなるので、半導体装置11と多層MIC基板
16との間に封印剤19の侵入を防止して空間18が形
成されて封印剤19が半導体装置11の表面へ付着する
ことを防止でき、これにより半導体装置11の高周波に
おける性能の劣化を防ぐ気密フリップチップ実装を実現
することができるという効果がある。また、半導体装置
11には金属シールド23が形成されているため、この
金属シールド23による半導体装置11のシールド効
果、接地の強化が実現されるという効果もある。
積回路装置によれば、上記半導体装置11の実装面側に
おいて封印剤侵入防止機構(リング/金属バンプ群)2
4を有してなるので、半導体装置11と多層MIC基板
16との間に封印剤19の侵入を防止して空間18が形
成されて封印剤19が半導体装置11の表面へ付着する
ことを防止でき、これにより半導体装置11の高周波に
おける性能の劣化を防ぐ気密フリップチップ実装を実現
することができるという効果がある。また、半導体装置
11には金属シールド23が形成されているため、この
金属シールド23による半導体装置11のシールド効
果、接地の強化が実現されるという効果もある。
【0042】実施の形態5.図5は、この発明の実施の
形態5による半導体集積回路装置を示す断面図である。
図において、7は上面に信号線5が形成された単層の高
周波集積回路基板(以下、「MIC基板」という。)、
26は信号線5上に形成される誘電体膜であり、その他
の符号は図1と同一または相当するものである。
形態5による半導体集積回路装置を示す断面図である。
図において、7は上面に信号線5が形成された単層の高
周波集積回路基板(以下、「MIC基板」という。)、
26は信号線5上に形成される誘電体膜であり、その他
の符号は図1と同一または相当するものである。
【0043】この実施の形態5による半導体集積回路装
置は、上面に信号線5が形成された単層のMIC基板7
上に半導体装置11を実装したものであり、また、MI
C基板7には信号線5上には電極用金属バンプ13と接
触する部分を除き、誘電体膜26がコーティングされて
いる。この誘電体膜26としては、SiO2 膜などが使
用される。
置は、上面に信号線5が形成された単層のMIC基板7
上に半導体装置11を実装したものであり、また、MI
C基板7には信号線5上には電極用金属バンプ13と接
触する部分を除き、誘電体膜26がコーティングされて
いる。この誘電体膜26としては、SiO2 膜などが使
用される。
【0044】次に、上記実施の形態5による半導体集積
回路装置の製造方法としては、上記実施の形態1の場合
とほぼ同様に行われるが、MIC基板7上に半導体装置
11を実装する前に、MIC基板7の信号線5上には、
電極用金属バンプ13と接触される部分を除き、CVD
法などで誘電体膜26を形成しておく。
回路装置の製造方法としては、上記実施の形態1の場合
とほぼ同様に行われるが、MIC基板7上に半導体装置
11を実装する前に、MIC基板7の信号線5上には、
電極用金属バンプ13と接触される部分を除き、CVD
法などで誘電体膜26を形成しておく。
【0045】このように、実施の形態5による半導体集
積回路装置によれば、金属バンプ群20を有してなるの
で、半導体装置11と多層MIC基板16との間に封印
剤19の侵入を防止して空間18が形成されて封印剤1
9が半導体装置11の表面へ付着することを防止でき、
その結果、半導体装置11の高周波における性能の劣化
を防ぐ気密フリップチップ実装を実現することができる
という効果がある。また、信号線5上には、電極用金属
バンプ13と接触される部分を除き、誘電体膜26でコ
ーティングされているので、半導体装置11とMIC基
板7との絶縁性がよくなるという効果もある。
積回路装置によれば、金属バンプ群20を有してなるの
で、半導体装置11と多層MIC基板16との間に封印
剤19の侵入を防止して空間18が形成されて封印剤1
9が半導体装置11の表面へ付着することを防止でき、
その結果、半導体装置11の高周波における性能の劣化
を防ぐ気密フリップチップ実装を実現することができる
という効果がある。また、信号線5上には、電極用金属
バンプ13と接触される部分を除き、誘電体膜26でコ
ーティングされているので、半導体装置11とMIC基
板7との絶縁性がよくなるという効果もある。
【0046】実施の形態6.図6は、この発明の実施の
形態6による半導体集積回路装置を示す断面図である。
この実施の形態6による半導体集積回路装置は、封印剤
侵入防止機構として、半導体装置11に対して側面メタ
ライズによる金属シールド23を用いたものである。こ
の金属シールド23は、半導体装置11と多層MIC基
板16との間を塞いでいるので、これが封印剤侵入防止
機構の役目を果たし、かつ、この金属シールド23によ
って半導体装置11の裏面にある接地金属と接続され
る。また、この半導体集積回路装置は、半導体装置11
の裏面にある接地金属、金属シールド23を介して、多
層MIC基板16の表面上にあるGND線25にアース
している。
形態6による半導体集積回路装置を示す断面図である。
この実施の形態6による半導体集積回路装置は、封印剤
侵入防止機構として、半導体装置11に対して側面メタ
ライズによる金属シールド23を用いたものである。こ
の金属シールド23は、半導体装置11と多層MIC基
板16との間を塞いでいるので、これが封印剤侵入防止
機構の役目を果たし、かつ、この金属シールド23によ
って半導体装置11の裏面にある接地金属と接続され
る。また、この半導体集積回路装置は、半導体装置11
の裏面にある接地金属、金属シールド23を介して、多
層MIC基板16の表面上にあるGND線25にアース
している。
【0047】次に、上記実施の形態6による半導体集積
回路装置の製造方法としては、上記実施の形態1の場合
とほぼ同様に行われるが、封印剤19が被せられる前
に、半導体装置11に対し金属スパッタ,または金属蒸
着によって金属シールド23を形成しておく。このと
き、金属が半導体装置11と多層MIC基板16との隙
間に入り込んで半導体装置11と多層MIC基板16と
の隙間を塞ぐ。
回路装置の製造方法としては、上記実施の形態1の場合
とほぼ同様に行われるが、封印剤19が被せられる前
に、半導体装置11に対し金属スパッタ,または金属蒸
着によって金属シールド23を形成しておく。このと
き、金属が半導体装置11と多層MIC基板16との隙
間に入り込んで半導体装置11と多層MIC基板16と
の隙間を塞ぐ。
【0048】このように、実施の形態6による半導体集
積回路装置によれば、金属シールド23によって半導体
装置11と多層MIC基板16との隙間を塞いで、この
金属シールド23が封印剤侵入防止機構となるので、こ
れにより、半導体装置11と多層MIC基板16との間
に封印剤19の侵入を防止して空間18が形成されて封
印剤19が半導体装置11の表面へ付着することを防止
でき、その結果、半導体装置11の高周波における性能
の劣化を防ぐ気密フリップチップ実装を実現することが
できるという効果がある。また、上記金属シールド23
によって半導体装置11のシールド効果、接地の強化が
実現されるという効果もある。
積回路装置によれば、金属シールド23によって半導体
装置11と多層MIC基板16との隙間を塞いで、この
金属シールド23が封印剤侵入防止機構となるので、こ
れにより、半導体装置11と多層MIC基板16との間
に封印剤19の侵入を防止して空間18が形成されて封
印剤19が半導体装置11の表面へ付着することを防止
でき、その結果、半導体装置11の高周波における性能
の劣化を防ぐ気密フリップチップ実装を実現することが
できるという効果がある。また、上記金属シールド23
によって半導体装置11のシールド効果、接地の強化が
実現されるという効果もある。
【0049】実施の形態7.図7は、この発明の実施の
形態7による半導体集積回路装置を示す断面図である。
図において、21は溝を有する多層MIC基板、27は
半導体装置11の実装位置における外周付近に設けた樹
脂トラップ用溝であり、その他の符号は図1と同一また
は相当するものである。
形態7による半導体集積回路装置を示す断面図である。
図において、21は溝を有する多層MIC基板、27は
半導体装置11の実装位置における外周付近に設けた樹
脂トラップ用溝であり、その他の符号は図1と同一また
は相当するものである。
【0050】この実施の形態7による半導体集積回路装
置は、半導体装置11の実装位置の外周付近に溝27を
設けた多層MIC基板21を用いたものである。この樹
脂トラップ用溝27は、電極用金属バンプ13と封印剤
侵入防止機構としての金属バンプ群20との間において
環状に形成されている。
置は、半導体装置11の実装位置の外周付近に溝27を
設けた多層MIC基板21を用いたものである。この樹
脂トラップ用溝27は、電極用金属バンプ13と封印剤
侵入防止機構としての金属バンプ群20との間において
環状に形成されている。
【0051】次に、上記実施の形態7による半導体集積
回路装置の製造方法としては、上記実施の形態1の場合
とほぼ同様に行われるが、半導体装置11を実装する前
に、多層MIC基板21に樹脂トラップ用溝27を設け
ておく。
回路装置の製造方法としては、上記実施の形態1の場合
とほぼ同様に行われるが、半導体装置11を実装する前
に、多層MIC基板21に樹脂トラップ用溝27を設け
ておく。
【0052】このように、上記実施の形態7による半導
体集積回路装置によれば、上記半導体装置11の実装面
側において封印剤侵入防止機構としての金属バンプ群2
0を有してなるので、半導体装置11と多層MIC基板
16との間に封印剤19の侵入を防止して空間18が形
成されて封印剤19が半導体装置11の表面へ付着する
ことを防止でき、その結果、半導体装置11の高周波に
おける性能の劣化を防ぐ気密フリップチップ実装を実現
することができるという効果がある。また、半導体装置
11と金属バンプ群20の間、または、多層MIC基板
21と金属バンプ群20の間から染みだした封印剤19
は全て樹脂トラップ用溝27に入り込み、これにより、
封印剤19が半導体装置11と多層MIC基板21との
間に侵入して半導体装置11表面に付着することを防止
することができる。
体集積回路装置によれば、上記半導体装置11の実装面
側において封印剤侵入防止機構としての金属バンプ群2
0を有してなるので、半導体装置11と多層MIC基板
16との間に封印剤19の侵入を防止して空間18が形
成されて封印剤19が半導体装置11の表面へ付着する
ことを防止でき、その結果、半導体装置11の高周波に
おける性能の劣化を防ぐ気密フリップチップ実装を実現
することができるという効果がある。また、半導体装置
11と金属バンプ群20の間、または、多層MIC基板
21と金属バンプ群20の間から染みだした封印剤19
は全て樹脂トラップ用溝27に入り込み、これにより、
封印剤19が半導体装置11と多層MIC基板21との
間に侵入して半導体装置11表面に付着することを防止
することができる。
【0053】
【発明の効果】本発明に係る半導体集積回路装置によれ
ば、高周波集積回路基板上に実装した半導体装置に封印
剤を覆い被せて気密フリップチップ実装を実現している
半導体集積回路装置において、上記半導体装置の実装面
側に、上記高周波集積回路基板上の電極パッドに対応し
た位置に形成する電極用金属バンプと、該電極用金属バ
ンプより外側に、半導体装置と高周波集積回路基板との
間から上記封印剤が侵入してくることを防ぐ封印剤侵入
防止機構とを有してなるので、これにより、この封印剤
侵入防止機構によって半導体装置とMIC基板との間か
らの封印剤の侵入を防止して半導体装置とMIC基板と
の間に空間が形成されて封印剤が半導体装置の表面へ付
着することを防止でき、その結果、半導体装置の高周波
における性能の劣化を防ぐ気密フリップチップ実装を実
現するものが得られるという効果がある。
ば、高周波集積回路基板上に実装した半導体装置に封印
剤を覆い被せて気密フリップチップ実装を実現している
半導体集積回路装置において、上記半導体装置の実装面
側に、上記高周波集積回路基板上の電極パッドに対応し
た位置に形成する電極用金属バンプと、該電極用金属バ
ンプより外側に、半導体装置と高周波集積回路基板との
間から上記封印剤が侵入してくることを防ぐ封印剤侵入
防止機構とを有してなるので、これにより、この封印剤
侵入防止機構によって半導体装置とMIC基板との間か
らの封印剤の侵入を防止して半導体装置とMIC基板と
の間に空間が形成されて封印剤が半導体装置の表面へ付
着することを防止でき、その結果、半導体装置の高周波
における性能の劣化を防ぐ気密フリップチップ実装を実
現するものが得られるという効果がある。
【0054】また、上記高周波集積回路基板が、上記半
導体装置の実装位置における中央部に開口部を設けたも
の、あるいは外周部に封印剤トラップ用溝を設けた場
合、半導体装置と封印剤侵入防止機構の間、または、M
IC基板と封印剤侵入防止機構の間から染みだした封印
剤は全てMIC基板の開口部部分、あるいは溝に入り込
み、これにより、封印剤が半導体装置とMIC基板との
間に侵入し、半導体装置表面に付着することを防止でき
るという効果がある。
導体装置の実装位置における中央部に開口部を設けたも
の、あるいは外周部に封印剤トラップ用溝を設けた場
合、半導体装置と封印剤侵入防止機構の間、または、M
IC基板と封印剤侵入防止機構の間から染みだした封印
剤は全てMIC基板の開口部部分、あるいは溝に入り込
み、これにより、封印剤が半導体装置とMIC基板との
間に侵入し、半導体装置表面に付着することを防止でき
るという効果がある。
【0055】また、上記半導体装置が、側面メタライズ
によって金属シールドを形成したものである場合、この
金属シールドによる半導体装置シールド効果、および接
地の強化が実現されるという効果がある。
によって金属シールドを形成したものである場合、この
金属シールドによる半導体装置シールド効果、および接
地の強化が実現されるという効果がある。
【0056】
【0057】
【0058】
【図1】 実施の形態1による半導体集積回路装置を示
し、同図(a) は、主要構成を示す模式図、同図(b) は、
断面図である。
し、同図(a) は、主要構成を示す模式図、同図(b) は、
断面図である。
【図2】 実施の形態2による半導体集積回路装置を示
し、同図(a) は、主要構成を示す模式図、同図(b) は、
断面図である。
し、同図(a) は、主要構成を示す模式図、同図(b) は、
断面図である。
【図3】 実施の形態3による半導体集積回路装置を示
す断面図である。
す断面図である。
【図4】 実施の形態4による半導体集積回路装置を示
す断面図である。
す断面図である。
【図5】 実施の形態5による半導体集積回路装置を示
す断面図である。
す断面図である。
【図6】 実施の形態6による半導体集積回路装置を示
す断面図である。
す断面図である。
【図7】 実施の形態7による半導体集積回路装置を示
す断面図である。
す断面図である。
【図8】 従来の半導体集積回路装置を示し、同図(a)
は、断面図、同図(b) は、主要構成を示す模式図であ
る。
は、断面図、同図(b) は、主要構成を示す模式図であ
る。
1 半導体装置、3 電極用金属バンプ、4 電極用金
パッド、5 信号線、6 封印剤、7 高周波集積回路
基板(MIC基板)、11 半導体装置、12 リング
(封印剤侵入防止機構)、13 電極用金属バンプ、1
4 電極パッド、15 信号線、16 多層高周波集積
回路基板(多層MIC基板)、17 バイアホール、1
8 空間、19 封印剤、20 金属バンプ群(封印剤
侵入防止機構)、21 溝を有する多層MIC基板、2
2 開口部を有する多層MIC基板、23 金属シール
ド、24 リング/バンプ群(封印剤侵入防止機構)、
25 GND線、26 誘電体膜、27 樹脂トラップ
用溝。
パッド、5 信号線、6 封印剤、7 高周波集積回路
基板(MIC基板)、11 半導体装置、12 リング
(封印剤侵入防止機構)、13 電極用金属バンプ、1
4 電極パッド、15 信号線、16 多層高周波集積
回路基板(多層MIC基板)、17 バイアホール、1
8 空間、19 封印剤、20 金属バンプ群(封印剤
侵入防止機構)、21 溝を有する多層MIC基板、2
2 開口部を有する多層MIC基板、23 金属シール
ド、24 リング/バンプ群(封印剤侵入防止機構)、
25 GND線、26 誘電体膜、27 樹脂トラップ
用溝。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平6−204291(JP,A)
特開 平7−7105(JP,A)
特開 平8−195414(JP,A)
特開 平8−153753(JP,A)
実開 平4−51144(JP,U)
(58)調査した分野(Int.Cl.7,DB名)
H01L 23/28
H01L 21/60 311
H05K 9/00
Claims (3)
- 【請求項1】 高周波集積回路基板上に実装した半導体
装置に封印剤を覆い被せて気密フリップチップ実装を実
現している半導体集積回路装置において、 上記半導体装置の実装面側に、上記高周波集積回路基板
上の電極パッドに対応した位置に形成する電極用金属バ
ンプと、 該電極用金属バンプより外側に、半導体装置と高周波集
積回路基板との間から上記封印剤が侵入してくることを
防ぐ封印剤侵入防止機構とを有し、 上記高周波集積回路基板は、上記半導体装置の実装位置
における中央部に開口部を有するものである ことを特徴
とする半導体集積回路装置。 - 【請求項2】 高周波集積回路基板上に実装した半導体
装置に封印剤を覆い被せて気密フリップチップ実装を実
現している半導体集積回路装置において、 上記半導体装置の実装面側に、上記高周波集積回路基板
上の電極パッドに対応した位置に形成する電極用金属バ
ンプと、 該電極用金属バンプより外側に、半導体装置と高周波集
積回路基板との間から上記封印剤が侵入してくることを
防ぐ封印剤侵入防止機構とを有し、 上記半導体装置は、側面メタライズにより形成された金
属シールドを備えたものである ことを特徴とする半導体
集積回路装置。 - 【請求項3】 高周波集積回路基板上に実装した半導体
装置に封印剤を覆い被せて気密フリップチップ実装を実
現している半導体集積回路装置において、 上記半導体装置の実装面側に、上記高周波集積回路基板
上の電極パッドに対応した位置に形成する電極用金属バ
ンプと、 該電極用金属バンプより外側に、半導体装置と高周波集
積回路基板との間から上記封印剤が侵入してくることを
防ぐ封印剤侵入防止機構とを有し、 上記封印剤侵入防止機構は、上記高周波集積回路基板上
に実装した該半導体装置に対して側面メタライズによっ
て形成した金属シールドからなるものである ことを特徴
とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17808297A JP3538526B2 (ja) | 1997-07-03 | 1997-07-03 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17808297A JP3538526B2 (ja) | 1997-07-03 | 1997-07-03 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1126645A JPH1126645A (ja) | 1999-01-29 |
JP3538526B2 true JP3538526B2 (ja) | 2004-06-14 |
Family
ID=16042319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17808297A Expired - Fee Related JP3538526B2 (ja) | 1997-07-03 | 1997-07-03 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3538526B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200721426A (en) | 2005-07-25 | 2007-06-01 | Koninkl Philips Electronics Nv | Air cavity package for flip-chip |
JP4881337B2 (ja) * | 2008-03-12 | 2012-02-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4872109B2 (ja) * | 2008-03-18 | 2012-02-08 | 日東電工株式会社 | 永久磁石及び永久磁石の製造方法 |
KR101197189B1 (ko) * | 2010-05-04 | 2012-11-02 | (주)와이솔 | 반도체 패키지 및 그 제조방법 |
DE102011018296B4 (de) * | 2010-08-25 | 2020-07-30 | Snaptrack, Inc. | Bauelement und Verfahren zum Herstellen eines Bauelements |
JP5786812B2 (ja) * | 2012-07-11 | 2015-09-30 | 株式会社村田製作所 | 電子部品及びその製造方法 |
JP6058051B2 (ja) * | 2015-03-05 | 2017-01-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP7410381B2 (ja) * | 2019-12-18 | 2024-01-10 | 日亜化学工業株式会社 | 発光素子及び発光装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0451144U (ja) * | 1990-09-03 | 1992-04-30 | ||
JP2758115B2 (ja) * | 1992-12-28 | 1998-05-28 | ローム株式会社 | 半導体装置 |
JPH077105A (ja) * | 1993-06-16 | 1995-01-10 | Sony Corp | 半導体素子及び樹脂封止型半導体装置 |
JPH08153753A (ja) * | 1994-11-28 | 1996-06-11 | Kyocera Corp | 半導体素子の実装方法 |
JP3648277B2 (ja) * | 1995-01-12 | 2005-05-18 | 株式会社東芝 | 半導体装置 |
-
1997
- 1997-07-03 JP JP17808297A patent/JP3538526B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1126645A (ja) | 1999-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6492194B1 (en) | Method for the packaging of electronic components | |
JP3514361B2 (ja) | チップ素子及びチップ素子の製造方法 | |
US7518201B2 (en) | Method for encapsulating an electrical component, and surface acoustic wave device encapsulated using said method | |
JP3061954B2 (ja) | 半導体装置 | |
JP3420748B2 (ja) | 半導体装置及びその製造方法 | |
JP3400877B2 (ja) | 半導体装置及びその製造方法 | |
JP2003273571A (ja) | 素子間干渉電波シールド型高周波モジュール | |
JP3483720B2 (ja) | 半導体装置 | |
JPH1155066A (ja) | 表面弾性波装置およびその製造方法 | |
JPH07307416A (ja) | 半導体チップの実装方法及び半導体デバイス | |
JP2000114413A (ja) | 半導体装置、その製造方法および部品の実装方法 | |
JPH10214923A (ja) | チップ・オン・ボード遮蔽構造およびその製造方法 | |
JP3109847U (ja) | 特性インピーダンスを低減できる樹脂パッケージ半導体装置 | |
JP3538526B2 (ja) | 半導体集積回路装置 | |
JP2004153412A (ja) | 弾性表面波装置及びその製造方法 | |
JP2001068654A (ja) | 固体撮像素子および固体撮像素子の製造方法 | |
JPH06204291A (ja) | 半導体装置 | |
JPH0818390A (ja) | 弾性表面波装置 | |
JP2003229533A (ja) | 半導体装置とその製造方法 | |
JP3394480B2 (ja) | 半導体装置 | |
JPH06120296A (ja) | 半導体集積回路装置 | |
KR100401018B1 (ko) | 반도체패키지를 위한 웨이퍼의 상호 접착 방법 | |
JP2703908B2 (ja) | 化合物半導体装置 | |
JP2500310B2 (ja) | 半導体装置 | |
JP2000036551A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
A521 | Written amendment |
Effective date: 20040213 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20040309 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040322 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |