JPH06204291A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH06204291A
JPH06204291A JP36057492A JP36057492A JPH06204291A JP H06204291 A JPH06204291 A JP H06204291A JP 36057492 A JP36057492 A JP 36057492A JP 36057492 A JP36057492 A JP 36057492A JP H06204291 A JPH06204291 A JP H06204291A
Authority
JP
Japan
Prior art keywords
semiconductor element
resin
semiconductor device
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP36057492A
Other languages
English (en)
Other versions
JP2758115B2 (ja
Inventor
Masahiko Tsumori
昌彦 津守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP4360574A priority Critical patent/JP2758115B2/ja
Publication of JPH06204291A publication Critical patent/JPH06204291A/ja
Application granted granted Critical
Publication of JP2758115B2 publication Critical patent/JP2758115B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体装置の電気的特性を劣化させることな
く、しかも十分な信頼性を確保することができる半導体
装置を提供する。 【構成】 半導体素子２０の表面に形成された金属バン
プ２１の内側に、金属バンプ２１と同じ金属材料からな
るリング状のダム２２を形成することによって、低粘度
の封止用樹脂１３が半導体素子２０の主要回路領域に流
れ込むのを防止する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、主として高速動作用の
半導体装置や、マイクロ波を発振、増幅する半導体装置
に係り、特に、半導体素子がフリップチップ方式で基板
上に組み込まれた半導体装置に関する。
【０００２】
【従来の技術】従来、半導体素子を基板上に実装する方
式として、ワイヤーボンディング方式とフリップチップ
方式とがある。ワイヤーボンディング方式は、確立され
た適用容易な実装方式ではあるが、上記のような動作周
波数の高い半導体装置に適用すると、半導体素子の電極
と基板とを電気接続する金属細線がインダクタンス成分
をもつので、インピーダンスマッチング不良による入出
力反射率の増加や、信号の減衰を引き起こすという難点
がある。
【０００３】そこで、上記のような動作周波数の高い半
導体装置の実装方式としては、フリップチップ方式が適
している。以下、図５を参照して、フリップチップ方式
で実装された半導体装置の構成を説明する。
【０００４】図中、符号１は実装基板であり、その表面
にリードパッド２が形成されている。符号３は半導体素
子で、その表面（図では下面）に、電極としての金属バ
ンプ４が形成されている。上記のような半導体素子３を
フェイスダウンボンディング（表面を下にして行うボン
ディング）することにより、各金属バンプ４が所定のリ
ードパッド２に一括接続される。半導体素子３のボンデ
ィング後、金属バンプ４への応力集中を避けるととも
に、半導体素子３の耐湿性を確保するために、半導体素
子３を樹脂５で封止している。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
たフリップチップ方式の実装方式によれば、封止用の樹
脂５が半導体素子３と実装基板１との間に流れ込むの
で、半導体素子３の信号線路間の寄生容量が増加し、例
えば図６に示すように、高周波数域で電力利得が低下す
るなどといった電気特性の劣化を招くという問題があ
る。
【０００６】このような問題点を解決するために、フェ
イスダウンボンディングされた半導体素子を高粘度の樹
脂で封止することにより、半導体素子と基板間に樹脂が
流れ込むのを防止した半導体装置が提案されている（特
開平４−２１７３３５号公報）。
【０００７】しかしながら、高粘度の樹脂を使って封止
すると、基板表面と樹脂との密着性が低くなるので、十
分な耐湿性を得ることができず、また、温度サイクルを
加えると、基板表面と樹脂との界面が剥離するおそれも
ある。
【０００８】本発明は、このような事情に鑑みてなされ
たものであって、半導体装置の電気的特性を劣化させる
ことなく、しかも高い信頼性を得ることができる半導体
装置を提供することを目的としている。
【０００９】
【課題を解決するための手段】本発明は、このような目
的を達成するために、次のような構成をとる。すなわ
ち、本発明は、半導体素子がその表面を下側にして基板
上に実装され、前記表面に形成された金属バンプと前記
基板上に形成されたリードパッドとが電気的に接続され
る半導体装置において、前記半導体素子は低粘度の樹脂
で封止されており、かつ、前記半導体素子は前記封止樹
脂の内部への流れ込みを防止する畝状突起（ダム）を備
えたものである。
【００１０】
【作用】本発明の作用は次のとおりである。本発明によ
れば、半導体素子の表面に形成された畝状突起によっ
て、低粘度の封止樹脂の内部への流れ込みが阻止され
る。
【００１１】
【実施例】以下、図面を参照して本発明の一実施例を説
明する。 ＜第１実施例＞図１は第１実施例に用いられる半導体素
子の外観斜視図、図２は実装状態を示す断面図である。
図１に示すように、半導体素子１０は、その表面の周辺
部に複数個の金属バンプ１１が形成されている。金属バ
ンプ１１としては、ハンダあるいは金などの金属材料が
用いられる。金属バンプ１１の形成手法は特に限定しな
いが、半導体ウエハ状態において、メッキ法、蒸着法、
あるいはスクリーン印刷法などによって形成される。
【００１２】各金属バンプ１１の間に、本発明における
畝状突起に相当するダム１２が形成されている。ダム１
２は、例えばポリイミド樹脂などのように耐熱性があ
り、比較的誘電率の低い樹脂で形成されており、その高
さは金属バンプ１１よりも若干（５μｍ程度）低くなっ
ている。ダム１２は、半導体ウエハ状態において感光性
のポリイミド樹脂をスピンコートし、これを露光・現像
することにより形成される。
【００１３】上述した半導体素子１０を、図２に示すよ
うに、表面を下側にして実装基板１上に搭載し、加熱下
で押圧することにより、各金属バンプ１１と基板１のリ
ードパッド２とを接続する。半導体素子１０をフィイス
ダウンボンディングした後、エポキシ樹脂などの低粘度
の樹脂１３を滴下し、これを熱硬化することによって半
導体素子１０を封止する。図２では、半導体素子１０の
周辺部のみを樹脂１３で覆っているが、半導体素子１０
の全体を覆ってもよい。樹脂１３の粘度は、５０００〜
５００００ｃＰが好ましい。粘度が低すぎると、滴下さ
れた樹脂が基板表面に拡がり、半導体素子１０を覆う樹
脂量が少なくなるので、封止効果および補強効果が小さ
くなる。また、粘度が高くなると、上述したように基板
１との密着性が低下し十分な信頼性が得られない。
【００１４】上記のような低粘度の樹脂１３が滴下され
たとき、金属バンプ１１間のダム１２によって、前記樹
脂１３が実装基板１と半導体素子１０との間へ流れ込む
のが阻止され、両者間に空間が形成されるので、半導体
装置の動作周波数が低下するということはない。なお、
ダム１２は実装基板１の表面に必ずしも密着させる必要
はなく、実装基板１との間に数μｍ程度の間隙があって
も、樹脂１３の粘性によって内部への樹脂の流入を防止
することができる。
【００１５】＜第２実施例＞図３は第２実施例に用いら
れる半導体素子の外観斜視図、図４は実装状態を示す断
面図である。図３に示すように、本実施例の半導体素子
２０は、金属バンプ２１の内側にリング状のダム２２を
備えている。ダム２２は、第１実施例と同様の樹脂によ
って形成してもよいが、本実施例では、金属バンプ２１
と同じ金属材料で形成している。そうすることにより、
半導体ウエハ状態において、メッキ法、蒸着法、あるい
はスクリーン印刷法などによって、ダム２２と金属バン
プ２１とを同時に形成することができるので、第１実施
例よりも工程数を削減することができる。
【００１６】図４に示すように、本実施例によっても、
第１実施例と同様に、低粘度の封止樹脂１３が実装基板
１と半導体素子２０との間へ流れ込むのを有効に防止す
ることができる。
【００１７】なお、リング状のダム２２は、樹脂が流入
することにより動作周波数の低下をきたすような半導体
素子の主要回路部分を取り囲めば十分であり、必ずしも
半導体素子２０の全回路領域を取り囲む必要性はない。
逆に、主要回路部分のみを取り囲むようにすれば、それ
だけ樹脂１３で封止される領域が増えるので、半導体素
子２０の信頼性を向上することができる。
【００１８】また、第２実施例では、金属バンプ２１の
内側にリング状のダム２２を配設したが、金属バンプ２
１の外側にリング状のダム２２を配設しても同様の効果
を得ることができる。
【００１９】
【発明の効果】以上の説明から明らかなように、本発明
によれば、半導体素子が低粘度の樹脂で封止されるの
で、前記封止樹脂と実装基板との密着性が高まり、信頼
性を向上することができる。しかも、半導体素子の表面
に形成された畝状突起（ダム）によって、低粘度の封止
樹脂が実装基板と半導体素子との間に流れ込むのを防止
できるので、半導体装置の電気的特性が劣化することも
ない。
【図面の簡単な説明】
【図１】本発明の第１実施例で使用される半導体素子の
外観斜視図である。
【図２】第１実施例に係る半導体装置の断面図である。
【図３】第２実施例で使用される半導体素子の外観斜視
図である。
【図４】第２実施例に係る半導体装置の断面図である。
【図５】従来の半導体装置の断面図である。
【図６】樹脂コートの有無による周波数−電力利得特性
を比較した特性図である。
【符号の説明】
１…実装基板 ２…リードパッド １０，２０…半導体素子 １１，２１…金属バンプ １２，２２…ダム（畝状突起） １３…低粘度封止樹脂

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子がその表面を下側にして基板
    上に実装され、前記表面に形成された金属バンプと前記
    基板上に形成されたリードパッドとが電気的に接続され
    る半導体装置において、 前記半導体素子は低粘度の樹脂で封止されており、か
    つ、前記半導体素子は前記封止樹脂の内部への流れ込み
    を防止する畝状突起（ダム）を備えていることを特徴と
    する半導体装置。
JP4360574A 1992-12-28 1992-12-28 半導体装置 Expired - Fee Related JP2758115B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4360574A JP2758115B2 (ja) 1992-12-28 1992-12-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4360574A JP2758115B2 (ja) 1992-12-28 1992-12-28 半導体装置

Publications (2)

Publication Number Publication Date
JPH06204291A true JPH06204291A (ja) 1994-07-22
JP2758115B2 JP2758115B2 (ja) 1998-05-28

Family

ID=18469997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4360574A Expired - Fee Related JP2758115B2 (ja) 1992-12-28 1992-12-28 半導体装置

Country Status (1)

Country Link
JP (1) JP2758115B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126645A (ja) * 1997-07-03 1999-01-29 Mitsubishi Electric Corp 半導体集積回路装置とその製造方法
WO2003103142A1 (ja) * 2002-06-03 2003-12-11 株式会社 村田製作所 表面弾性波装置
WO2005038911A1 (en) * 2003-10-15 2005-04-28 Koninklijke Philips Electronics N.V. Device, system and electric element
WO2010109703A1 (ja) * 2009-03-24 2010-09-30 日本電気株式会社 電子装置、基板および電子装置の製造方法
JP2011171458A (ja) * 2010-02-17 2011-09-01 Nec Corp 電子装置および電子装置の製造方法
JP2011210808A (ja) * 2010-03-29 2011-10-20 Casio Computer Co Ltd 半導体構成体及び半導体装置
JP2011210818A (ja) * 2010-03-29 2011-10-20 Casio Computer Co Ltd 半導体構成体及び半導体構成体の製造方法
JP2016076666A (ja) * 2014-10-09 2016-05-12 新日本無線株式会社 電子部品およびその製造方法
JP2021097170A (ja) * 2019-12-18 2021-06-24 日亜化学工業株式会社 発光素子及び発光装置
CN115579300A (zh) * 2022-11-24 2023-01-06 河北北芯半导体科技有限公司 一种倒装芯片封装堆叠方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555303A (ja) * 1991-08-29 1993-03-05 Toshiba Corp 電子部品装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555303A (ja) * 1991-08-29 1993-03-05 Toshiba Corp 電子部品装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126645A (ja) * 1997-07-03 1999-01-29 Mitsubishi Electric Corp 半導体集積回路装置とその製造方法
WO2003103142A1 (ja) * 2002-06-03 2003-12-11 株式会社 村田製作所 表面弾性波装置
US7034434B2 (en) 2002-06-03 2006-04-25 Murata Manufacturing Co., Ltd. Surface acoustic wave device
WO2005038911A1 (en) * 2003-10-15 2005-04-28 Koninklijke Philips Electronics N.V. Device, system and electric element
JP2007508563A (ja) * 2003-10-15 2007-04-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 装置、システム及び電気素子
US7626255B2 (en) 2003-10-15 2009-12-01 Koninklijke Philips Electronics N.V. Device, system and electric element
WO2010109703A1 (ja) * 2009-03-24 2010-09-30 日本電気株式会社 電子装置、基板および電子装置の製造方法
JP5556808B2 (ja) * 2009-03-24 2014-07-23 日本電気株式会社 電子装置、基板および電子装置の製造方法
JP2011171458A (ja) * 2010-02-17 2011-09-01 Nec Corp 電子装置および電子装置の製造方法
JP2011210808A (ja) * 2010-03-29 2011-10-20 Casio Computer Co Ltd 半導体構成体及び半導体装置
JP2011210818A (ja) * 2010-03-29 2011-10-20 Casio Computer Co Ltd 半導体構成体及び半導体構成体の製造方法
JP2016076666A (ja) * 2014-10-09 2016-05-12 新日本無線株式会社 電子部品およびその製造方法
JP2021097170A (ja) * 2019-12-18 2021-06-24 日亜化学工業株式会社 発光素子及び発光装置
CN115579300A (zh) * 2022-11-24 2023-01-06 河北北芯半导体科技有限公司 一种倒装芯片封装堆叠方法

Also Published As

Publication number Publication date
JP2758115B2 (ja) 1998-05-28

Similar Documents

Publication Publication Date Title
JP2848357B2 (ja) 半導体装置の実装方法およびその実装構造
KR940008327B1 (ko) 반도체 패키지 및 그 실장방법
EP0959499A1 (en) Method for manufacturing bump leaded film carrier type semiconductor device
JPH09260552A (ja) 半導体チップの実装構造
US20040191955A1 (en) Wafer-level chip scale package and method for fabricating and using the same
JPH1064955A (ja) 半導体素子の実装構造
US6467139B1 (en) Mounting structure and mounting method for surface acoustic wave element
JPH0897313A (ja) マルチチップモジュール
JPH06302653A (ja) 半導体装置
JP2758115B2 (ja) 半導体装置
JP2003163314A (ja) 半導体装置
JPH06204293A (ja) 半導体装置
US6323552B1 (en) Semiconductor device having bumps
JP2771086B2 (ja) 半導体装置およびその製造方法
KR100541397B1 (ko) 절연된 더미 솔더 볼을 갖는 비지에이 패키지
JP2646989B2 (ja) チップキャリア
JPH06120296A (ja) 半導体集積回路装置
JPH10112472A (ja) 半導体装置及びその製造方法
JPH09232366A (ja) 半導体チップの実装装置及びその実装方法
JPH09260441A (ja) 半導体装置
KR100503277B1 (ko) 플립칩 패키지 형성 방법
JPH04217335A (ja) 半導体素子とその作製方法
JP2841822B2 (ja) 混成集積回路の製造方法
JP3514149B2 (ja) 突起電極形成方法
KR0127034B1 (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees