JPH06204293A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH06204293A
JPH06204293A JP4360576A JP36057692A JPH06204293A JP H06204293 A JPH06204293 A JP H06204293A JP 4360576 A JP4360576 A JP 4360576A JP 36057692 A JP36057692 A JP 36057692A JP H06204293 A JPH06204293 A JP H06204293A
Authority
JP
Japan
Prior art keywords
semiconductor element
resin
semiconductor device
dam
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4360576A
Other languages
English (en)
Inventor
Masahiko Tsumori
昌彦 津守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP4360576A priority Critical patent/JPH06204293A/ja
Publication of JPH06204293A publication Critical patent/JPH06204293A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Abstract

(57)【要約】 【目的】 半導体装置の電気的特性を劣化させることな
く、しかも十分な信頼性を確保することができる半導体
装置を提供する。 【構成】 半導体素子１０がフェイスダウンボンディン
グされる実装基板２０上に、リング形のダム２２を形成
し、低粘度の封止樹脂１２が半導体素子１０と実装基板
２０との間隙に流れ込むのを阻止する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、主として高速動作用の
半導体装置や、マイクロ波を発振、増幅する半導体装置
に係り、特に、半導体素子がフリップチップ方式で基板
上に組み込まれた半導体装置に関する。
【０００２】
【従来の技術】従来、半導体素子を基板上に実装する方
式として、ワイヤーボンディング方式とフリップチップ
方式とがある。ワイヤーボンディング方式は、確立され
た適用容易な実装方式ではあるが、上記のような動作周
波数の高い半導体装置に適用すると、半導体素子の電極
と基板とを電気接続する金属細線がインダクタンス成分
をもつので、インピーダンスマッチング不良による入出
力反射率の増加や、信号の減衰を引き起こすという難点
がある。
【０００３】そこで、上記のような動作周波数の高い半
導体装置の実装方式としては、フリップチップ方式が適
している。以下、図５を参照して、フリップチップ方式
で実装された半導体装置の構成を説明する。
【０００４】図中、符号１は実装基板であり、その表面
にリードパッド２が形成されている。符号３は半導体素
子で、その表面（図では下面）に、電極としての金属バ
ンプ４が形成されている。上記のような半導体素子３を
フェイスダウンボンディング（表面を下にして行うボン
ディング）することにより、各金属バンプ４が所定のリ
ードパッド２に一括接続される。半導体素子３のボンデ
ィング後、金属バンプ４への応力集中を避けるととも
に、半導体素子３の耐湿性を確保するために、半導体素
子３を樹脂５で封止している。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
たフリップチップ方式の実装方式によれば、封止用の樹
脂５が半導体素子３と実装基板１との間に流れ込むの
で、半導体素子３の信号線路間の寄生容量が増加し、例
えば図６に示すように、高周波数域で電力利得が低下す
るなどといった電気特性の劣化を招くという問題があ
る。
【０００６】このような問題点を解決するために、フェ
イスダウンボンディングされた半導体素子を高粘度の樹
脂で封止することにより、半導体素子と基板間に樹脂が
流れ込むのを防止した半導体装置が提案されている（特
開平４−２１７３３５号公報）。
【０００７】しかしながら、高粘度の樹脂を使って封止
すると、基板表面と樹脂との密着性が低くなるので、十
分な耐湿性を得ることができず、また、温度サイクルを
加えると、基板表面と樹脂との界面が剥離するおそれも
ある。
【０００８】本発明は、このような事情に鑑みてなされ
たものであって、半導体装置の電気的特性を劣化させる
ことなく、しかも高い信頼性を得ることができる半導体
装置を提供することを目的としている。
【０００９】
【課題を解決するための手段】本発明は、このような目
的を達成するために、次のような構成をとる。すなわ
ち、本発明は、半導体素子がその表面を下側にして基板
上に実装され、前記表面に形成された金属バンプと前記
基板上に形成されたリードパッドとが電気的に接続され
る半導体装置において、前記半導体素子は低粘度の樹脂
で封止されており、かつ、前記基板は前記封止樹脂の内
部への流れ込みを防止するリング形の畝状突起（ダム）
を備えたものである。
【００１０】
【作用】本発明の作用は次のとおりである。本発明によ
れば、基板表面に形成されたリング形の畝状突起によっ
て、低粘度の封止樹脂が基板と半導体素子との間隙に流
れ込むのが阻止される。
【００１１】
【実施例】以下、図面を参照して本発明の一実施例を説
明する。 ＜第１実施例＞図１は第１実施例に係る半導体装置の分
解斜視図、図２は実装状態を示す断面図である。図１に
示すように、半導体素子１０は、その表面の周辺部に複
数個の金属バンプ１１が形成されている。金属バンプ１
１としては、ハンダあるいは金などの金属材料が用いら
れる。金属バンプ１１の形成手法は特に限定しないが、
半導体ウエハ状態において、メッキ法、蒸着法、あるい
はスクリーン印刷法などによって形成される。
【００１２】実装基板２０は、例えばセラミックなどの
耐熱性のある材料からなり、その表面に半導体素子１０
の各金属バンプ１１に対応したリードパッド２１が形成
されている。なお、リードパッド２１に連結した回路配
線は図示を省略してある。リードパッド２１の内側に、
本発明における畝状突起に相当するダム２２が形成され
ている。ダム２２は、例えばポリイミド樹脂やエポキシ
樹脂のように耐熱性がある樹脂で形成されており、その
高さは金属バンプ１１の高さの約８０％程度に設定され
ている。ダム２２は、実装基板２０に例えば感光性のポ
リイミド樹脂などをスピンコートし、これを露光・現像
することにより形成される。
【００１３】上述した半導体素子１０を、図２に示すよ
うに、表面を下側にして実装基板２０に搭載し、加熱下
で押圧することにより、各金属バンプ１１と基板２０の
リードパッド２１とを接続する。半導体素子１０をフィ
イスダウンボンディングした後、エポキシ樹脂などの低
粘度の樹脂１２を滴下し、これを熱硬化することによっ
て半導体素子１０を封止する。樹脂１２の粘度は、５０
００〜５００００ｃＰが好ましい。粘度が低すぎると、
滴下された樹脂が基板表面に拡がり、半導体素子１０を
覆う樹脂量が少なくなるので、封止効果および補強効果
が小さくなる。また、粘度が高くなると、上述したよう
に基板２０との密着性が低下し十分な信頼性が得られな
い。
【００１４】上記のような低粘度の樹脂１２が滴下され
たとき、基板２０上のダム２２によって、前記樹脂１２
が実装基板２０と半導体素子１０との間へ流れ込むのが
阻止され、両者間に空間が形成されるので、半導体装置
の動作周波数が低下ということはない。なお、ダム２２
は半導体素子１０の表面に必ずしも密着させる必要はな
く、半導体素子１０との間に若干の間隙があっても、樹
脂１２の粘性によって内部への樹脂の流入を防止するこ
とができる。
【００１５】なお、リング形のダム２２は、樹脂が流入
することにより動作周波数の低下をきたすような半導体
素子１０の主要回路部分を取り囲めば十分であり、必ず
しも半導体素子１０の全回路領域を取り囲む必要性はな
い。逆に、主要回路部分のみを取り囲むようにすれば、
それだけ樹脂１２で封止される領域が増えるので、半導
体素子１０の信頼性を向上することができる。
【００１６】＜第２実施例＞図３は第２実施例に係る半
導体装置の実装状態を示した断面図である。第１実施例
では、リング形のダム２２をリードパッド２１の内側に
配置したが、本実施例ではダム２２をリードパッド２１
の外側に配置している。本実施例によっても、第１実施
例と同様に低粘度樹脂１２の内部への流入を有効に防止
することができる。
【００１７】＜第３実施例＞図４は第３実施例に係る半
導体装置の断面図である。図４（ａ）に示すように、本
実施例の実装基板２０上には、シリコーン樹脂などのよ
うに耐熱性があり、かつ、弾性に富んだ樹脂からなるダ
ム２３が形成されている。ダム２３は、半導体素子１０
の外形と略同じ大きさのリング形をしており、金属バン
プ１１よりも高くなるように形成されている。
【００１８】上記のような実装基板２０に、半導体素子
１０を加熱下で押圧しながらフェイスダウンボンディン
グすることにより、金属バンプ１１とリードパッド２１
とを接続する。このとき、半導体素子１０の周辺部がダ
ム２３に当接し、ダム２３を若干変形させた状態で押さ
え込む。半導体素子１０でダム２３を押さえ込んだ状態
を維持しながら温度を下げると、金属バンプ１１とリー
ドパッド２１とが結合固着するので、半導体素子１０の
周辺部がダム２３を若干押さえ込んだ状態が維持され
る。
【００１９】そして、図４（ｂ）に示すように、低粘度
の樹脂１２を滴下し、これを加熱硬化する。半導体素子
１０の周辺部はダム２３に押圧接触しているので、低粘
度樹脂１２が半導体素子１０と実装基板２０との間隙に
流れ込むことはない。
【００２０】
【発明の効果】以上の説明から明らかなように、本発明
によれば、半導体素子が低粘度の樹脂で封止されるの
で、前記封止樹脂と実装基板との密着性が高まり、信頼
性を向上することができる。しかも、実装基板の表面に
形成された畝状突起（ダム）によって、低粘度の封止樹
脂が実装基板と半導体素子との間に流れ込むのを防止で
きるので、半導体装置の電気的特性が劣化することもな
い。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の第１実施例の分解斜
視図である。
【図２】第１実施例に係る半導体装置の断面図である。
【図３】第２実施例に係る半導体装置の断面図である。
【図４】第３実施例に係る半導体装置の断面図である。
【図５】従来の半導体装置の断面図である。
【図６】樹脂コートの有無による周波数−電力利得特性
を比較した特性図である。
【符号の説明】
１０…半導体素子 １１…金属バンプ １２…低粘度封止樹脂 ２０…実装基板 ２１…リードパッド ２２，２３…ダム（畝状突起）

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子がその表面を下側にして基板
    上に実装され、前記表面に形成された金属バンプと前記
    基板上に形成されたリードパッドとが電気的に接続され
    る半導体装置において、 前記半導体素子は低粘度の樹脂で封止されており、か
    つ、前記基板は前記封止樹脂の内部への流れ込みを防止
    するリング形の畝状突起（ダム）を備えていることを特
    徴とする半導体装置。
JP4360576A 1992-12-28 1992-12-28 半導体装置 Pending JPH06204293A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4360576A JPH06204293A (ja) 1992-12-28 1992-12-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4360576A JPH06204293A (ja) 1992-12-28 1992-12-28 半導体装置

Publications (1)

Publication Number Publication Date
JPH06204293A true JPH06204293A (ja) 1994-07-22

Family

ID=18470007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4360576A Pending JPH06204293A (ja) 1992-12-28 1992-12-28 半導体装置

Country Status (1)

Country Link
JP (1) JPH06204293A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997002596A1 (fr) * 1995-06-30 1997-01-23 Kabushiki Kaisha Toshiba Composant electronique et son procede de fabrication
US6097097A (en) * 1996-08-20 2000-08-01 Fujitsu Limited Semiconductor device face-down bonded with pillars
WO2003084061A1 (fr) * 2002-03-29 2003-10-09 Fujitsu Media Devices Limited Procede de montage d'un element a onde acoustique de surface, dispositif a onde acoustique de surface et element a onde acoustique de surface sous enveloppe de resine
US7405478B2 (en) 2004-11-26 2008-07-29 Denso Corporation Substrate package structure and packaging method thereof
US8022594B2 (en) 2006-07-21 2011-09-20 Taiyo Yuden Co., Ltd. Surface acoustic wave device
JP2014179391A (ja) * 2013-03-14 2014-09-25 Honda Motor Co Ltd 電子基板の保護構造
WO2019193986A1 (ja) * 2018-04-03 2019-10-10 株式会社デンソー 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555303A (ja) * 1991-08-29 1993-03-05 Toshiba Corp 電子部品装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555303A (ja) * 1991-08-29 1993-03-05 Toshiba Corp 電子部品装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997002596A1 (fr) * 1995-06-30 1997-01-23 Kabushiki Kaisha Toshiba Composant electronique et son procede de fabrication
US6262513B1 (en) 1995-06-30 2001-07-17 Kabushiki Kaisha Toshiba Electronic component and method of production thereof
US6628043B2 (en) 1995-06-30 2003-09-30 Kabushiki Kaisha Toshiba Electronic component and method of production thereof
US6754950B2 (en) 1995-06-30 2004-06-29 Kabushiki Kaisha Toshiba Electronic component and method of production thereof
US6097097A (en) * 1996-08-20 2000-08-01 Fujitsu Limited Semiconductor device face-down bonded with pillars
WO2003084061A1 (fr) * 2002-03-29 2003-10-09 Fujitsu Media Devices Limited Procede de montage d'un element a onde acoustique de surface, dispositif a onde acoustique de surface et element a onde acoustique de surface sous enveloppe de resine
US7239068B2 (en) 2002-03-29 2007-07-03 Fujitsu Media Devices Limited Method for mounting surface acoustic wave element and surface acoustic wave device having resin-sealed surface acoustic wave element
US7405478B2 (en) 2004-11-26 2008-07-29 Denso Corporation Substrate package structure and packaging method thereof
US8022594B2 (en) 2006-07-21 2011-09-20 Taiyo Yuden Co., Ltd. Surface acoustic wave device
JP2014179391A (ja) * 2013-03-14 2014-09-25 Honda Motor Co Ltd 電子基板の保護構造
WO2019193986A1 (ja) * 2018-04-03 2019-10-10 株式会社デンソー 半導体装置
JP2019186281A (ja) * 2018-04-03 2019-10-24 株式会社デンソー 半導体装置

Similar Documents

Publication Publication Date Title
US6953988B2 (en) Semiconductor package
KR940008327B1 (ko) 반도체 패키지 및 그 실장방법
US5969461A (en) Surface acoustic wave device package and method
US6518660B2 (en) Semiconductor package with ground projections
EP0959499A1 (en) Method for manufacturing bump leaded film carrier type semiconductor device
JPH09260552A (ja) 半導体チップの実装構造
JPH0897313A (ja) マルチチップモジュール
US6467139B1 (en) Mounting structure and mounting method for surface acoustic wave element
JP2001250889A (ja) 光素子の実装構造体およびその製造方法
JP2758115B2 (ja) 半導体装置
JPH06204293A (ja) 半導体装置
JPH11150440A (ja) フリップチップ実装型表面弾性波素子の樹脂封止構造
JP2771086B2 (ja) 半導体装置およびその製造方法
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JPH09232366A (ja) 半導体チップの実装装置及びその実装方法
KR100503277B1 (ko) 플립칩 패키지 형성 방법
JPS63244631A (ja) 混成集積回路装置の製造方法
JPH07226414A (ja) 半導体素子の樹脂封止方法および樹脂封止型半導体装置
JP2003124402A (ja) 半導体パッケージおよびその製造方法
KR20000003000A (ko) 절연된 더미 솔더 볼을 갖는 비지에이 패키지
JP3145892B2 (ja) 樹脂封止型半導体装置
JPH04217335A (ja) 半導体素子とその作製方法
JPH11135669A (ja) Ｃｓｐ型半導体装置
JP3514149B2 (ja) 突起電極形成方法
JPH10214934A (ja) 半導体装置及びその製造方法