KR940008327B1 - 반도체 패키지 및 그 실장방법 - Google Patents

반도체 패키지 및 그 실장방법 Download PDF

Info

Publication number
KR940008327B1
KR940008327B1 KR1019910017775A KR910017775A KR940008327B1 KR 940008327 B1 KR940008327 B1 KR 940008327B1 KR 1019910017775 A KR1019910017775 A KR 1019910017775A KR 910017775 A KR910017775 A KR 910017775A KR 940008327 B1 KR940008327 B1 KR 940008327B1
Authority
KR
South Korea
Prior art keywords
photoresist layer
bonding
bump
metal layer
barrier metal
Prior art date
Application number
KR1019910017775A
Other languages
English (en)
Other versions
KR930009026A (ko
Inventor
김구성
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019910017775A priority Critical patent/KR940008327B1/ko
Priority to JP4270130A priority patent/JPH0770562B2/ja
Publication of KR930009026A publication Critical patent/KR930009026A/ko
Priority to US08/218,939 priority patent/US5518957A/en
Application granted granted Critical
Publication of KR940008327B1 publication Critical patent/KR940008327B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

내용 없음.

Description

반도체 패키지 및 그 실장방법
제1도는 종래의 TAB 방법을 이용한 반도체 패키지의 단면도.
제2도는 이 발명에 따른 TAB 방법을 이용한 반도체 패키지의 단면도.
제3(a)∼(c)도는 상기 제2도의 반도체 패키지의 실장방법을 나타내는 공정도이다.
이 발명은 반도체 패키지 및 그 실장방법에 관한 것으로서, 특히 TAB(Tape Automated Banding)방법을 이용하여 칩의 본딩패드에 테이프의 내부리드를 융착함과 동시에 밀봉하므로 박형화 및 신뢰성을 향상시킬 수 있는 반도체 패키지 및 그 실장방법에 관한 것이다.
최근, 반도체 장치가 다기능화, 다수의 입출력화, 고속화 및 표면실장화되는 추세에 따라 패키지(Package)의 소형화, 박형화 및 고기능화의 추세에 있다.
이러한 추세에 따라 TQFP(Thin Quad Flat Package), TSOP(Thin Small Outline Package) 및 TAB등이 각광받고 있다. 이들중 TQFP와 TSOP는 기존의 패키지 조립공정을 이용하여 제조가 가능하다. 그러나 TAB은 리드프레임과 도선역활을 하는 금속패턴이 형성된 테이프를 금속으로 이루어진 범프(bump)에 의해 반도체 칩에 본딩하는 표면 실장형 패키지 기술은 반도체 칩과 리드프레임을 직접 본딩하기 때문에 기존의 도선 본딩 방법과는 다른 진보된 기술이다.
제1도는 종래의 TAB 방법을 이용한 반도체 패키지의 단면도이다.
제1도 참조하면, 반도체 기판(11)의 소정부분에 다수의 본딩패드(13)가 형성되어 있고, 나머지 부분에 표면이 절연막(15)으로 덮혀있는 직접회로가 형성되어 있는 칩이 있다. 상기 본딩패드(13)의 표면에 장벽금속층(barrier metal layer ; 17)이 개재되어 범프(19)가 형성되어 있다. 상기 범프(19)는 폴리이미드 테이프(23)와 접착된 내부리드(21)의 일측단과 유착되어 있으며, 상기 내부리드(21)의 타측단에는 상기 테이프(23)가 접착되지 않은 외부리드(25)와 연결된다.
또한, 상기 범프(19)와 융착된 내부리드(21)가 덮히도록 상기 반도체 칩상의 전표면에 보호막(27)이 형성되어 있다. 상술한 반도체 패키지의 실장방법을 간단히 설명한다.
상술한 칩의 전표면에 장벽 금속층(17) 및 포토레지스트층을 도포한 후 통상의 노광 및 현상방법에 의해 상기 본딩패드(13) 상부의 장벽 금속층(17)을 노출시킨다. 그 다음, 상기 장벽 금속층(17)의 노출된 부분상에 전기도금(eletroplating) 방법으로 범프(19)를 형성한 후 상기 남아있는 포토레지스트층과, 범프(19) 하부를 제외한 나머지 부분의 장벽 금속층(17)을 제거한다. 계속해서 상기 범프(19)의 상부에 TAB에 이용되는 테이프(23)의 내부리드(21)를 열압착(thermocompression) 방법이나 리플로우(reflow) 방법으로 본딩한다. 그 다음, 상기 범프(19)와 본딩된 내부리드(21)가 노출되지 않도록 상기 반도체 칩의 표면에 보호막(27)을 형성한다.
상술한 바와같이 종래의 TAB 방법을 이용한 반도체 패키지도 본딩패드상의 범프와 테이프의 내부리드를 열압착이나 리플로우 방법으로 본딩한 후 반도체 칩의 전표면에 상기 범프와 본딩되는 내부리드가 노출되지 않도록 보호막을 형성하였다.
그러나 열압착에 의한 본딩방법은 압력에 의해 내부리드와 칩의 가장자리 부분이 접촉하여 쇼트(short)가 발생되는 문제점이 있었다. 또한 리플로우에 의한 본딩방법은 범프가 쉽게 녹아 내부리드를 타고 퍼지므로 범프의 크기조절이 어렵고 인접하는 본딩패드들이 범프들에 의해 전교(bridging)되는 문제점이 있었다.
또한, 칩을 보호하기 위한 보호막을 범프와 본딩된 내부리드가 노출되지 않도록 형성하므로 패키지를 박형화하기 어려운 문제점이 있었다.
따라서, 이 발명의 목적은 신뢰성 향상 및 박형화를 이루는 반도체 패키지를 제공함에 있다.
또한, 이 발명의 다른 목적은 상기와 같은 반도체 패키지의 실장방법을 제공함에 있다.
상기 목적을 달성하기 위한 이 발명에 따른 반도체 패키지의 특징은, 반도체 기판상에 형성된 다수의 본딩패드를 가지며, 본딩패드 이외의 뿐이 절연막으로 도포되어 집적회로가 형성된 반도체 칩과 ; 상기 반도체 칩의 본딩패드상에 함몰되어 형성된 장벽 금속층과 ; 상기 반도체 칩의 절연막상에 형성된 포토레지스트층과 ; 상기 본딩패드의 장벽 금속층상에 형성된 범프와 ; 상기 범프상에 포토레지스트층이 눌려져 덮히도록 범프와 전기적으로 접속되며 탭 테이스의 하부에 형성된 내부리드를 구비하는 점에 있다.
또한, 상기 다른 목적을 달성하기 위한 이 발명에 따른 반도체 패키지 실장방법의 특징은, 반도체 기판상에 다수의 본딩패드와, 직접회로 및 절연막이 형성된 반도체 칩의 본딩패드상에 장벽 금속층을 형성하는 공정과, 상기 장벽 금속층을 제외한 절연막상에 포토레지스트층을 형성하는 공정과, 상기 장벽 금속층 상부에 범프를 형성하는 공정과, 상기 범프상에 탭 테이프에 의해 부착 지지되는 내부리드를 본딩하는 공정으로 이루어진 점에 있다.
이하, 이 발명에 따른 반도체 패키지 및 그 실장방법의 바람직한 일실시예를 첨부된 도면을 참조하여 상세히 설명한다.
제2도는 이 발명의 일 실시예에 따른 TAB 방법을 이용한 반도체 패키지의 단면도이다.
제2도를 참조하면, 반도체 기판(31)의 소정부분에 Al 등의 금속으로 이루어진 다수의 본딩패드(33)가 형성되어 있고, 그 나머지 부분의 표면에 SiO2등의 절연막(35)으로 덮혀 있는 집적회로가 형성되어 있는 칩이 있다. 상기 본딩패드(33)의 표면에 TiN등으로 이루어진 장벽 금속층(37)이 형성되어 있다.
또한, 상기 장벽 금속층(37)의 상부에는 범프(39)를 형성하기 위하여 감광성 폴리이미드(Photosensitive Polyimide)등이 30∼60㎛ 두께로 이루어진 포토레지스트층(47)이 형성되어 있으며, 상기 포토레지스트층(47)이 형성되어 있지 않은 장벽 금속층(37)의 상부에 Au, Au/Cu, Cu 또는 Pb/Sn등으로 이루어진 범프(39)가 형성되어 있다. 상기에서 포토레스트층(47)은 칩의 표면을 보호하는 보호막으로도 이용되므로 패키지를 박형화하기 용이하다.
상기 범프(39)는 내열성 폴리이미드 테이프(43)와 접착되어 지지되는 내부리드(21)의 일측단과 본딩되어 있으며, 상기 내부리드(21)의 타측단에는 상기 테이프(43)가 접착되지 않는 외부리드(45)와 연결된다. 상기 범프(39)가 형성될 영역을 제외한 부분에 형성된 포토레지스트층(47)은 상기 범프(39)와 내부리드(41)를 압착 본딩할 때 누르는 힘에 의해 내부리드(41)가 본딩된 만큼 일정한 깊이로 눌려져 있다.
제3(a)∼(c)도는 상기 제2도의 반도체 패키지의 제조방법을 나타내는 공정도이다.
제3(a)도를 참조하면, 반도체 기판(31)의 소정부분에 본디패드(33)가 형성되어 있고, 상기 본딩패드(33)이외의 부분이 상부가 절연막(35)으로 덮혀져 있는 집적회로가 각각 형성되어 있는 반도체 칩이 있다. 상기 반도체 칩의 전표면에 TiW 등을 형성한 후, 통상의 포토리소그래피(photolithography)방법에 의해 상기 본딩패드(33)의 상부에만 장벽 금속층(37)을 형성한다.
제3(b)도를 참조하면, 상술한 구조의 전표면에 감광성 폴리이미드 등을 30∼60㎛정도 두께로 도포하여 포토레지스트층(47)을 형성한 후 노광 및 현상(exposure and development) 공저에 의해 상기 장벽 금속층(37)을 노출시킨다. 상기에서 포토레지스트층(47)의 두께를 조절하기 위하여 포토레지스트층(47)을 2번 이상 여러번 도포할 수도 있다.
제3(C)도를 참조하면, 상기 노출된 장벽 금속층(37)의 상부에 Au, Au/Cu, Cu 또는 Pb/Sn 등을 전기도금하여 범프(39)을 형성한다. 상기 범프(39)는 상기 포토레지스트층(47)의 표면과 일치되게 형성되도록 한다.
그 다음, 상기 범프(39)의 상부에 TAB 테이프(43)상에 형성된 내부리드(41)를 열압착 방법이나 리플로우 방법으로 본딩한다. 이때, 본딩시 압력에 의해 상기 내부리드(41)는 범프(39)와 포토레지스트층(47)상에서 일정한 깊이로 눌려져 있기 때문에 범프(39)와 내부리드(41) 사이의 계면에서 부착력을 증가시킨다.
또한, 상기 포토레지스트층(47)에 의해 범프(39)의 크기를 조절할 수 있으므로 본딩패드(33)간의 전교(솔더 브리징현상)가 방지되며 상기 범프(39)와 내부리드(41)의 본딩시 포토레지스트층(47)에 의해 내부리드(41)와 반도체 칩의 가장자리 부분이 전기적으로 단락되는 것이 방지된다.
상술한 바와같이 이 발명은 포토레지스트층의 도포 및 장벽 금속층상에 포토레지스트층이 칩의 표면을 보호하는 역할을 하므로 본딩후에 별도의 보호막을 형성할 필요가 없으며, 또한, 상기 포토레지스트층에 의해 본딩시 내부리드와 칩의 모서리부분사이의 단락 및 범프의 크기조절에 으한 본딩패드간의 전교를 방지하고 내부리드가 포토레지스트층에 일정한 깊이로 눌려져 있으므로 본딩의 세기를 크게한다.
따라서, 이 발명은 포토레지스트층에 의해 본디 후 별도의 보호막을 형성하지 않으므로 패키지를 박형화 할 수 있는 이점이 있다. 또한 본딩시 내부리드와 반도체 칩의 가장자리 부분사이의 단락 및 본딩패드간의 전교를 방지하고 본딩의 세기를 크게하므로 패키지의 신뢰성을 향상시키는 이점이 있다.
또한, 이 발명은 TAB 패키지를 예로들어 설명하였으나 플립칩(Flip-chip)등과 같이 범프에 의해 본딩되는 패키지에도 적용될 수 있다.

Claims (3)

  1. 반도체 기판상에 형성된 다수의 본딩패드를 가지며, 본딩패드 이외의 부분이 절연막으로 도포되어 집적회로가 형성된 반도체 칩과 ; 상기 반도체 칩의 본딩패드상에 함몰되어 형성된 장벽 금속층과 ; 상기 반도체 칩의 절연막상에 형성된 포토레지스트층과 ; 상기 본딩패드의 장벽 금속층상에 형성된 범프와 ; 상기 범프상에 포토레지스트층이 눌려져 덮히도록 범프와 전기적으로 접속되며, 탭 테이프의 하부에 형성된 내부리드를 구비하는 것을 특징으로 하는 반도체 패키지.
  2. 반도체 기판상에 다수의 본딩패드와, 직접회로 및 절연막이 형성된 반도체 칩의 본딩패드상에 장벽 금속층을 형성하는 공정과 ; 상기 장벽 금속층을 제외한 절연막상에 포토레지스트층을 형성하는 공정과 ; 상기 장벽 금속층 상부에 범프를 형성하는 공정과 ; 상기 범프상에 탭 테이프에 의해 부착 지지되는 내부리드를 본딩하는 공정으로 이루어진 것을 특징으로 하는 반도체 패키지.
  3. 제2항에 있어서, 상기 포토레지스트층을 1번 또는 2번 이상 여러번 도포하여 형성함으로써 두께가 조절되는 반도체 패키지의 실장방법.
KR1019910017775A 1991-10-10 1991-10-10 반도체 패키지 및 그 실장방법 KR940008327B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019910017775A KR940008327B1 (ko) 1991-10-10 1991-10-10 반도체 패키지 및 그 실장방법
JP4270130A JPH0770562B2 (ja) 1991-10-10 1992-10-08 半導体パッケージ及びその製造方法
US08/218,939 US5518957A (en) 1991-10-10 1994-03-28 Method for making a thin profile semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910017775A KR940008327B1 (ko) 1991-10-10 1991-10-10 반도체 패키지 및 그 실장방법

Publications (2)

Publication Number Publication Date
KR930009026A KR930009026A (ko) 1993-05-22
KR940008327B1 true KR940008327B1 (ko) 1994-09-12

Family

ID=19321043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910017775A KR940008327B1 (ko) 1991-10-10 1991-10-10 반도체 패키지 및 그 실장방법

Country Status (3)

Country Link
US (1) US5518957A (ko)
JP (1) JPH0770562B2 (ko)
KR (1) KR940008327B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101054294B1 (ko) * 2008-04-14 2011-08-08 홍익대학교 산학협력단 접착제로 국부적으로 둘러싸인 범프/패드 접속부를 갖는플립칩 패키지와 그 제조방법

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833996B2 (ja) * 1994-05-25 1998-12-09 日本電気株式会社 フレキシブルフィルム及びこれを有する半導体装置
US5766972A (en) * 1994-06-02 1998-06-16 Mitsubishi Denki Kabushiki Kaisha Method of making resin encapsulated semiconductor device with bump electrodes
KR0157889B1 (ko) * 1995-07-24 1999-02-01 문정환 선택적 구리 증착방법
US5646831A (en) * 1995-12-28 1997-07-08 Vlsi Technology, Inc. Electrically enhanced power quad flat pack arrangement
US6121689A (en) * 1997-07-21 2000-09-19 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
EP1443555A3 (en) * 1997-01-23 2005-02-23 Seiko Epson Corporation Semiconductor device and method of manufacturing the same
US5763294A (en) * 1997-05-15 1998-06-09 Compeq Manufacturing Company Limited Solid tape automated bonding packaging method
US5885893A (en) * 1997-06-09 1999-03-23 Highlight Optoelectronics, Inc. Impact-free wire bonding of microelectronic devices
US6076409A (en) * 1997-12-22 2000-06-20 Rosemount Aerospace, Inc. Media compatible packages for pressure sensing devices
US6311561B1 (en) 1997-12-22 2001-11-06 Rosemount Aerospace Inc. Media compatible pressure sensor
JPH11186432A (ja) * 1997-12-25 1999-07-09 Canon Inc 半導体パッケージ及びその製造方法
US6576494B1 (en) * 2000-06-28 2003-06-10 Micron Technology, Inc. Recessed encapsulated microelectronic devices and methods for formation
SG111919A1 (en) * 2001-08-29 2005-06-29 Micron Technology Inc Packaged microelectronic devices and methods of forming same
US20030042615A1 (en) 2001-08-30 2003-03-06 Tongbi Jiang Stacked microelectronic devices and methods of fabricating same
US6747348B2 (en) * 2001-10-16 2004-06-08 Micron Technology, Inc. Apparatus and method for leadless packaging of semiconductor devices
US6750547B2 (en) * 2001-12-26 2004-06-15 Micron Technology, Inc. Multi-substrate microelectronic packages and methods for manufacture
US6896760B1 (en) * 2002-01-16 2005-05-24 Micron Technology, Inc. Fabrication of stacked microelectronic devices
US7198693B1 (en) 2002-02-20 2007-04-03 Micron Technology, Inc. Microelectronic device having a plurality of stacked dies and methods for manufacturing such microelectronic assemblies
US7109588B2 (en) * 2002-04-04 2006-09-19 Micron Technology, Inc. Method and apparatus for attaching microelectronic substrates and support members
US6903001B2 (en) * 2002-07-18 2005-06-07 Micron Technology Inc. Techniques to create low K ILD for BEOL
SG120879A1 (en) * 2002-08-08 2006-04-26 Micron Technology Inc Packaged microelectronic components
US6740546B2 (en) * 2002-08-21 2004-05-25 Micron Technology, Inc. Packaged microelectronic devices and methods for assembling microelectronic devices
US6885101B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods
SG114585A1 (en) * 2002-11-22 2005-09-28 Micron Technology Inc Packaged microelectronic component assemblies
SG143931A1 (en) * 2003-03-04 2008-07-29 Micron Technology Inc Microelectronic component assemblies employing lead frames having reduced-thickness inner lengths
SG137651A1 (en) * 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
US7071421B2 (en) 2003-08-29 2006-07-04 Micron Technology, Inc. Stacked microfeature devices and associated methods
US7368810B2 (en) * 2003-08-29 2008-05-06 Micron Technology, Inc. Invertible microfeature device packages
US7256074B2 (en) * 2003-10-15 2007-08-14 Micron Technology, Inc. Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods
US20050104171A1 (en) * 2003-11-13 2005-05-19 Benson Peter A. Microelectronic devices having conductive complementary structures and methods of manufacturing microelectronic devices having conductive complementary structures
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
SG145547A1 (en) 2004-07-23 2008-09-29 Micron Technology Inc Microelectronic component assemblies with recessed wire bonds and methods of making same
US7602618B2 (en) * 2004-08-25 2009-10-13 Micron Technology, Inc. Methods and apparatuses for transferring heat from stacked microfeature devices
US20060043534A1 (en) * 2004-08-26 2006-03-02 Kirby Kyle K Microfeature dies with porous regions, and associated methods and systems
US8278751B2 (en) * 2005-02-08 2012-10-02 Micron Technology, Inc. Methods of adhering microfeature workpieces, including a chip, to a support member
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130061A1 (en) * 2005-08-24 2007-03-20 Micron Technology Inc Microelectronic devices and microelectronic support devices, and associated assemblies and methods
SG130066A1 (en) * 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
US7807505B2 (en) * 2005-08-30 2010-10-05 Micron Technology, Inc. Methods for wafer-level packaging of microfeature devices and microfeature devices formed using such methods
US7745944B2 (en) * 2005-08-31 2010-06-29 Micron Technology, Inc. Microelectronic devices having intermediate contacts for connection to interposer substrates, and associated methods of packaging microelectronic devices with intermediate contacts
US20070045807A1 (en) * 2005-09-01 2007-03-01 Micron Technology, Inc. Microelectronic devices and methods for manufacturing microelectronic devices
US7485969B2 (en) * 2005-09-01 2009-02-03 Micron Technology, Inc. Stacked microelectronic devices and methods for manufacturing microelectronic devices
US20070148820A1 (en) * 2005-12-22 2007-06-28 Micron Technology, Inc. Microelectronic devices and methods for manufacturing microelectronic devices
SG133445A1 (en) * 2005-12-29 2007-07-30 Micron Technology Inc Methods for packaging microelectronic devices and microelectronic devices formed using such methods
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
SG135979A1 (en) * 2006-03-08 2007-10-29 Micron Technology Inc Microelectronic device assemblies including assemblies with recurved leadframes, and associated methods
SG136009A1 (en) * 2006-03-29 2007-10-29 Micron Technology Inc Packaged microelectronic devices recessed in support member cavities, and associated methods
US7910385B2 (en) * 2006-05-12 2011-03-22 Micron Technology, Inc. Method of fabricating microelectronic devices
SG139573A1 (en) * 2006-07-17 2008-02-29 Micron Technology Inc Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
US7868440B2 (en) * 2006-08-25 2011-01-11 Micron Technology, Inc. Packaged microdevices and methods for manufacturing packaged microdevices
SG143098A1 (en) * 2006-12-04 2008-06-27 Micron Technology Inc Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
KR100891330B1 (ko) 2007-02-21 2009-03-31 삼성전자주식회사 반도체 패키지 장치와, 반도체 패키지의 제조방법과,반도체 패키지 장치를 갖는 카드 장치 및 반도체 패키지장치를 갖는 카드 장치의 제조 방법
US7750449B2 (en) 2007-03-13 2010-07-06 Micron Technology, Inc. Packaged semiconductor components having substantially rigid support members and methods of packaging semiconductor components
DE102007017831B8 (de) * 2007-04-16 2016-02-18 Infineon Technologies Ag Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
US7759777B2 (en) * 2007-04-16 2010-07-20 Infineon Technologies Ag Semiconductor module
SG149726A1 (en) 2007-07-24 2009-02-27 Micron Technology Inc Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
SG150396A1 (en) * 2007-08-16 2009-03-30 Micron Technology Inc Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
US8129229B1 (en) 2007-11-10 2012-03-06 Utac Thai Limited Method of manufacturing semiconductor package containing flip-chip arrangement
US7872332B2 (en) 2008-09-11 2011-01-18 Micron Technology, Inc. Interconnect structures for stacked dies, including penetrating structures for through-silicon vias, and associated systems and methods
US20110226613A1 (en) 2010-03-19 2011-09-22 Robert Rash Electrolyte loop with pressure regulation for separated anode chamber of electroplating system
US9404194B2 (en) * 2010-12-01 2016-08-02 Novellus Systems, Inc. Electroplating apparatus and process for wafer level packaging
US9534308B2 (en) 2012-06-05 2017-01-03 Novellus Systems, Inc. Protecting anodes from passivation in alloy plating systems
JP2021501268A (ja) 2017-11-01 2021-01-14 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 電気化学メッキ装置におけるメッキ電解液濃度の制御
CN110299295B (zh) * 2019-06-03 2021-08-17 苏州通富超威半导体有限公司 半导体键合封装方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3537175A (en) * 1966-11-09 1970-11-03 Advalloy Inc Lead frame for semiconductor devices and method for making same
US3711625A (en) * 1971-03-31 1973-01-16 Microsystems Int Ltd Plastic support means for lead frame ends
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
JPS5240973A (en) * 1975-09-26 1977-03-30 Nec Corp Method of connecting semiconductor devices
JPS5850417B2 (ja) * 1979-07-31 1983-11-10 富士通株式会社 半導体装置の製造方法
JPS5932161A (ja) * 1982-08-18 1984-02-21 Nec Corp 半導体装置
JPS6288348A (ja) * 1985-10-15 1987-04-22 Seiko Epson Corp Ｉｃ実装構造
JPS62136049A (ja) * 1985-12-10 1987-06-19 Fuji Electric Co Ltd 半導体装置の製造方法
JPH079907B2 (ja) * 1986-04-01 1995-02-01 日本電気株式会社 半導体装置
US4908689A (en) * 1986-05-06 1990-03-13 International Business Machines Corporation Organic solder barrier
JPS63142663A (ja) * 1986-12-04 1988-06-15 Sharp Corp 半導体装置とその製造方法
JPS63245942A (ja) * 1987-03-31 1988-10-13 Nec Corp 半導体装置
JPS63263748A (ja) * 1987-04-22 1988-10-31 Hitachi Ltd 半導体装置及びその製造方法
JPS6447038A (en) * 1987-08-18 1989-02-21 Toshiba Corp Junction structure
JPH01179334A (ja) * 1988-01-05 1989-07-17 Citizen Watch Co Ltd 半導体素子の実装方法
JP2948595B2 (ja) * 1988-11-08 1999-09-13 凸版印刷株式会社 Ｉｃカード用ｉｃモジュールおよびその製造方法
US5136367A (en) * 1990-08-31 1992-08-04 Texas Instruments Incorporated Low cost erasable programmable read only memory package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101054294B1 (ko) * 2008-04-14 2011-08-08 홍익대학교 산학협력단 접착제로 국부적으로 둘러싸인 범프/패드 접속부를 갖는플립칩 패키지와 그 제조방법

Also Published As

Publication number Publication date
JPH05206203A (ja) 1993-08-13
JPH0770562B2 (ja) 1995-07-31
KR930009026A (ko) 1993-05-22
US5518957A (en) 1996-05-21

Similar Documents

Publication Publication Date Title
KR940008327B1 (ko) 반도체 패키지 및 그 실장방법
US5567656A (en) Process for packaging semiconductor device
KR100445072B1 (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
KR100344929B1 (ko) 반도체장치의 제조방법
KR100470386B1 (ko) 멀티-칩패키지
JPH07321248A (ja) ボールグリッドアレイ半導体装置およびその製造方法
US6319828B1 (en) Method for manufacturing a chip scale package having copper traces selectively plated with gold
JPH053183A (ja) 半導体装置及びその製造方法
JP2830351B2 (ja) 半導体装置の接続方法
US20040089946A1 (en) Chip size semiconductor package structure
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
JP3529507B2 (ja) 半導体装置
KR20000008347A (ko) 플립칩bga 패키지 제조방법
JP3019065B2 (ja) 半導体装置の接続方法
KR19990056739A (ko) 반도체 칩의 실장방법
JPH03257854A (ja) 半導体装置
KR100369397B1 (ko) 가요성회로기판을이용한볼그리드어레이반도체패키지
JPH10209154A (ja) 半導体装置
KR0134647B1 (ko) 멀티 칩 패키지 및 그 제조방법
KR100331386B1 (ko) 웨이퍼 레벨 패키지
JP3745106B2 (ja) 半導体装置およびその製造方法
JP2726592B2 (ja) 配線基板
KR100233866B1 (ko) 풀립칩용 반도체 칩의 구조와 그 제조 방법
JP3449097B2 (ja) 半導体装置
JP3514149B2 (ja) 突起電極形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100830

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee